用于亞穩(wěn)態(tài)解決的循環(huán)式同步器電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及集成電路，并且更具體地涉及用于同步從一個時鐘域傳遞到另一個時鐘域的信號的電路。
【背景技術(shù)】
[0002]現(xiàn)代集成電路通常包括處于互不相同的時間域和/或電壓域中的多個功能塊。在不同的時鐘域中的電路不共享共同的時鐘信號，并且它們各自的時鐘信號可以操作在不同的頻率上。在不同的電壓域中的電路可以在互不相同的電壓下接收功率。盡管在操作的時鐘頻率和接收的電壓方面存在不同，但是在不同的時鐘域和/或電壓域中的電路可以被布置以相互通信。相應(yīng)地，可以提供各種類型的電路以便將信號從一個時鐘和/或電壓域傳遞到另一個時鐘和/或電壓域。
[0003]為了在操作在不同頻率上的第一時鐘域和第二時鐘域之間進(jìn)行信號傳輸，可以使用同步器。同步器可以通過使用串聯(lián)親合的主從觸發(fā)器(master-slave flip-flop)鏈來實施。由于時鐘域可以操作在不同的頻率上，因此從發(fā)送時鐘域接收的數(shù)據(jù)信號和在接收時鐘域中的時鐘信號之間沒有保證的關(guān)系。如果數(shù)據(jù)信號到達(dá)以使得對建立時間和保持時間的要求未被滿足，那么有可能第一觸發(fā)器可能進(jìn)入亞穩(wěn)定狀態(tài)。在亞穩(wěn)定狀態(tài)中，狀態(tài)單元(諸如在觸發(fā)器中的狀態(tài)單元)可能處于不穩(wěn)定平衡的狀態(tài)中，在該狀態(tài)中既不是邏輯I被存儲也不是邏輯O被存儲。在若干時鐘周期的過程中，所述用于實施同步器的串聯(lián)耦合的觸發(fā)器鏈可以解決亞穩(wěn)態(tài)，從所述鏈的最后一個觸發(fā)器輸出邏輯I或邏輯O。
[0004]為了在在不同供給電壓下接收功率的第一電壓域和第二電壓域之間進(jìn)行信號傳輸，可以使用電平移位電路。電平移位電路可以接收具有第一電壓擺幅的邏輯信號并且輸出具有第二電壓擺幅的對應(yīng)的邏輯信號。在一些電平移位電路中，第一電壓擺幅可以大于第二電壓擺幅。在其他電平移位電路中，第一電壓擺幅可以小于第二電壓擺幅。

【發(fā)明內(nèi)容】

[0005]公開了一種用于亞穩(wěn)態(tài)解決的旋轉(zhuǎn)的同步器。在一個實施例中，同步器包括M+1個的多個鎖存器，每個鎖存器被耦合以通過共同的數(shù)據(jù)輸入接收數(shù)據(jù)。同步器還包括具有N個輸入和一個輸出的多路復(fù)用器，每個輸入被耦合以從M+1個鎖存器中的對應(yīng)一個鎖存器的輸出接收數(shù)據(jù)，其中多路復(fù)用器被配置為選擇它的輸入中的一個輸入以耦合到輸出?？刂齐娐繁慌渲脼槭沟枚嗦窂?fù)用器響應(yīng)于N個連續(xù)的時鐘脈沖，按順序地選擇M+1個鎖存器的輸出，并且進(jìn)一步被配置為使得M+1個鎖存器按順序地鎖存通過共同的數(shù)據(jù)輸入接收的數(shù)據(jù)。
[0006]在一個實施例中，一種方法包括按順序地選擇多路復(fù)用器的輸入，其中多路復(fù)用器的輸入中的每個輸入耦合到M+1個鎖存器中的對應(yīng)一個鎖存器的輸出，其中多路復(fù)用器包括N個輸入，并且其中一次選擇輸入中的一個輸入。所述方法還包括按順序地將數(shù)據(jù)鎖存到M+1個鎖存器中的兩個或多個鎖存器，其中M+1個鎖存器中的每個鎖存器被耦合以通過共同的數(shù)據(jù)輸入接收數(shù)據(jù)。M+1個鎖存器中的每個鎖存器被配置為在與它的輸出被選擇為多路復(fù)用器的輸入時相同的時鐘脈沖期間內(nèi)，響應(yīng)于接收兩個或多個連續(xù)的時鐘脈沖中的特定一個時鐘脈沖來鎖存數(shù)據(jù)，其中數(shù)據(jù)被鎖存到M+1個鎖存器中的兩個或多個鎖存器中，一次鎖存到一個鎖存器。
【附圖說明】
[0007]在閱讀以下詳細(xì)的描述以及參考現(xiàn)在如下簡要描述的附圖時，本公開的其他方面將變得清晰。
[0008]圖1是具有多個電壓域和多個時間域的集成電路(IC)的一個實施例的框圖；
[0009]圖2是同步器的一個實施例的圖；
[0010]圖3是說明同步器的一個實施例的操作的時序圖；
[0011]圖4是用在同步器中的鎖存器的一個實施例的示意圖；
[0012]圖5是電平移位電路的一個實施例的邏輯圖；
[0013]圖6A是電平移位電路的一個實施例的示意圖；
[0014]圖6B是電平移位電路的另一個實施例的示意圖；
[0015]圖6C是電平移位電路的第二個實施例的不意圖；
[0016]圖7是說明用于操作同步器的方法的一個實施例的流程圖；
[0017]圖8是說明用于從第一電壓/時鐘域傳送信號到第二電壓/時鐘域的方法的一個實施例的流程圖。
[0018]雖然在這里公開的主題可以有各種修改和替代形式，但關(guān)于它的具體的實施例以示例的方式在附圖中被示出并且將在這里被詳細(xì)地描述。但應(yīng)該理解，附圖及其描述不旨在限于已公開的特定形式，但相反地，旨在涵蓋落入附加權(quán)利要求所確定的本公開的精神和范圍內(nèi)的所有修改、等效物和替代物。
【具體實施方式】
[0019]現(xiàn)在轉(zhuǎn)到圖1，集成電路(IC)的一個實施例的框圖被示出。值得注意的是，在實施例中示出的IC 10是一個示例性的實施例，因此其他實施例是可能的和預(yù)期的。為了說明的目的，IC 10的某些組件在這里被示出，然而要理解的是IC 10可以包括在這里未明確示出也未討論的其他組件。還值得注意的是，在一些實施例中，時鐘域和電壓域不一定相一致，但為了說明的目的，在這里以這樣的方式被示出。
[0020]在說明的實施例中，第一供給電壓Vddl被提供到時鐘/電壓域#1 ( ‘第一域’)的電路。類似地，時鐘/電壓域#2( ‘第二域’)的電路被耦合以接收第二供給電壓Vdd2。在各種實施例中，這兩個供給電壓可以互不相同。在一些實施例中，這兩個供給電壓可以是彼此獨立可調(diào)的以適應(yīng)所要求的功率和/或性能等級。因此，在某些時候第一和第二供給電壓彼此不同，而在其他時候第一和第二供給電壓是相同的，這樣的實施例是可能的和預(yù)期的。在其中第一和第二供給電壓被設(shè)置為基本上固定的值的實施例也是可能的和預(yù)期的。
[0021]在示出的實施例中的IC 10包括時鐘/電壓域#1中的第一功能單元12。第二功能單元24被包括在時鐘/電壓域#2中。值得注意的是，在一些實施例中，時鐘域和電壓域不一定相一致，但為了說明的目的，在這里以這樣的形式被示出。時鐘/電壓域#1可以按照由時鐘發(fā)生器11 (可以是任何合適類型的時鐘發(fā)生電路)生成的第一時鐘信號ClklP操作。S卩，在時鐘/電壓域#1內(nèi)的同步電路可以被同步到第一時鐘信號。時鐘/電壓域#2的同步電路可以由時鐘發(fā)生器23(可以和時鐘發(fā)生器11相似)生成的第二時鐘信號Clk2P同步。第一和第二時鐘信號可以在不同的頻率上操作。在一些實施例中，第一和/或第二時鐘信號的頻率可以是彼此獨立可調(diào)的以適應(yīng)所要求的性能等級或所要求的功率消耗等級。因此，有可能在一些實施例中，有時候第一和第二時鐘信號各自的頻率可以是相同的，而在其它時候頻率可以是不同的。在其中兩個時鐘頻率固定在彼此不同的值上的實施例也是可能的和預(yù)期的。
[0022]功能單元12可以在IC 10的操作期間向功能單元24發(fā)送數(shù)據(jù)。由于這兩個功能單元處于不同的時鐘域和電壓域，因此從時鐘/電壓域#1中的功能單元12傳送的信號被調(diào)整以供時鐘/電壓域#2中的功能單元24接收。在IC 10中，功能單元12可以發(fā)送多個(N+1個)數(shù)據(jù)信號(其中N是整數(shù))D0-DN，其攜帶數(shù)據(jù)以被功能單元24接收。這些信號作為單端信號(具有真邏輯值)被發(fā)送到功能單元24。IC 10包括多個(N+1個)發(fā)生電路13，其被耦合以接收從功能單元12接收的單端信號并且將這些信號轉(zhuǎn)換為具有真和互補兩個邏輯值的差分信號。例如，第一發(fā)生電路13被耦合以接收真邏輯值的D0，并且被配置為產(chǎn)生真(DO)邏輯值和互補(DXO)邏輯值以用于跨時鐘/電壓域#1和時鐘/電壓域#2之間的邊界進(jìn)行傳輸。
[0023]在時鐘/電壓域#2中，差分信號可以由對應(yīng)的電平移位電路15接收。由于由兩個域接收的供給電壓可以不同，因此邏輯信號的電壓擺幅(即在邏輯高和邏輯低之間的差)也可以不同。每個電平移位電路15可以因此將從第一域接收的信號的電壓電平轉(zhuǎn)換為適合于第二域中的操作的電平。在這個特定的實施例中，兩個域共享共同的地節(jié)點(或參考節(jié)點)，因此兩個域的邏輯O的電壓電平可以是相同的。但是，時鐘/電壓域#1中的邏輯I的邏輯電平可以與供給電壓Vddl大致相同，而在時鐘/電壓域#2中邏輯I可以具有與供給電壓Vdd2大致相同的電壓電平。相應(yīng)地，每個電平移位電路15可以將從第一域接收的大約在Vddl的邏輯I轉(zhuǎn)化為大約在Vdd2的邏輯I。另外，如下進(jìn)一步討論，每個電平移位電路15可以被優(yōu)化以便與某些類型的鎖存器一起使用，所述鎖存器用于解決在沒有足夠的建立/保持時間的情況下在時鐘/電壓域#2中接收信號時可能發(fā)生的亞穩(wěn)態(tài)。
[0024]在示出的實施例中的每個電平移位電路15可以輸出具有真邏輯值和互補邏輯值的差分信號，其具有對第二域合適的電壓電平。由電平移位電路15的給定實例輸出的差分信號可以由同步器20的對應(yīng)實例接收。每個同步器20可以包括許多鎖存電路，并且可以用于同步從第一域接收的信號和第二域中的時鐘信號(Clk2P)。如前所述，第一域中的時鐘頻率ClklP可以不同于第二域中的時鐘信號的頻率。在每個同步器20中使用的鎖存器可以因此被用于解決在未留出適量的建立/保持時間的情況下接收信號時可能發(fā)生的亞穩(wěn)態(tài)問題。另外，每個同步器20還可以將差分信號轉(zhuǎn)換回單端信號。每個同步器20的輸出可以具有與由功能單元12最初發(fā)送的信號的真