設(shè)備中還存在另外的要素。此夕卜，在本文中，“大于”、“小于”、“超過(guò)”等理解為不包括本數(shù)以上”、“以下”、“以內(nèi)”等理解為包括本數(shù)。
[0085]本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，上述各實(shí)施例可提供為方法、裝置、或計(jì)算機(jī)程序產(chǎn)品。這些實(shí)施例可采用完全硬件實(shí)施例、完全軟件實(shí)施例、或結(jié)合軟件和硬件方面的實(shí)施例的形式。上述各實(shí)施例涉及的方法中的全部或部分步驟可以通過(guò)程序來(lái)指令相關(guān)的硬件來(lái)完成，所述的程序可以存儲(chǔ)于計(jì)算機(jī)設(shè)備可讀取的存儲(chǔ)介質(zhì)中，用于執(zhí)行上述各實(shí)施例方法所述的全部或部分步驟。所述計(jì)算機(jī)設(shè)備，包括但不限于:個(gè)人計(jì)算機(jī)、服務(wù)器、通用計(jì)算機(jī)、專用計(jì)算機(jī)、網(wǎng)絡(luò)設(shè)備、嵌入式設(shè)備、可編程設(shè)備、智能移動(dòng)終端、智能家居設(shè)備、穿戴式智能設(shè)備、車載智能設(shè)備等；所述的存儲(chǔ)介質(zhì)，包括但不限于:RAM、ROM、磁碟、磁帶、光盤、閃存、U盤、移動(dòng)硬盤、存儲(chǔ)卡、記憶棒、網(wǎng)絡(luò)服務(wù)器存儲(chǔ)、網(wǎng)絡(luò)云存儲(chǔ)等。
[0086]上述各實(shí)施例是參照根據(jù)實(shí)施例所述的方法、設(shè)備(系統(tǒng))、和計(jì)算機(jī)程序產(chǎn)品的流程圖和/或方框圖來(lái)描述的。應(yīng)理解可由計(jì)算機(jī)程序指令實(shí)現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合?？商峁┻@些計(jì)算機(jī)程序指令到計(jì)算機(jī)設(shè)備的處理器以產(chǎn)生一個(gè)機(jī)器，使得通過(guò)計(jì)算機(jī)設(shè)備的處理器執(zhí)行的指令產(chǎn)生用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的裝置。
[0087]這些計(jì)算機(jī)程序指令也可存儲(chǔ)在能引導(dǎo)計(jì)算機(jī)設(shè)備以特定方式工作的計(jì)算機(jī)設(shè)備可讀存儲(chǔ)器中，使得存儲(chǔ)在該計(jì)算機(jī)設(shè)備可讀存儲(chǔ)器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能。
[0088]這些計(jì)算機(jī)程序指令也可裝載到計(jì)算機(jī)設(shè)備上，使得在計(jì)算機(jī)設(shè)備上執(zhí)行一系列操作步驟以產(chǎn)生計(jì)算機(jī)實(shí)現(xiàn)的處理，從而在計(jì)算機(jī)設(shè)備上執(zhí)行的指令提供用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的步驟。
[0089]盡管已經(jīng)對(duì)上述各實(shí)施例進(jìn)行了描述，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對(duì)這些實(shí)施例做出另外的變更和修改，所以以上所述僅為本發(fā)明的實(shí)施例，并非因此限制本發(fā)明的專利保護(hù)范圍，凡是利用本發(fā)明說(shuō)明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于HEVC協(xié)議的硬件解碼裝置，其特征在于，所述裝置包括處理模塊，緩存模塊，AMBA總線和解碼模塊，所述處理模塊和AMBA總線連接，所述AMBA總線與寄存器模塊連接，所述緩存模塊和AMBA總線連接，所述AMBA總線與解碼模塊連接；所述解碼模塊包括熵解碼模塊，解碼控制模塊，幀預(yù)測(cè)模塊，幀處理模塊，數(shù)據(jù)重構(gòu)模塊，濾波處理模塊；所述熵解碼模塊與解碼控制模塊連接，所述解碼控制模塊與幀預(yù)測(cè)模塊連接，所述幀處理模塊與數(shù)據(jù)重構(gòu)模塊連接；所述解碼控制模塊與幀處理模塊連接，所述幀處理模塊與數(shù)據(jù)重構(gòu)模塊連接；所述數(shù)據(jù)重構(gòu)模塊與濾波處理模塊連接； 所述處理模塊用于配置寄存器； 所述解碼模塊用于發(fā)起讀取指令，并通過(guò)AMBA總線從所述緩存模塊讀取碼流數(shù)據(jù)； 所述熵解碼模塊用于對(duì)碼流數(shù)據(jù)進(jìn)行熵解碼，得到熵解碼后的碼流數(shù)據(jù)及其操作命令； 所述解碼控制模塊用于根據(jù)操作命令將熵解碼后的碼流數(shù)據(jù)分發(fā)至幀預(yù)測(cè)模塊和幀處理模塊，并對(duì)發(fā)出的碼流數(shù)據(jù)以幀為單位進(jìn)行存儲(chǔ)； 所述幀預(yù)測(cè)模塊用于對(duì)熵解碼后的碼流數(shù)據(jù)進(jìn)行幀預(yù)測(cè)操作； 所述幀處理模塊用于對(duì)熵解碼后的碼流數(shù)據(jù)進(jìn)行幀處理操作； 所述數(shù)據(jù)重構(gòu)模塊用于對(duì)幀預(yù)測(cè)及幀處理后的碼流數(shù)據(jù)進(jìn)行重構(gòu)； 所述濾波處理模塊用于對(duì)重構(gòu)后的數(shù)據(jù)進(jìn)行濾波處理； 所述解碼模塊用于發(fā)起寫入指令，并通過(guò)AMBA總線將解碼后的碼流數(shù)據(jù)寫入所述緩存模塊。2.如權(quán)利要求1所述的基于HEVC協(xié)議的硬件解碼裝置，其特征在于，所述幀預(yù)測(cè)模塊包括幀內(nèi)預(yù)測(cè)模塊和幀間預(yù)測(cè)模塊，所述幀內(nèi)預(yù)測(cè)模塊用于對(duì)熵解碼后的碼流數(shù)據(jù)進(jìn)行幀內(nèi)預(yù)測(cè)操作；所述幀間預(yù)測(cè)模塊用于對(duì)熵解碼后的碼流數(shù)據(jù)進(jìn)行幀間預(yù)測(cè)操作。3.如權(quán)利要求2所述的基于HEVC協(xié)議的硬件解碼裝置，其特征在于，所述碼流數(shù)據(jù)包括colmv數(shù)據(jù)，則所述AMBA總線還與所述幀間預(yù)測(cè)模塊連接，所述AMBA總線用于將colmv數(shù)據(jù)傳輸至幀間預(yù)測(cè)模塊。4.如權(quán)利要求1所述的基于HEVC協(xié)議的硬件解碼裝置，其特征在于，所述幀處理模塊包括殘差處理模塊，所述殘差處理模塊用于對(duì)殘差數(shù)據(jù)進(jìn)行反量化和反變換。5.如權(quán)利要求1所述的基于HEVC協(xié)議的硬件解碼裝置，其特征在于，所述幀預(yù)測(cè)模塊、幀處理模塊、數(shù)據(jù)重構(gòu)模塊、濾波處理模塊還具有反饋功能，所述反饋功能是指幀預(yù)測(cè)模塊、幀處理模塊、數(shù)據(jù)重構(gòu)模塊、濾波處理模塊分別校驗(yàn)當(dāng)前幀碼流數(shù)據(jù)是否正確，若不正確則發(fā)送錯(cuò)誤信號(hào)至解碼控制模塊；所述解碼控制模塊還用于接收錯(cuò)誤信號(hào)，并恢復(fù)該幀所存儲(chǔ)的碼流數(shù)據(jù)。6.一種基于HEVC協(xié)議的硬件解碼方法，其特征在于，所述方法應(yīng)用于基于HEVC協(xié)議的硬件解碼裝置；所述裝置包括處理模塊，緩存模塊，AMBA總線和解碼模塊，所述處理模塊和AMBA總線連接，所述AMBA總線與寄存器模塊連接，所述緩存模塊和AMBA總線連接，所述AMBA總線與解碼模塊連接；所述解碼模塊包括熵解碼模塊，解碼控制模塊，幀預(yù)測(cè)模塊，幀處理模塊，數(shù)據(jù)重構(gòu)模塊，濾波處理模塊；所述熵解碼模塊與解碼控制模塊連接，所述解碼控制模塊與幀預(yù)測(cè)模塊連接，所述幀處理模塊與數(shù)據(jù)重構(gòu)模塊連接；所述解碼控制模塊與幀處理模塊連接，所述幀處理模塊與數(shù)據(jù)重構(gòu)模塊連接；所述數(shù)據(jù)重構(gòu)模塊與濾波處理模塊連接；則所述方法包括以下步驟: 處理模塊配置寄存器； 解碼模塊發(fā)起讀取指令，并通過(guò)AMBA總線從所述緩存模塊讀取碼流數(shù)據(jù)，并對(duì)碼流數(shù)據(jù)進(jìn)行解碼； 解碼模塊發(fā)起寫入指令，并通過(guò)AMBA總線將解碼后的碼流數(shù)據(jù)寫入所述緩存模塊； 解碼模塊對(duì)碼流數(shù)據(jù)進(jìn)行解碼包括如下步驟: 熵解碼模塊對(duì)碼流數(shù)據(jù)進(jìn)行熵解碼，得到熵解碼后的碼流數(shù)據(jù)及其操作命令； 解碼控制模塊根據(jù)操作命令對(duì)熵解碼后的碼流數(shù)據(jù)分發(fā)至幀預(yù)測(cè)模塊和幀處理模塊，并對(duì)發(fā)出的碼流數(shù)據(jù)以幀為單位進(jìn)行存儲(chǔ)； 幀預(yù)測(cè)模塊對(duì)熵解碼后的碼流數(shù)據(jù)進(jìn)行幀預(yù)測(cè)操作，幀處理模塊對(duì)熵解碼后的碼流數(shù)據(jù)進(jìn)行幀處理操作； 數(shù)據(jù)重構(gòu)模塊對(duì)幀預(yù)測(cè)及幀處理后的碼流數(shù)據(jù)進(jìn)行重構(gòu)； 濾波處理模塊對(duì)重構(gòu)后的數(shù)據(jù)進(jìn)行濾波處理。7.如權(quán)利要求6所述的基于HEVC協(xié)議的硬件解碼方法，其特征在于，所述幀預(yù)測(cè)模塊包括幀內(nèi)預(yù)測(cè)模塊和幀間預(yù)測(cè)模塊，則所述方法包括: 幀內(nèi)預(yù)測(cè)模塊對(duì)熵解碼后的碼流數(shù)據(jù)進(jìn)行幀內(nèi)預(yù)測(cè)操作； 幀間預(yù)測(cè)模塊對(duì)熵解碼后的碼流數(shù)據(jù)進(jìn)行幀間預(yù)測(cè)操作。8.如權(quán)利要求6所述的基于HEVC協(xié)議的硬件解碼方法，其特征在于，所述碼流數(shù)據(jù)包括colmv數(shù)據(jù)，則所述AMBA總線還與所述幀間預(yù)測(cè)模塊連接，則所述方法包括: AMBA總線將colmv數(shù)據(jù)傳輸至幀間預(yù)測(cè)模塊。9.如權(quán)利要求6所述的基于HEVC協(xié)議的硬件解碼方法，其特征在于，所述幀處理模塊包括殘差處理模塊，則所述方法包括: 殘差處理模塊對(duì)殘差數(shù)據(jù)進(jìn)行反量化和反變換。10.如權(quán)利要求6所述的基于HEVC協(xié)議的硬件解碼方法，其特征在于，所述幀預(yù)測(cè)模塊、幀處理模塊、數(shù)據(jù)重構(gòu)模塊、濾波處理模塊還具有反饋功能，則所述方法包括步驟: 幀預(yù)測(cè)模塊、幀處理模塊、數(shù)據(jù)重構(gòu)模塊、濾波處理模塊分別校驗(yàn)當(dāng)前幀碼流數(shù)據(jù)是否正確，若不正確則發(fā)送錯(cuò)誤信號(hào)至解碼控制模塊； 解碼控制模塊接收錯(cuò)誤信號(hào)，并恢復(fù)該幀所存儲(chǔ)的碼流數(shù)據(jù)。
【專利摘要】本發(fā)明公開(kāi)一種基于HEVC協(xié)議的硬件解碼方法和裝置，所述裝置包括處理模塊，緩存模塊，AMBA總線和解碼模塊；所述解碼模塊包括熵解碼模塊，解碼控制模塊，幀預(yù)測(cè)模塊，幀處理模塊，數(shù)據(jù)重構(gòu)模塊，濾波處理模塊；所述解碼控制模塊用于根據(jù)操作命令對(duì)熵解碼后的碼流數(shù)據(jù)分發(fā)至幀預(yù)測(cè)模塊和幀處理模塊，并對(duì)發(fā)出的碼流數(shù)據(jù)以幀為單位進(jìn)行存儲(chǔ)。當(dāng)某一幀碼流數(shù)據(jù)出現(xiàn)錯(cuò)誤時(shí)，解碼控制模塊可以恢復(fù)該幀緩存的碼流數(shù)據(jù)并再次傳輸，從而提高了視頻解碼的安全性，因而在集成電路設(shè)計(jì)領(lǐng)域具有廣闊的市場(chǎng)前景。
【IPC分類】H04N19/423, H04N19/91, H04N19/42, H04N19/117
【公開(kāi)號(hào)】CN105163126
【申請(qǐng)?zhí)枴緾N201510559531
【發(fā)明人】羅寧, 陳梅芬, 張圣欽
【申請(qǐng)人】福州瑞芯微電子股份有限公司
【公開(kāi)日】2015年12月16日
【申請(qǐng)日】2015年9月6日