)的一端以及共模電感(L2)的另一端連接，二極管(VD6)的另一端分別與二極管(VDlO)的一端、電容(C6)的一端、二極管(VD9)的一端以及電阻(R15)的一端連接，瞬態(tài)抑制二極管(VPl)另一端分別與電阻(R15)的另一端和共模電感(L2)的另一端連接，二極管(VD8)的另一端分別與二極管(VD9)的另一端、電阻(R25)的一端以及電阻(R24)的一端連接，電阻(R25)的另一端分別與電阻(R24)的另一端和電容(E3)的正極端連接，電容(E3)的負(fù)極端與電源地連接，電容(C6)的另一端、電容(C7)的另一端、二極管(VDlO)的另一端以及二極管(VDll)的另一端分別與電源地連接，二極管(VD12)的另一端與電阻(R16)連接，集成芯片(U2)的第3腳與電源地連接，集成芯片(U2)的第5腳分別與集成芯片(U2)的第6腳和電容(C8)的一端連接，集成芯片(U2)的第8腳分別與電阻(R16)的另一端、電容(E2)的正極端以及電容(C9)的一端連接，電容(C8)的另一端、電容(E2)的負(fù)極端以及電容(C9)的另一端分別與電源地連接，集成芯片(U2)的第4腳與輸出端(J2)的第I腳連接，集成芯片(U2)的第7腳與輸出端口(J2)的第2腳連接，輸出端(J2)的第3腳與電源地連接。
[0010]所述的總線不供電電路包括有集成芯片(Ul)，所述的集成芯片(Ul)的第I腳與電阻(R2)的一端連接，電阻(R2)另一端與光耦(Q4) —端連接，光耦(Q4) —端與電阻(R4)的一端連接，并且連接到輸出端(Jl)，電阻(R4)另一端連接到電源VCC_MCU，光耦(Q4)另外兩個(gè)端口分別連接到電源+5V和電源地，集成芯片(Ul)的第15腳分別與電阻(R3)的一端和光耦(Ql)的一端連接，電阻(R3)另一端與電源+5V連接，光耦(Ql)另一端與電阻(Rl)的一端連接，電阻(Rl)的另一端與電源VCC_MCU連接，光耦(Ql)另一端與輸出端(Jl)的第2腳連接，光耦(Ql)另一端連接到GNDZx電源地，集成芯片(Ul)的第16腳分別與光耦(Q2)的一端和光親(Q3)的一端連接，光親(Q2)另一端分別與電阻(R5)的一端、電容(Cl)的一端、光耦(Q3)的另一端以及電阻(R6)的一端連接，電阻(R5)另一端連接到電源VCC_MCU，電容(Cl)的另一端與電阻(R23)的一端連接，電阻(R23)的另一端與電阻(R6)的另一端分別連接到電源地，光耦(Q2)的另一端與光耦(Q3)的另一端相互連接后與輸出端口(Jl)的第5腳連接，集成芯片(Ul)的第2腳分別與光親(Q6)的一端和光親(Q5)的一端連接，光親(Q6)另一端分別與電阻(R18)的一端、電容(C2)的一端、光親(Q5)的另一端以及電阻(R19)的一端連接，電阻(R18)的另一端與電源+5V連接，電容(C2)與電阻(R17)的一端連接，電阻(R17)的另一端與電阻(R19)的另一端分別與電源地GNDZx連接，光耦(Q6)的另一端與光耦(Q5)的另一端連接后與輸出端(Jl)的第4腳連接，光耦(Q6)的另一端與電源VCC_MCU連接，光耦(Q5)的另一端與電源地連接，集成芯片(Ul)的第3腳與電阻(R20)的一端連接，集成芯片(Ul)的第6腳與第5腳相連接后與電容(C4)的一端連接，并且與電源+5V連接，集成芯片(Ul)的第4腳與電源地GNDZx連接，電容(C4)的另一端與電源地GNDZx連接，集成芯片(Ul)的第7腳與電阻(RlO)的一端連接，電阻(RlO)的另一端與電源地GNDZx連接，集成芯片(Ul)的第8腳與電阻(R8)的一端連接，集成芯片(Ul)的第9腳分別與電容(C5)的一端和二極管(VDl)的一端連接，電容(C5)的另一端與電源地GNDZx連接，集成芯片(Ul)的第11腳與電阻(R9)的一端連接，集成芯片(Ul)的第13腳與電阻(R7)的一端連接，集成芯片(Ul)的第10腳與電容(C3)的一端連接，集成芯片(Ul)的第12腳分別與恪斷器(Fl)的一端、電容(C3)的一端、電阻(Rll)的一端、電阻(R12)的一端、電阻(R13)的一端、電阻(R14)的一端、二極管(VD3)以及電容(El)的正極一端連接，熔斷器(Fl)的另一端與+24V電源連接，電容(El)的負(fù)極一端電源地GNDZx連接，二極管(VD2)的一端分別與電感(LI)的一端、電阻(R7)的另一端、電阻(Rll)的另一端、電阻(R12)的另一端、電阻(R13)的另一端以及電阻(R14)的另一端連接，MOS管(VT2)的一端與電阻(R9)的另一端連接，MOS管(VT2)的另一端分別與電感(LI)的另一端和二極管(VD2)的另一端連接，MOS管(VT2)的另一端分別與電阻(R8)的另一端、二極管(VDl)的另一端、MOS管(VTl)的一端、二極管(VD4)的一端、瞬態(tài)抑制二極管(VD5)的一端以及共模電感(L2)的一端連接，MOS管(VTl)的另一端與電阻(R20)的另一端連接，MOS管(VTl)另一端分別與電阻(R21)的一端和電阻(R22)的一端連接，電阻(R21)的另一端分別與電阻(R22)的另一端、二極管(VD4)的另一端、瞬態(tài)抑制二極管(VD5)的另一端以及共模電感(L2)的另一端連接，輸出端口(Jl)的第I腳接電源地，集成芯片(U2)的第2腳分別與二極管(VD6)的一端、二極管(VD7)的一端和二極管(VD12)的一端連接，二極管(VD7)的另一端分別與二極管(VDll)的一端、電容(C17)的一端、瞬態(tài)抑制二極管(VPl)的一端以及共模電感(L2)的另一端連接，二極管(VD6)的另一端分別與二極管(VDlO)的一端、電容(C6)的一端以及電阻(R15)的一端連接，瞬態(tài)抑制二極管(VPl)另一端分別與電阻(R15)的另一端和共模電感(L2)的另一端連接，二極管(VDlO)的另一端以及二極管(VDll)的另一端分別與電源地連接，二極管(VD12)的另一端與電阻(R16)連接，集成芯片(U2)的第3腳與電源地連接，集成芯片(U2)的第5腳分別與集成芯片(U2)的第6腳和電容(C8)的一端連接，集成芯片(U2)的第8腳分別與電阻(R16)的另一端、電容(E2)的正極端以及電容(C9)的一端連接，電容(C8)的另一端、電容(E2)的負(fù)極端以及電容(C9)的另一端分別與電源地連接，集成芯片(U2)的第4腳與輸出端(J2)的第I腳連接，集成芯片(U2)的第7腳與輸出端口(J2)的第2腳連接，輸出端(J2)的第3腳與電源地連接。
[0011]所述的總線供電從站通訊隔離電路包括集成芯片(Ul)，所述的集成芯片(Ul)的第I腳與電阻(R2)的一端連接，電阻(R2)另一端與光耦(Q4) —端連接，光耦(Q4) —端與電阻(R4)的一端連接，并且連接到輸出端(Jl)，電阻(R4)另一端連接到電源VCC_MCU，光耦(Q4)另外兩個(gè)端口分別連接到電源+5V和電源地，集成芯片(Ul)的第15腳分別與電阻(R3)的一端和光耦(Ql)的一端連接，電阻(R3)另一端與電源+5V連接，光耦(Ql)另一端與電阻(Rl)的一端連接，電阻(Rl)的另一端與電源VCC_MCU連接，光耦(Ql)另一端與輸出端(Jl)的第2腳連接，光耦(Ql)另一端連接到GNDZx電源地，集成芯片(Ul)的第16腳分別與光親(Q2)的一端和光親(Q3)的一端連接，光親(Q2)另一端分別與電阻(R5)的一端、電容(Cl)的一端、光耦(Q3)的另一端以及電阻(R6)的一端連接，電阻(R5)另一端連接到電源VCC_MCU，電容(Cl)的另一端與電阻(R23)的一端連接，電阻(R23)的另一端與電阻(R6)的另一端分別連接到電源地，光耦(Q2)的另一端與光耦(Q3)的另一端相互連接后與輸出端口(Jl)的第5腳連接，集成芯片(Ul)的第2腳分別與光親(Q6)的一端和光親(Q5)的一端連接，光親(Q6)另一端分別與電阻(R18)的一端、電容(C2)的一端、光親(Q5)的另一端以及電阻(R19)的一端連接，電阻(R18)的另一端與電源+5V連接，電容(C2)與電阻(R17)的一端連接，電阻(R17)的另一端與電阻(R19)的另一端分別與電源地GNDZx連接，光耦(Q6)的另一端與光耦(Q5)的另一端連接后與輸出端(Jl)的第4腳連接，光耦(Q6)的另一端與電源VCC_MCU連接，光耦(Q5)的另一端與電源地連接，集成芯片(Ul)的第3腳與電阻(R20)的一端連接，集成芯片(Ul)的第6腳與第5腳相連接后與電容(C4)的一端連接，并且與電源+5V連接，集成芯片(Ul)的第4腳與電源地GNDZx連接，電容(C4)的另一端與電源地GNDZx連接，集成芯片(Ul)的第7腳與電阻(RlO)的一端連接，電阻(RlO)的另一端與電源地GNDZx連接，集成芯片(Ul)的第8腳與電阻(R8)的一端連接，集成芯片(Ul)的第9腳分別與電容(C5)的一端和二極管(VDl)的一端連接，電容(C5)的另一端與電源地GNDZx連接，集成芯片(Ul)的第11腳與電阻(R9)的一端連接，集成芯片(Ul)的第13腳與電阻(R7)的一端連接，集成芯片(Ul)的第10腳與電容(C3)的一端連接，集成芯片(Ul)的第12腳分別與恪斷器(Fl)的一端、電容(C3)的一端、電阻(Rll)的一端、電阻(R12)的一端、電阻(R13)的一端、電阻(R14)的一端、二極管(VD3)以及電容(El)的正極一端連接，熔斷器(Fl)的另一端與+24V電源連接，電容(El)的負(fù)極一端電源地GNDZx連接，二極管(VD2)的一端分別與電感(LI)的一端、電阻(R7)的另一端、電阻(Rll)的另一端、電阻(R12)的另一端、電阻(R13)的另一端以及電阻(R14)的另一端連接，MOS管(VT2)的一端與電阻(R9)的另一端連接，MOS管(VT2)的另一端分別與電感(LI)的另一端和二極管(VD2)的另一端連接，MOS管(VT2)的另一端分別與電阻(R8)的另一端、二極管(VDl)的另一端、MOS管(VTl)的一端、二極管(VD4)的一端、瞬態(tài)抑制二極管(VD5)的一端以及共模電感(L2)的一端連接，MOS管(VTl)的另一端與電阻(R20)的另一端連接，MOS管(VTl)另一端分別與電阻(R21)的一端和電阻(R22)的一端連接，電阻(R21)的另一端分別與電阻(R22)的另一端、二極管(VD4)的另一端、瞬態(tài)抑制二極管(VD5)的另一端以及共模電感(L2)的另一端連接，輸出端口(Jl)的第I腳接電源地，集成芯片(U2)的第2腳分別與二極管(VD6)的一端、二極管(VD7)的一端和二極管(VD12)的一端連接，二極管(VD7)的另一端分別與二極管(VDll)的一端、電容(C17)的一端、二極管(VD8)的一端、瞬態(tài)抑制二極管(VPl)的一端以及共模電感(L2)的另一端連接，二極管(VD6)的另一端分別與二極管(VDlO)的一端、電容(C6)的一端、二極管(VD9)的一端以及電阻(R15)的一端連接，瞬態(tài)抑制二極管(VPl)分別與電阻(R15)的另一端和共模電感(L2)的另一端連接，二極管(VD8)的另一端分別與二極管(VD9)的另一端、電阻(R25)的一端以及電阻(R24)的一端連接，電阻(R25)的另一端分別與電阻(R24)的另一端和電容(E3)的正極端連接，電容(E3)的負(fù)極端與電源地GNDYx連接，電容(C6)的另一端、電容(C7)的另一端、二極管(VDlO)的另一端以及二極管(VDll)的另一端分別與電源地GNDYx連接，二極管(VD12)的另一端與電阻(R16)連接，集成芯片(U2)的第3腳與電源地GNDYx連接，集成芯片(U2)的第5腳分別與集成芯片(U2)的第6腳和電容(C8)的一端連接，集成芯片(U2)的第8腳分別與電阻(R16)的另一端、電容(E2)的正極端以及電容(C9)的一端連接，電容(C8)的另一端、電容(E2)的負(fù)極端以及電容(C9)的另一端分別與電源地GNDYx連接，集成芯片(U2)的第4腳分別與到光親(QlO)的一端和光親(Q9)的一端連接，光親(QlO)的另一端分別與