自由拓?fù)湫涂晒╇姛o極兩線制通信總線—m-bus總線的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種m-bus總線協(xié)議，具體的說尤其涉及一種主要應(yīng)用在智能樓宇、消防報(bào)警、安防、智能家居等現(xiàn)場(chǎng)設(shè)備點(diǎn)數(shù)較多、分布廣的自由拓?fù)湫涂晒╇姛o極兩線制通f目總線一m_bus總線。
【背景技術(shù)】
[0002]隨著社會(huì)的進(jìn)步，人們對(duì)舒適和節(jié)能提出了更高的要求，智能燈光，智能遮陽傘控制將得到越來越廣泛的應(yīng)用。與此同時(shí)，用戶對(duì)系統(tǒng)集成和維護(hù)升級(jí)的要求越來越嚴(yán)格和專業(yè)化，標(biāo)準(zhǔn)化的產(chǎn)品逐步體現(xiàn)其綜合優(yōu)勢(shì)，在智能照明領(lǐng)域應(yīng)用較多的有EIB/KNX、485等總線，EIB/KNX最多可掛接64個(gè)設(shè)備，通訊距離不超過1000m，不能無極性的接線，而485方式不能給下接設(shè)備供電，設(shè)備需要單獨(dú)解決供電問題，485總線通訊一般不宜采用星形，樹形，環(huán)形等組網(wǎng)結(jié)構(gòu)，往往采用手拉手，而m-bus總線是一種可供電、無極性、兩線制通信機(jī)制，可自由拓?fù)洌哂型ㄓ嵲O(shè)備容量大，通訊速率高，設(shè)計(jì)簡(jiǎn)單，布線方便，抗干擾能力強(qiáng)等特點(diǎn)，能夠應(yīng)用在智能樓宇、消防報(bào)警、安防、智能家居等現(xiàn)場(chǎng)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是提供自由拓?fù)湫涂晒╇姛o極兩線制通信總線一m-bus總線，設(shè)計(jì)合理、結(jié)構(gòu)簡(jiǎn)單，供電與通訊復(fù)用總線且無極性，可自由拓?fù)?，可延長(zhǎng)光源的壽命，改善工作環(huán)境，提高工作效率，實(shí)現(xiàn)多種照明效果，管理維護(hù)方便，有較高的經(jīng)濟(jì)回報(bào)率。
[0004]為了解決【背景技術(shù)】所存在的問題，本發(fā)明采用以下技術(shù)方案:
[0005]自由拓?fù)湫涂晒╇姛o極兩線制通信總線一m-bus總線，包括有SM100B芯片實(shí)現(xiàn)主站電路、SM001B芯片實(shí)現(xiàn)從站電路。
[0006]所述的SM100B芯片實(shí)現(xiàn)主站電路包括集成芯片(Ul)，所述的集成芯片(Ul)的第I腳與電阻(R2)的一端連接，電阻(R2)另一端與光親(Q4) 一端連接，光親(Q4) 一端與電阻(R4)的一端連接，并且連接到輸出端(Jl)，電阻(R4)另一端連接到電源VCC_MCU，光耦(Q4)另外兩個(gè)端口分別連接到電源+5V和電源地，集成芯片(Ul)的第15腳分別與電阻(R3)的一端和光耦(Ql)的一端連接，電阻(R3)另一端與電源+5V連接，光耦(Ql)另一端與電阻(Rl)的一端連接，電阻(Rl)的另一端與電源VCC_MCU連接，光耦(Ql)另一端與輸出端(Jl)的第2腳連接，光耦(Ql)另一端連接到GNDZx電源地，集成芯片(Ul)的第16腳分別與光親(Q2)的一端和光親(Q3)的一端連接，光親(Q2)另一端分別與電阻(R5)的一端、電容(Cl)的一端、光耦(Q3)的另一端以及電阻(R6)的一端連接，電阻(R5)另一端連接到電源VCC_MCU，電容(Cl)的另一端與電阻(R23)的一端連接，電阻(R23)的另一端與電阻(R6)的另一端分別連接到電源地，光耦(Q2)的另一端與光耦(Q3)的另一端相互連接后與輸出端口(Jl)的第5腳連接，集成芯片(Ul)的第2腳分別與光親(Q6)的一端和光親(Q5)的一端連接，光親(Q6)另一端分別與電阻(R18)的一端、電容(C2)的一端、光親(Q5)的另一端以及電阻(R19)的一端連接，電阻(R18)的另一端與電源+5V連接，電容(C2)與電阻(R17)的一端連接，電阻(R17)的另一端與電阻(R19)的另一端分別與電源地GNDZx連接，光耦(Q6)的另一端與光耦(Q5)的另一端連接后與輸出端(Jl)的第4腳連接，光耦(Q6)的另一端與電源VCC_MCU連接，光耦(Q5)的另一端與電源地連接，集成芯片(Ul)的第3腳與電阻(R20)的一端連接，集成芯片(Ul)的第6腳與第5腳相連接后與電容(C4)的一端連接，并且與電源+5V連接，集成芯片(Ul)的第4腳與電源地GNDZx連接，電容(C4)的另一端與電源地GNDZx連接，集成芯片(Ul)的第7腳與電阻(RlO)的一端連接，電阻(RlO)的另一端與電源地GNDZx連接，集成芯片(Ul)的第8腳與電阻(R8)的一端連接，集成芯片(Ul)的第9腳分別與電容(C5)的一端和二極管(VDl)的一端連接，電容(C5)的另一端與電源地GNDZx連接，集成芯片(Ul)的第11腳與電阻(R9)的一端連接，集成芯片(Ul)的第13腳與電阻(R7)的一端連接，集成芯片(Ul)的第10腳與電容(C3)的一端連接，集成芯片(Ul)的第12腳分別與恪斷器(Fl)的一端、電容(C3)的一端、電阻(Rll)的一端、電阻(R12)的一端、電阻(R13)的一端、電阻(R14)的一端、二極管(VD3)以及電容(El)的正極一端連接，熔斷器(Fl)的另一端與+24V電源連接，電容(El)的負(fù)極一端電源地GNDZx連接，二極管(VD2)的一端分別與電感(LI)的一端、電阻(R7)的另一端、電阻(Rll)的另一端、電阻(R12)的另一端、電阻(R13)的另一端以及電阻(R14)的另一端連接，MOS管(VT2)的一端與電阻(R9)的另一端連接，MOS管(VT2)的另一端分別與電感(LI)的另一端和二極管(VD2)的另一端連接，MOS管(VT2)的另一端分別與電阻(R8)的另一端、二極管(VDl)的另一端、MOS管(VTl)的一端、二極管(VD4)的一端、瞬態(tài)抑制二極管(VD5)的一端以及共模電感(L2)的一端連接，MOS管(VTl)的另一端與電阻(R20)的另一端連接，MOS管(VTl)另一端分別與電阻(R21)的一端和電阻(R22)的一端連接，電阻(R21)的另一端分別與電阻(R22)的另一端、二極管(VD4)的另一端、瞬態(tài)抑制二極管(VD5)的另一端以及共模電感(L2)的另一端連接，輸出端口(Jl)的第I腳接電源地。
[0007]所述的SM001B芯片實(shí)現(xiàn)從站電路包括集成芯片(U2)，集成芯片(U2)的第2腳分別與二極管(VD6)的一端、二極管(VD7)的一端和二極管(VD12)的一端連接，二極管(VD7)的另一端分別與二極管(VDll)的一端、電容(C17)的一端、二極管(VD8)的一端、瞬態(tài)抑制二極管(VPl)的一端以及共模電感(L2)的另一端連接，二極管(VD6)的另一端分別與二極管(VDlO)的一端、電容(C6)的一端、二極管(VD9)的一端以及電阻(R15)的一端連接，瞬態(tài)抑制二極管(VPl)另一端分別與電阻(R15)的另一端和共模電感(L2)的另一端連接，二極管(VD8)的另一端分別與二極管(VD9)的另一端、電阻(R25)的一端以及電阻(R24)的一端連接，電阻(R25)的另一端分別與電阻(R24)的另一端和電容(E3)的正極端連接，電容(E3)的負(fù)極端與電源地連接，電容(C6)的另一端、電容(C7)的另一端、二極管(VDlO)的另一端以及二極管(VDll)的另一端分別與電源地連接，二極管(VD12)的另一端與電阻(R16)連接，集成芯片(U2)的第3腳與電源地連接，集成芯片(U2)的第5腳分別與集成芯片(U2)的第6腳和電容(C8)的一端連接，集成芯片(U2)的第8腳分別與電阻(R16)的另一端、電容(E2)的正極端以及電容(C9)的一端連接，電容(C8)的另一端、電容(E2)的負(fù)極端以及電容(C9)的另一端分別與電源地連接，集成芯片(U2)的第4腳與輸出端(J2)的第I腳連接，集成芯片(U2)的第7腳與輸出端口(J2)的第2腳連接，輸出端(J2)的第3腳與電源地連接。
[0008]自由拓?fù)湫涂晒╇姛o極兩線制通信總線一m-bus總線包括總線供電電路、總線不供電電路、總線供電從站通訊隔離電路、總線不供電從站通訊隔離電路并通過所述的SMlOOB芯片實(shí)現(xiàn)主站電路、SM001B芯片實(shí)現(xiàn)從站電路用于實(shí)現(xiàn)總線供電、總線不供電、總線供電從站通訊隔離、總線不供電從站通訊隔離功能。
[0009]所述的總線供電電路包括集成芯片(Ul)，所述的集成芯片(Ul)的第I腳與電阻(R2)的一端連接，電阻(R2)另一端與光串禹(Q4) 一端連接，光親(Q4) 一端與電阻(R4)的一端連接，并且連接到輸出端(Jl)，電阻(R4)另一端連接到電源VCC_MCU，光耦(Q4)另外兩個(gè)端口分別連接到電源+5V和電源地，集成芯片(Ul)的第15腳分別與電阻(R3)的一端和光耦(Ql)的一端連接，電阻(R3)另一端與電源+5V連接，光耦(Ql)另一端與電阻(Rl)的一端連接，電阻(Rl)的另一端與電源VCC_MCU連接，光耦(Ql)另一端與輸出端(Jl)的第2腳連接，光耦(Ql)另一端連接到GNDZx電源地，集成芯片(Ul)的第16腳分別與光耦(Q2)的一端和光親(Q3)的一端連接，光親(Q2)另一端分別與電阻(R5)的一端、電容(Cl)的一端、光耦(Q3)的另一端以及電阻(R6)的一端連接，電阻(R5)另一端連接到電源VCC_MCU，電容(Cl)的另一端與電阻(R23)的一端連接，電阻(R23)的另一端與電阻(R6)的另一端分別連接到電源地，光耦(Q2)的另一端與光耦(Q3)的另一端相互連接后與輸出端口(Jl)的第5腳連接，集成芯片(Ul)的第2腳分別與光親(Q6)的一端和光親(Q5)的一端連接，光親(Q6)另一端分別與電阻(R18)的一端、電容(C2)的一端、光親(Q5)的另一端以及電阻(R19)的一端連接，電阻(R18)的另一端與電源+5V連接，電容(C2)與電阻(R17)的一端連接，電阻(R17)的另一端與電阻(R19)的另一端分別與電源地GNDZx連接，光耦(Q6)的另一端與光親(Q5)的另一端連接后與輸出端(Jl)的第4腳連接，光親(Q6)的另一端與電源VCC_MCU連接，光耦(Q5)的另一端與電源地連接，集成芯片(Ul)的第3腳與電阻(R20)的一端連接，集成芯片(Ul)的第6腳與第5腳相連接后與電容(C4)的一端連接，并且與電源+5V連接，集成芯片(Ul)的第4腳與電源地GNDZx連接，電容(C4)的另一端與電源地GNDZx連接，集成芯片(Ul)的第7腳與電阻(RlO)的一端連接，電阻(RlO)的另一端與電源地GNDZx連接，集成芯片(Ul)的第8腳與電阻(R8)的一端連接，集成芯片(Ul)的第9腳分別與電容(C5)的一端和二極管(VDl)的一端連接，電容(C5)的另一端與電源地GNDZx連接，集成芯片(Ul)的第11腳與電阻(R9)的一端連接，集成芯片(Ul)的第13腳與電阻(R7)的一端連接，集成芯片(Ul)的第10腳與電容(C3)的一端連接，集成芯片(Ul)的第12腳分別與恪斷器(Fl)的一端、電容(C3)的一端、電阻(Rll)的一端、電阻(R12)的一端、電阻(R13)的一端、電阻(R14)的一端、二極管(VD3)以及電容(El)的正極一端連接，熔斷器(Fl)的另一端與+24V電源連接，電容(El)的負(fù)極一端電源地GNDZx連接，二極管(VD2)的一端分別與電感(LI)的一端、電阻(R7)的另一端、電阻(Rll)的另一端、電阻(R12)的另一端、電阻(R13)的另一端以及電阻(R14)的另一端連接，MOS管(VT2)的一端與電阻(R9)的另一端連接，MOS管(VT2)的另一端分別與電感(LI)的另一端和二極管(VD2)的另一端連接，MOS管(VT2)的另一端分別與電阻(R8)的另一端、二極管(VDl)的另一端、MOS管(VTl)的一端、二極管(VD4)的一端、瞬態(tài)抑制二極管(VD5)的一端以及共模電感(L2)的一端連接，MOS管(VTl)的另一端與電阻(R20)的另一端連接，MOS管(VTl)另一端分別與電阻(R21)的一端和電阻(R22)的一端連接，電阻(R21)的另一端分別與電阻(R22)的另一端、二極管(VD4)的另一端、瞬態(tài)抑制二極管(VD5)的另一端以及共模電感(L2)的另一端連接，輸出端口(Jl)的第I腳接電源地，集成芯片(U2)的第2腳分別與二極管(VD6)的一端、二極管(VD7)的一端和二極管(VD12)的一端連接，二極管(VD7)的另一端分別與二極管(VDll)的一端、電容(C17)的一端、二極管(VD8)的一端、瞬態(tài)抑制二極管(VPl