專利名稱：集成電路和包含這種電路的智能卡的制作方法
技術領域：
本發(fā)明涉及一種包含第一處理單元和存儲密鑰的非易失性存儲器的集成電路，所述第一處理單元用于執(zhí)行使用所述存儲的密鑰的加密算法，本發(fā)明還涉及包含這種集成電路的智能卡。
這種集成電路用于防止非經(jīng)批準人員滲透/使用的各種系統(tǒng)中。存儲的密鑰用于獲取利用加密算法的加密信息的明碼文本。這種集成電路可應用于其中的系統(tǒng)的一個例子是付費電視系統(tǒng)。
考慮到越來越多的改進的技術設備可用于研究集成電路及其操作，非經(jīng)批準人員有可能從這種類型的集成電路中讀出存儲的密鑰，從而打破系統(tǒng)的安全性。
本發(fā)明的目的是提供一種安全性改進的上述類型的集成電路。
為此本發(fā)明的集成電路具有如下特征，非易失性存儲器包含至少兩個非易失性存儲元件，每個存儲元件存儲加密算法中使用的密鑰的一部分，每個存儲元件通過獨立總線和第一處理單元連接。
這樣就得到復雜性增大的集成電路，其中為了恢復完整的密鑰，必須探測兩條總線和/或處理單元中的邏輯電路。
根據(jù)本發(fā)明可進一步增大電路的復雜性，其中提供第二和第三處理單元，第二處理單元通過相應的獨立總線和各個存儲元件連接，其中各個存儲元件為第一和第二處理單元存儲一個密鑰部分，所述第一和第二處理單元使用每個所述密鑰部分來確定一個輸出密鑰部分，其中第一和第二處理單元的輸出和第三處理單元連接，向第三處理單元提供所述輸出密鑰部分，第三處理單元用于執(zhí)行加密算法。
下面參考附圖進一步詳細說明本發(fā)明，附圖中非常示意地表示了兩個實施例。


圖1示意地表示了根據(jù)本發(fā)明的集成電路的第一實施例的電路圖。
圖2示意地表示了根據(jù)本發(fā)明的集成電路的第二實施例的電路圖。
圖1示意地表示了包括處理單元1，第一非易失性存儲元件2和第二非易失性存儲元件3的集成電路的電路圖。存儲元件2、3分別通過獨立的數(shù)據(jù)總線4、5和處理單元1連接。
處理單元用于執(zhí)行加密算法，其中借助密鑰，加密信息或類似物被解碼。在描述的集成電路中，存儲元件2存儲該密鑰的一部分，存儲元件3存儲該密鑰的另一部分，從而在任一數(shù)據(jù)總線4、5上不能得到完整的密鑰。密鑰部分在處理單元1中被結合起來，并用在加密算法中破譯通過圖中未表示出的輸入總線接收的加密信息。
通過所述的以兩個分離密鑰部分的形式存儲該密鑰，存儲元件2或3中分別存儲一部分密鑰，增加了集成電路的復雜性，從而即使不能防止未經(jīng)批準人員得到密鑰，也能夠大大增大其獲得密鑰的難度。
圖2表示了本發(fā)明的集成電路的另一個實施例，其中通過加入第二處理單元6和第三處理單元7進一步增大了集成電路的復雜性。和圖1中的實施例一樣，提供了兩個非易失性存儲元件2和3，兩條獨立的數(shù)據(jù)總線4和5把存儲元件2、3和處理單元1及第二處理單元6相連。每個存儲元件2、3存儲兩個密鑰部分，密鑰部分分別用于第一和第二處理單元1和6。第一和第二處理單元1和6分別把從存儲元件2、3接收的密鑰部分結合成分別通過連接8和9提供給第三處理單元的輸出密鑰部分。第三處理單元7把從第一和第二處理單元1、6接收的兩個輸出密鑰部分結合成在第三處理單元執(zhí)行的加密算法中使用的密鑰。顯然圖2的集成電路的復雜性使得不能探測執(zhí)行加密算法所需的密鑰。
應注意第一、第二和第三處理單元1、6、和7可做成為一個邏輯電路。
另外還應注意結合密鑰部分獲取密鑰或輸出密鑰部分(在圖2的實施例的情況下)可以是任意的組合運算，例如XOR運算或類似運算。
盡管在上面的實施例中使用了兩個存儲元件存儲兩個密鑰部分，但是也可使用多于兩個的具有獨立數(shù)據(jù)總線的存儲元件來存儲多于兩個的多個密鑰部分，所述多個密鑰部分將被結合以獲取加密過程的真實密鑰。
根據(jù)本發(fā)明的集成電路可有利地應用于付費電視系統(tǒng)的智能卡中，增強防止盔版者滲透的安全性。
本發(fā)明并不限于上述實施例，在權利要求的范圍內，上述實施例可以以多種方法改變。
權利要求
1．一種包含第一處理單元及存儲密鑰的非易失性存儲器的集成電路，所述第一處理單元用于執(zhí)行使用所述存儲密鑰的加密算法，其特征在于所述非易失性存儲器包括至少兩個非易失性存儲元件，每個存儲元件存儲加密算法中使用的密鑰的一部分，每個存儲元件通過獨立總線和第一處理單元連接。
2．按照權利要求1所述的集成電路，其中提供有第二和第三處理單元，第二處理單元通過相應的獨立總線和每個存儲元件連接，其中每個存儲元件為第一和第二處理單元存儲一個密鑰部分，所述第一和第二處理單元使用所述密鑰部分分別確定一個輸出密鑰部分，其中第二和第二處理單元的輸出和第三處理單元相連，分別向用于執(zhí)行加密算法的第三處理單元提供所述輸出密鑰部分。
3．執(zhí)行使用密鑰的加密算法的方法，其中該密鑰的第一和第二部分存儲在非易失性存儲元件中，通過獨立總線把第一和第二密鑰部分提供給第一處理單元，并在所述第一處理單元中結合密鑰部分，執(zhí)行加密算法。
4．按照權利要求3所述的方法，其中第三和第四密鑰部分存儲在非易失性存儲元件中，通過所述獨立總線把第三和第四密鑰部分提供給第二處理單元，其中在第一和第二處理單元中，第一和第二密鑰部分及第三和第四密鑰部分分別被結合成第一和第二輸出密鑰部分，其中在第三處理單元中結合所述輸出密鑰部分，以執(zhí)行最終的加密算法。
5．一種包含按照權利要求1或2所述的集成電路的智能卡。
全文摘要
一種包括第一處理單元和存儲密鑰的非易失性存儲器的集成電路。第一處理單元用于執(zhí)行使用存儲密鑰的加密算法。非易失性存儲器包括至少兩個非易失性存儲元件,每個存儲元件存儲加密算法中使用的密鑰的一部分。每個存儲元件通過獨立的總線和第一處理單元連接。
文檔編號H04L9/10GK1234574SQ99100949
公開日1999年11月10日 申請日期1999年1月14日 優(yōu)先權日1998年1月14日
發(fā)明者西蒙·保爾·阿什利·里克斯 申請人:耶德托公司