專利名稱：接口電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及LSI之間提供的接口電路。


圖1表示常規(guī)的開漏型接口電路。
如圖1所示，在常規(guī)的開漏型接口電路中，當(dāng)3位數(shù)據(jù)在芯片A和B之間進(jìn)行交換時，安排第一晶體管MN0至MN2分別驅(qū)動總線B0至B2。根據(jù)芯片A和B之間交換的代碼，內(nèi)部地線和外部地線之間的電感分量L中流過的電流改變。這使得內(nèi)部地線電位跳動，導(dǎo)致接口電平噪聲容限下降。
例如，在圖1所示的電路中，如果流經(jīng)總線B0至B2中每一條總線的電流用I表示，那么根據(jù)芯片A和B之間交換的代碼，流經(jīng)電感分量L中的電流便從0變到3I。
更具體地說，當(dāng)輸入至第一晶體管MN0至MN2的柵極的全部信號x0至x2處于低電位(“0”)時，所有的晶體管MN0至MN2處于截止?fàn)顟B(tài)。結(jié)果，流經(jīng)電感分量L的電流是零。當(dāng)輸入至第一晶體管MN0至MN2的柵極的全部信號x0至x2處于高電位(“1”)時，所有的晶體管MN0至MN2處于導(dǎo)通狀態(tài)。結(jié)果，流經(jīng)電感分量L的電流是3I。
因此，當(dāng)在芯片A和B之間交換的代碼的所有位都反相時，即從“000”變到“111”，或從“111”變到“000”時，流經(jīng)電感分量L的電流在短時間從0變到3I或從3I變到0。結(jié)果，由于寄生電感分量的作用，在內(nèi)部地線上產(chǎn)生了感生電壓(噪聲地電位跳動)。
作為解決上述問題的一種方法，可以通過兩條不同的信號線傳輸1位信號。
此外，最近提出了一種低加權(quán)編碼法(1996年IEEE關(guān)于VLSI電路的討論會，第144至145頁)。在該方法中，通過增加冗余位，控制LSI接口之間交換的二進(jìn)制信號中包含的“1”(高電平)的比例，或“0”和“1”之間的變化率，從而降低噪聲或功率。采用該方法，通過將包含在輸出代碼中的“1”的數(shù)量限制到1/2或更少，噪聲可以減小一半。
在上述常規(guī)的接口電路中，存在以下問題(1)在通過兩條不同的信號線傳輸1位信號的電路中，LSI之間信號線和引腳的數(shù)目增加兩倍，這導(dǎo)致包成本的增加。
(2)在低加權(quán)編碼法中，不能完全消除電感分量中流過的電流變化。為此，需要更多的冗余位和更復(fù)雜的編碼電路。
本發(fā)明考慮了現(xiàn)有技術(shù)中存在的上述問題，其目的是提供這樣一種接口電路，該電路能夠在不增加成本和不采用任何復(fù)雜電路的情況下降低噪聲。
為了實(shí)現(xiàn)本發(fā)明的上述目的，根據(jù)本發(fā)明的第一方面，提供了一種接口電路，包括第一晶體管，用于驅(qū)動在多個半導(dǎo)體器件元件之間傳輸數(shù)據(jù)的一條總線，當(dāng)?shù)谝痪w管處于導(dǎo)通狀態(tài)時，接口電路控制通過總線傳輸?shù)臄?shù)據(jù)，包括第二晶體管，第二晶體管與第一晶體管共用一條地線，其中在導(dǎo)通狀態(tài)下流過的電流等于第一晶體管中流過的電流，當(dāng)?shù)谝痪w管處于截止?fàn)顟B(tài)時，第二晶體管處于導(dǎo)通狀態(tài)，當(dāng)?shù)谝痪w管處于導(dǎo)通狀態(tài)時，第二晶體管處于截止?fàn)顟B(tài)。
根據(jù)本發(fā)明的第二方面，一種接口電路，包括多個第一晶體管，用于驅(qū)動在多個半導(dǎo)體器件元件之間傳輸數(shù)據(jù)的多條總線，當(dāng)?shù)谝痪w管處于導(dǎo)通狀態(tài)時，通過將冗余位加到經(jīng)總線傳輸?shù)臄?shù)據(jù)上，接口電路控制包含在數(shù)據(jù)中的高電平和低電平位，并控制經(jīng)總線傳輸?shù)臄?shù)據(jù)，包括多個第二晶體管，第二晶體管與第一晶體管共用一條地線，其中在導(dǎo)通狀態(tài)下流過的電流等于第一晶體管中流過的電流，控制流經(jīng)處于導(dǎo)通狀態(tài)下的第一和第二晶體管中流過的電流之和，使之永遠(yuǎn)保持恒定。
根據(jù)本發(fā)明的第一方面，第二晶體管的數(shù)量等于第一晶體管的數(shù)量。
根據(jù)本發(fā)明的第二方面，第二晶體管的數(shù)量等于使所述第一和第二晶體管中流動的電流之和恒定所需的數(shù)量。
在具有以上兩方面的本發(fā)明中，第二晶體管與第一晶體管共用地線，其中在導(dǎo)通狀態(tài)下流過的電流等于第一晶體管中流過的電流，第二晶體管的數(shù)量等于傳輸數(shù)據(jù)的位數(shù)。向第二晶體管輸入用于驅(qū)動第一晶體管的信號的反相信號，以便驅(qū)動第二晶體管。
利用上述電路結(jié)構(gòu)，流經(jīng)輸出晶體管地線中的電流永遠(yuǎn)保持一個預(yù)定的電流值。即使當(dāng)半導(dǎo)體元件之間傳輸?shù)臄?shù)據(jù)改變，也能避免流經(jīng)寄生電感分量中的電流改變。
在上述接口電路中，當(dāng)所述第一晶體管處于導(dǎo)通狀態(tài)時，通過將冗余位加到經(jīng)所述總線傳輸?shù)臄?shù)據(jù)上，所述接口電路控制包含在數(shù)據(jù)中的高電平和低電平位，并控制經(jīng)所述總線傳輸?shù)臄?shù)據(jù)，如果第二晶體管與第一晶體管共用地線，在導(dǎo)通狀態(tài)下流過的電流等于第一晶體管中流過的電流，并且控制流經(jīng)處于導(dǎo)通狀態(tài)下的所述第一和第二晶體管中流過的電流之和，使之永遠(yuǎn)保持恒定，那么流經(jīng)地線中的電流值可以被限制到位數(shù)的1/2。這樣避免了功率的增加。
對本領(lǐng)域的一般技術(shù)人員來說，本發(fā)明的以上和其它目的、特征和優(yōu)點(diǎn)通過結(jié)合附圖對其最佳實(shí)施例所作的詳細(xì)描述，將看得更清楚。
圖1是常規(guī)的開漏型接口電路結(jié)構(gòu)的一個例子的電路圖；圖2是根據(jù)本發(fā)明的一個實(shí)施例的接口電路結(jié)構(gòu)的電路圖；以及圖3是根據(jù)本發(fā)明的另一個實(shí)施例的接口電路結(jié)構(gòu)的電路圖。
下面參照附圖詳細(xì)描述本發(fā)明的最佳實(shí)施例。
圖2是根據(jù)本發(fā)明的一個實(shí)施例的接口電路結(jié)構(gòu)的電路圖。
與圖1所示的電路不同，該實(shí)施例的電路具有輸出電流仿行晶體管MR0至MR2的并聯(lián)電路作為第二晶體管，并與第一晶體管MN0至MN2共用地線，根據(jù)在芯片A和B之間交換的代碼的反相信號導(dǎo)通或截止。來自該并聯(lián)電路的輸出電流流經(jīng)電感分量L。輸入至第一晶體管MN0至MN2柵極的信號x0至x2的反相信號分別輸入至輸出電流仿行晶體管MR0至MR2的柵極。等于流經(jīng)總線B0至B2的電流分別流入輸出電流仿行晶體管MR0至MR2。
在具有上述結(jié)構(gòu)的接口電路中，由于輸入至第一晶體管MN0至MN2柵極的信號x0至x2的反相信號分別輸入至輸出電流仿行晶體管MR0至MR2的柵極，所以晶體管MN0和輸出電流仿行晶體管MR0中的一個處于導(dǎo)通狀態(tài)，而另一個處于截止?fàn)顟B(tài)。類似地，晶體管MN1和輸出電流仿行晶體管MR1中的一個處于導(dǎo)通狀態(tài)，而另一個處于截止?fàn)顟B(tài)。晶體管MN2和輸出電流仿行晶體管MR2中的一個處于導(dǎo)通狀態(tài)，而另一個處于截止?fàn)顟B(tài)。
因此在本實(shí)施例中，如果流經(jīng)每條總線B0至B2的電流用I表示，那么在芯片上的地線和芯片外的地線之間的電感分量L中流過的電流總是3I，而不管芯片A和B之間交換的代碼如何。這減小了當(dāng)切換操作中出現(xiàn)電流改變時由于寄生電感分量引起的地電位跳動。
然而在上述接口電路中，由于總有對應(yīng)于位數(shù)的電流流過，所以I/O操作的耗電量增加了。然而如果輸出代碼是隨機(jī)的，那么電流消耗增加大約兩倍。
圖3是根據(jù)本發(fā)明的另一個實(shí)施例的接口電路結(jié)構(gòu)的電路圖，其中交換8位數(shù)據(jù)。
本實(shí)施例與圖2所示的實(shí)施例不同，輸出代碼增加了一位作為冗余位。在該實(shí)施例中，采用了低加權(quán)代碼，其中包含在代碼中的“1”的數(shù)目是位寬的1/2或以下。
通過增加冗余位，包含在代碼中的“1”的數(shù)目是位寬的1/2或以下。因此，根據(jù)8位數(shù)據(jù)導(dǎo)通的晶體管的數(shù)量總是四或小于四。
因此，該電路有四個輸出電流仿行晶體管MR0至MR3就足夠了。如果在電感分量L中流過的電流小于4I，那么從輸出電流仿行晶體管MR0至MR3就會電流不足。在這種情況下，在電感分量L中總是流過電流4I。這就是說，電流可以減小到圖2電路中的電流的1/2，在圖2的電路中電流是8I。
權(quán)利要求
1．一種接口電路，包括第一晶體管，用于驅(qū)動在多個半導(dǎo)體器件元件之間傳輸數(shù)據(jù)的一條總線，當(dāng)所述第一晶體管處于導(dǎo)通狀態(tài)時，所述接口電路控制通過所述總線傳輸?shù)臄?shù)據(jù)，包括第二晶體管，所述第二晶體管與所述第一晶體管共用一條地線，其中在導(dǎo)通狀態(tài)下流過的電流等于所述第一晶體管中流過的電流，當(dāng)所述第一晶體管處于截止?fàn)顟B(tài)時，所述第二晶體管處于導(dǎo)通狀態(tài)，當(dāng)所述第一晶體管處于導(dǎo)通狀態(tài)時，所述第二晶體管處于截止?fàn)顟B(tài)。
2．根據(jù)權(quán)利要求1的電路，其特征在于所述第二晶體管的數(shù)量等于所述第一晶體管的數(shù)量。
3．一種接口電路，包括多個第一晶體管，用于驅(qū)動在多個半導(dǎo)體器件元件之間傳輸數(shù)據(jù)的多條總線，當(dāng)所述第一晶體管處于導(dǎo)通狀態(tài)時，通過將冗余位加到經(jīng)所述總線傳輸?shù)臄?shù)據(jù)上，所述接口電路控制包含在數(shù)據(jù)中的高電平和低電平位，并控制經(jīng)所述總線傳輸?shù)臄?shù)據(jù)，包括多個第二晶體管，所述第二晶體管與所述第一晶體管共用一條地線，其中在導(dǎo)通狀態(tài)下流過的電流等于所述第一晶體管中流過的電流，控制流經(jīng)處于導(dǎo)通狀態(tài)下的所述第一和第二晶體管中流過的電流之和，使之永遠(yuǎn)保持恒定。
4．根據(jù)權(quán)利要求3的電路，其特征在于所述第二晶體管的數(shù)量等于使所述第一和第二晶體管中流動的電流之和恒定所需的數(shù)量。
全文摘要
一種接口電路,包括第一晶體管,用于驅(qū)動在多個半導(dǎo)體器件元件之間傳輸數(shù)據(jù)的一條總線,當(dāng)?shù)谝痪w管處于導(dǎo)通狀態(tài)時,接口電路控制通過總線傳輸?shù)臄?shù)據(jù),包括:第二晶體管,第二晶體管與第一晶體管共用一條地線,其中在導(dǎo)通狀態(tài)下流過的電流等于第一晶體管中流過的電流,當(dāng)?shù)谝痪w管處于截止?fàn)顟B(tài)時,第二晶體管處于導(dǎo)通狀態(tài),當(dāng)?shù)谝痪w管處于導(dǎo)通狀態(tài)時,第二晶體管處于截止?fàn)顟B(tài)。
文檔編號H04L25/02GK1231546SQ98114738
公開日1999年10月13日 申請日期1998年6月9日 優(yōu)先權(quán)日1997年6月10日
發(fā)明者中村和之 申請人:日本電氣株式會社