專利名稱：符號分割式多重通訊裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及頻譜擴散通訊，特別是涉及消耗電力少的符號分割式多重通訊裝置。
其它的多重通訊方式(FDMA，TDMA)，由于通訊品質(zhì)慢慢地變差，對于一定數(shù)量以上的用戶是不允許的，而符號分割式的多重通訊方式(CDMA)可以允許符號同步設(shè)定，因此，預(yù)料用戶數(shù)目可以增加。另外，其抗干涉性，信號的隱秘性，抗衰減性也優(yōu)越，因此正在獲得廣泛的利用。
CDMA(符號分割式多重通訊方式)通訊裝置在其發(fā)射裝置中，將應(yīng)該發(fā)送的基本頻帶數(shù)據(jù)乘以擴散符號，再乘以載波電流，從天線中發(fā)射出去。而在接收裝置中，準備了具有與發(fā)射時的擴散符號相位相同的擴散符號，再使用相關(guān)器，即可取出基本頻帶數(shù)據(jù)。
以往，作為相關(guān)器已經(jīng)知道有滑動相關(guān)器，表面聲波(SAW)匹配濾波器，數(shù)字式大規(guī)模集成電路(LSI)匹配濾波器等。
滑動相關(guān)器可以利用判斷回路進行同步導入，該判斷回路具有DLL(滯后鎖定回路)等，可使擴散符號比接收信號更快速地循環(huán)。在滑動相關(guān)器中，可以利用同步檢波或者以它為標準的方式除去載波成分，即輸入芯片速率大小(チツプレ-ト)的頻率信號。這種滑動相關(guān)器存在著必需要芯片同步，另外，在同步捕捉方面有時間欠缺的同時，不能給滑動相關(guān)器輸入含有載波成分的接收信號的缺點。
表面聲波(SAW)匹配濾波器可以實現(xiàn)高速的芯片同步，即使在射頻(RF)，中頻(IF)帶也可以使用。但是，由于擴散符號由表面聲波裝置的物理結(jié)構(gòu)決定，因此存在著符號變更很困難，很難與長的擴散符號相對應(yīng)的缺點。
數(shù)字式大規(guī)模集成電路匹配濾波器不需要芯片(チツプ)同步，并具有符號容易變更的優(yōu)點，但存在著電力消耗大的缺點。利用以往的CMOS集成電路技術(shù)制成的數(shù)字式大規(guī)模集成電路匹配濾波器，因為動作速度慢，存在著一般只能在基本頻帶上使用的缺點。
可是，近年來，移動通信(攜帶式電話等)正在廣泛普及。作為在這種移動通信中使用的通訊方式，上述的CDMA(符號分割式多重通訊方式)最引人注目。在這種移動通信中所使用的CDMA相關(guān)器中，要求擴散符號具有可編程性，而且，消耗的電力要少。
但是，上述的SAW匹配濾波器，在擴散符號的可編程性上有問題，而另一方面，數(shù)字式大規(guī)模集成電路匹配濾波器又存在著消耗電力多的缺點。
然而，最近開發(fā)了使用切換的電容器(スイッチドキャパシタ)方式的相關(guān)器，并且正在被實用化。這種相關(guān)器是對數(shù)字式大規(guī)模集成電路匹配濾波器改良而成的，與數(shù)字式大規(guī)模集成電路匹配濾波器比較，消耗電力僅約為1/10。
本發(fā)明是在這種背景下產(chǎn)生的，其目的是要提供一種符號分割式多重通訊裝置，它具有擴散符號可編程性，而且與以往的裝置比較，消耗的電力特別少。
本發(fā)明為一種符號分割式的多重通訊裝置，它具有接收裝置，延遲裝置，開關(guān)裝置，加減法裝置和再現(xiàn)裝置。該接收裝置將電波轉(zhuǎn)換為接收的電氣信號；該延遲裝置利用時鐘脈沖的定時，依次讀入上述電氣信號；該開關(guān)裝置在上述時鐘脈沖的斷開(OFF)定時中，可切斷上述延遲裝置的驅(qū)動電流；該加減法裝置根據(jù)擴散符號，對上述延遲裝置的各個輸出進行加減運算；該再現(xiàn)裝置基于上述加減法裝置的輸出，再現(xiàn)發(fā)射信號。
符號分割式的多重通訊裝置的接收裝置接收電波，將接收的信號轉(zhuǎn)換為中頻信號或基本頻帶信號。
符號分割式多重通訊裝置中的延遲裝置具有電壓、電流轉(zhuǎn)換裝置和電流延遲裝置，它在將上述電氣信號轉(zhuǎn)換為電流信號后，利用時鐘脈沖的定時，依次將上述電氣信號讀入該電流延遲裝置中；上述電流延遲裝置由數(shù)目為上述擴散符號的芯片數(shù)的二倍的電流觸發(fā)器構(gòu)成。
符號分割式多重通訊裝置中的電流觸發(fā)器由第一采樣/保持回路和第二采樣/保持回路串聯(lián)構(gòu)成。該第一采樣/保持回路利用第一時鐘脈沖的上升邊對輸入電流采樣，而利用上述第一時鐘脈沖的下降邊，對輸入電流進行保持。該第二采樣/保持回路利用第二時鐘脈沖的上升邊，對輸入電流采樣，而利用上述第二時鐘脈沖的下降邊，對輸入電流進行保持。
符號分割式多重通訊裝置中的加減法裝置由擴散符號輸出裝置，開關(guān)裝置和減法裝置構(gòu)成。該擴散符號輸出裝置輸出上述擴散符號；該開關(guān)裝置基于上述擴散符號輸出裝置的輸出，分別將上述電流延遲裝置的各個輸出與第一或第二電流路徑連接，進行電流相加運算；該減法裝置則將上述第二電流路徑的電流，從上述第一電流路徑的電流中減去。
符號分割式多重通訊裝置中的上述加減法裝置由擴散符號輸出裝置，加法裝置，減法裝置和開關(guān)裝置構(gòu)成。該擴散符號輸出裝置輸出上述擴散符號；該加法裝置基于上述擴散符號輸出裝置的輸出，分別將上述電流延遲裝置的各個輸出與第一或第二電流路徑連接，進行電流相加運算；該減法裝置將上述第二電流路徑的電流，從上述第一電流路徑的電流中減去；該開關(guān)裝置則可在上述時鐘脈沖斷開的定時中，切斷上述加法裝置和減法裝置的動作。
符號分割式多重通訊裝置中，上述減法裝置由第1、2電流反射鏡(カ-レントミラ-)回路串聯(lián)構(gòu)成，它將上述第二電流路徑的電流供給上述第一電流反射鏡回路的輸入端，將上述第一電流路徑的電流供給上述第一電流反射鏡回路的輸出端和上述第二電流反射鏡回路的輸入端，從上述第二電流反射鏡回路輸出端獲得輸出。
符號分割式多重通訊裝置的再現(xiàn)裝置由電流電壓轉(zhuǎn)換器和解調(diào)器構(gòu)成。該電流電壓轉(zhuǎn)換器將上述加減法裝置的輸出轉(zhuǎn)換為電壓信號；該解調(diào)器對上述電流電壓轉(zhuǎn)換器的輸出進行積分，再現(xiàn)發(fā)射信號。
以下，參照附圖來說明本發(fā)明的一個實施例。


圖1為表示根據(jù)本發(fā)明的一個實施例的相關(guān)器的構(gòu)成的方框圖；圖2為表示根據(jù)本發(fā)明的一個實施例的符號分割式多重通訊裝置的構(gòu)成的方框圖；圖3為表示圖1的V/IC101的構(gòu)成的回路圖；圖4為表示圖1的CDF/F1021的構(gòu)成的回路圖；圖5為表示圖1的模擬開關(guān)1041的構(gòu)成的回路圖；圖6為表示圖1的電流加法器105的構(gòu)成的回路圖；圖7為表示圖1的V/IC107的構(gòu)成的回路圖；圖8為表示根據(jù)本發(fā)明的一個實施例的符號分割式多重通訊裝置動作的時間圖；圖9為表示頻譜擴散通訊的發(fā)射波的時間圖；圖10為表示圖1所示的CDF/F的動作的時間圖；圖11為表示圖1的CDF/F的另一種構(gòu)成的回路圖；圖12為表示根據(jù)本發(fā)明的第二個實施例的符號分割式多重通訊裝置的構(gòu)成的方框圖；圖13為用于說明圖4中，改變時鐘脈沖W1和W2的相位時的動作的時間圖；圖14為表示圖11所示的CDF/F的動作的時間圖；圖15為表示本實施例的電流源的具體構(gòu)成的圖。
(1)實施例說明圖2為表示根據(jù)本發(fā)明的一個實施例的符號分割式多重通訊裝置(接收端)的構(gòu)成的方框圖。在這個圖中，1為天線，可以接收從以后要說明的發(fā)射裝置發(fā)出的發(fā)射波。2為混合器，它使接收的發(fā)射波和局部信號發(fā)生器3輸出的信號混合，輸出IF(中頻)信號。
4為載波同步檢波器，它可以對混合器2的輸出進行同步檢波。另外，作為擴散符號，可以使用PN(偽隨機噪聲)符號。5為相關(guān)器，它可采取對PN符號發(fā)生器6產(chǎn)生的PN符號和載波同步檢波器4的輸出相關(guān)，輸出相關(guān)信號。7為使用積分器等構(gòu)成的解調(diào)器，它可基于相關(guān)器5的輸出，對基本頻帶數(shù)據(jù)進行解調(diào)。
下面，參照圖1來說明圖2所示的相關(guān)器5的構(gòu)成。這個相關(guān)器5與先前的相關(guān)器不同，它采用切換電流(切換電流匹配濾波器-Switched Current Matched Filter)方式，通過電流相加，檢出相關(guān)。在圖1中，101為V/IC(電壓/電流轉(zhuǎn)換器)，它將從端子T1輸入的信號Vin的電壓值轉(zhuǎn)換為電流值Iin，從端子T2輸出。
圖3為表示圖1的V/IC101的構(gòu)成例子的圖。在這圖中，OP1為將(-)端子和(+)端子的電壓差放大的運算放大器。(+)端子與端子T1連接，(-)端子通過電阻R1接地。M15為將電壓轉(zhuǎn)換為電流，并通過電阻R1，進行源極接地的n溝道型MOS晶體管，其漏極與端子T2連接，而柵極與運算放大器OP1的輸出端子連接。本結(jié)構(gòu)稱為凹入(シンク)形V/I轉(zhuǎn)換器，也可以采用稱為源型的V/I轉(zhuǎn)換器。
其次，在圖1中，1021、1022、……、102n(n為自然數(shù))為CDF/F(電流滯后觸發(fā)器)，它將從各自的端子T61～T6n輸入的電流，用輸入端子T71～T7n的時鐘脈沖的定時進行采樣和暫時保持，然后利用輸入端子T81～T8n的時鐘脈沖的定時，從端子T91～T9n和端子T101～T10n輸出。
圖4為表示圖1的CDF/F1021(1022-102n也為同一結(jié)構(gòu))的結(jié)構(gòu)的一例的圖。這個CDF/F1021由保持電流的采樣保持回路SH1和SH2構(gòu)成。在采樣保持回路SH1的構(gòu)成中，M1為源極接地的n型MOS晶體管，漏極通過恒電流源A1，與電源Vdd連接，柵極與漏極連接，源極通過MOS晶體管M2接地。
M3也同樣為源極接地的n型MOS晶體管，漏極通過恒電流源A2，與電源Vdd連接，柵極通過開關(guān)SW1與MOS晶體管M1的柵極連接，源極則通過MOS晶體管M4接地。
這里，上述n型MOS晶體管是所謂的n溝道MOS場效應(yīng)管。又所謂p型MOS晶體管為p溝道MOS場效應(yīng)管。當柵極上沒有加入電話時，這些n型MOS晶體管和p型MOS晶體管為在漏極/源極之間幾乎沒有電流流動的增強型MOS場效應(yīng)管。在柵極上沒有加電壓時，也可使用在漏極與源極之間有電流流動的降低型MOS場效應(yīng)管，但其性能得不到實施例中所示動作特性，這是其缺點。
作為基本構(gòu)成，在一個采樣和保持回路(即圖4的SH1)中，A1和A2電流源的電流值相同。SH1的n溝道MOS晶體管M1和M3的“柵寬/柵長比”相同。在圖4的SH2中，A3，A4，A5電流源的電流值相同。另外，SH2的n溝道MOS晶體管M5，M7，M9的“柵寬/柵長比”相同。當這樣設(shè)置時，SH1的輸入電流Iin和SH1的輸出電流Is大小的絕對值相等。另外，SH2的輸入電流Is和從T91輸出的輸出電流(Iout)，與從T101輸出的輸出電流的大小相等。
圖1的開關(guān)SW1，SW2可以由n型MOS晶體管構(gòu)成。當電源電壓Vdd加在柵極電壓上時，n型MOS晶體管的漏極/源極變成處于導通狀態(tài)的ON，當柵極電壓為零時，源極/漏極變成處在遮斷狀態(tài)的OFF。后面的圖11的開關(guān)SW11，SW12，SW21，SW22也同樣可以用n型MOS晶體管構(gòu)成。
這樣，由于當一個CDF/F內(nèi)的電流值相等時，可以用完全相同的回路構(gòu)成n個CDF/F，因此回路設(shè)計容易。也可以有意識地改變電流源的電流值或各個MOS晶體管的“柵寬/柵長比”。但這時，由于各個SH1和SH2的輸入電流和輸出電流的大小會按照電流源的電流值大小和MOS晶體管的“柵寬/柵長比”而變化，因此回路設(shè)計變得復雜。
另外，M2，M4，M6，M8，M10的n溝道MOS晶體管的“柵寬/柵長比”即使相同，等于零也沒有關(guān)系。然而，這些MOS晶體管為作為開關(guān)使用的，由于導通時的接通電阻可以相同，因此，最好具有相同的“柵寬/柵長比”。
開關(guān)SW1為當從端子T71送出的輸入時鐘脈沖W1為“1”時接通，時鐘脈沖W1為“0”時斷開的開關(guān)，它由MOS晶體管構(gòu)成。C1表示n型MOS晶體管M3的柵極/源極間的寄生電容。
另外，作為時鐘脈沖，在“1”時，要具體地加上Vdd作為電壓。在“0”時，則為零電位。這樣，當SW1，SW2由n型MOS晶體管構(gòu)成時，在時鐘脈沖為“1”時，SW1為接通(ON)，而“0”時，SW2斷開(OFF)。
在采樣保持回路SH2的構(gòu)成中，M5為源極接地的n型MOS晶體管。漏極通過恒電流源A3，與電源Vdd連接，柵極與漏極連接，而源極則通過MOS晶體管M6接地。M7為源極接地的n型MOS晶體管，漏極通過恒電流源A4與電源Vdd連接，而柵極則通過開關(guān)SW2與MOS晶體管M5的柵極連接，源極通過MOS晶體管M8接地。M9同樣也是源極接地的n型MOS晶體管，漏極通過恒電流源A5，與電源Vdd連接，而柵極則與MOS晶體管M7的柵極連接，源極通過MOS晶體管M10接地。
開關(guān)SW2為當從端子T81輸出的輸入時鐘脈沖W2為“1”時，接通，當信號W2為“0”時斷開的開關(guān)，由MOS晶體管構(gòu)成。C2，C3分別表示MOS晶體管M7，M8的柵極/源極之間的寄生電容。
n型MOS晶體管M7的漏極與端子T91連接，n型MOS晶體管M9的漏極與端子T101連接。另外，n型MOS晶體管M3的漏極與n型MOS晶體管M5的漏極連接。另外，MOS晶體管M2，M4，M6，M8，M10的各個柵極共同連接，與端子Ts連接在一起。
其次，圖1中的103為開關(guān)回路。它是利用通過輸入端子T111～T11n的電流路徑，從端子T121～T12n輸入的信號，切換至端子T13或端子T14的回路，由模擬開關(guān)1041，1042，……104n構(gòu)成。這里，從PN符號發(fā)生器6(圖2)輸出的PN符號加到端子T121～T12n上。
圖5為表示圖1的模擬開關(guān)1041(1042～104n為同一結(jié)構(gòu))的構(gòu)成的圖。在這個圖中，M20為n型MOS晶體管，其漏極與端子T111連接，源極與端子T131連接，柵極與端子T121連接。M21為p型MOS晶體管，漏極與端子T111連接，源極與端子T141連接，柵極與上述端子T121連接。
模擬開關(guān)的輸出端子T131～T13n共同連接，又再與圖1的T13連接。另外，模擬開關(guān)的輸出端子T141～T14n共同連接，再與圖1的T14連接。
其次，圖1的105為電流加法器，它可將流入端子T15的電流和將流入端子T16的電流，用反向裝置106反向的電流相加，再將相加的結(jié)果輸出至輸出端子T17。換言之，它可將流入端子T16的電流，從流入端子T15的電流中減去，再將結(jié)果輸出至輸出端子T17。
圖6為表示圖1的電流加法器105的構(gòu)成例子的圖。在這個圖中，M30為源極接地的n型MOS晶體管，其漏極通過恒電流源A30與電源Vdd連接，同時又與端子T16連接，柵極與漏極連接，源極接地。M31為源極接地的n型MOS晶體管，其漏極通過恒電流源A31與電源Vdd連接，同時又與端子T15連接，柵極與MOS晶體管M30的柵極連接，源極接地。
M32為源極接地的n型MOS晶體管，其源極通過恒電流源A32與電源Vdd連接，同時又與端子T15連接，柵極與漏極連接，源極接地。M33為源極接地的n型MOS晶體管，其漏極通過恒電流源A33與電源Vdd連接，同時又與端子T17連接，柵極與MOS晶體管M32的柵極連接，源極接地。這里，恒電流源A30～A33的電流值相同。另外，由上述MOS晶體管M30，M31，恒電流源A30，A31構(gòu)成的回路，由MOS晶體管M32，M33，恒電流源A32，A33構(gòu)成的回路分別構(gòu)成電流反射鏡(カ-レントミル-)回路。
作為基本構(gòu)成，電流源A30和A31的電流值相等，MOS晶體管M30和M31的“柵寬/柵長比”相等。同樣，電流源A32和A33的電流值相等，MOS晶體管M32和M33的“柵寬/柵長比”相等。這樣，就可進行以下所示的動作。
在這樣的構(gòu)成中，當從端子T16流入的電流為Im時，從端子T15流入MOS晶體管M31的電流也為Im。結(jié)果，從端子T15流入的總電流為Ip時，從端子T15流入MOS晶體管M32的電流為Ip-Im，因而，從輸出端子T17向外部方向輸出的電流Iout為(Ip-Im)。
在電流源A30和A31的電流值，MOS晶體管M30和M31的“柵寬/柵長比”，電流源A32和A33的電流值，MOS晶體管M32和M33的“柵寬/柵長比”不相等的情況下，輸出電流一般為(αIp-βIm)。這里，α，β為由各個電流源的電流值和各個MOS晶體管的“柵寬/柵長比”決定的值。
圖6B為表示電流加法器105的另一個構(gòu)成例子的圖。在這個圖中，M70為n型MOS晶體管，其漏極通過恒電流源A70與電源Vdd連接，同時與端子T16連接，柵極與漏極連接，源極通過MOS晶體管M74接地。
M71為n型MOS晶體管，其漏極通過恒定電流源A71與電源Vdd連接，同時與端子T15連接，柵極與MOS晶體管M70的柵極連接，源極通過MOS晶體管M75接地。
M72為n型MOS晶體管，其漏極通過恒電流源A72與電源Vdd連接，同時與端子T15連接，柵極與漏極連接，源極通過MOS晶體管M76接地。
M73為n型MOS晶體管，其漏極通過恒電流源A73與電源Vdd連接，同時與端子T17連接，柵極與MOS晶體管M72的柵極連接，源極與晶體管M77連接。
M74，M75，M76和M77均為MOS晶體管，各個柵極均與端子Ts連接。這些MOS晶體管M74，M75，M76和M77均為n型MOS晶體管，當較高的電壓(MOS晶體管的門限電壓一接地電壓)加在柵極上時，它們處于接通(ON)狀態(tài)。
另外，恒電流源A70～A73的電流值相同。由上述MOS晶體管M70，M71，M74和M75，恒電流源A72，A73構(gòu)成的回路，當MOS晶體管M74，M75，M76，M77在ON狀態(tài)(即導通狀態(tài))時，分別構(gòu)成電流反射鏡回路。
作為基本構(gòu)成，電流源A70和A71的電流值相等，MOS晶體管M70和M71的“柵寬/柵長比”相等。同樣，電流源A72和A73的電流值相等，MOS晶體管M72和M73的“柵寬/柵長比”相等。這樣，可進行以下所示的動作。
現(xiàn)在，在上述構(gòu)成中，當從端子T16流入的電流為Im時，從端子T15流入MOS晶體管M71的電流也為Im。結(jié)果，當從端子T15流入的總電流為Ip時，從端子T15流入MOS晶體管M72的電流為Ip-Im，因而從輸出端子T17向外部輸出的電流Iout為(Ip-Im)。
在電流源A70和A71的電流值，MOS晶體管M70和M71的“柵寬/柵長比”，電流源A72和A73的電流值，MOS晶體管M72和M73的“柵寬/柵長比”不相等的情況下，輸出電流一般為(αIp-βIm)。這里，α，β為由各個電流值和各個MOS晶體管的“柵寬/柵長比”決定的值。
另外，希望MOS晶體管M74，M75，M76，M77的“柵寬/柵長比”，在具有相同的接通(ON)電阻時相同。
其次，圖1的101為I/VC(電流/電壓轉(zhuǎn)換器)，它將從端子T18輸入的電流值轉(zhuǎn)換為電壓值，再從端子T19輸出。圖7為表示這個I/VC107的構(gòu)成例子的圖。在這個圖中，OP2為運算放大器，R2為插在運算放大器OP2的(一)端子和輸出端之間的電阻。
在以上說明中，是采用作為電流源的回路記號進行說明的。在實際的回路中，可以利用圖15A和15B所示的構(gòu)成方式。圖15A為取出含有圖4，圖6A，圖6B，圖11的電流源的回路部分的圖。在這個圖中，M301為n型MOS晶體管，其源極接地，柵極和漏極連接，另外，漏極通過電流源A301，與電源Vdd連接。
圖15B為表示圖15A所示的電流源A301的具體回路的圖。在這個圖中，M302為MOS晶體管，為與圖15A所示的M301同一結(jié)構(gòu)。M303為p型MOS晶體管，其漏極與M302的漏極連接，源極與Vdd連接。在這樣的構(gòu)成中，當給M303的柵極加適當電壓VEE時，p型MOS晶體管M303可作為電流源動作。電流源的電流J由p型MOS晶體管的“柵長”、“柵寬/柵長比”和柵極電壓決定。當在回路構(gòu)成后，要控制電流源的電流J的值的情況下，可以通過改變柵極電壓VEE來進行控制。
下面來說明上述實施例的動作。圖8為表示頻譜擴散發(fā)射波的解調(diào)處理的圖。首先，圖2的天線1接收經(jīng)過頻譜擴散調(diào)制，再由載波載運的發(fā)射波。關(guān)于圖8A所示的接收物發(fā)射波，可用圖9進行說明。圖9為用于說明頻譜擴散調(diào)制處理流程的波形圖。
圖9所示的數(shù)據(jù)組由128個芯片(チツプ)構(gòu)成。首先，在發(fā)送圖9A所示的基本頻帶數(shù)據(jù)“1”的情況下，將圖9B所示的PN符號與基本頻帶數(shù)據(jù)“1”相乘。這里，PN符號稱為模擬噪聲符號。作為該PN符號已知有m序列符號，Gold符號，正交m序列符號，正交Gold符號，由沃爾什(ウオルシユ)函數(shù)生成的正交符號等。特別是，在正交符號情況下具有下列特性。自相關(guān)函數(shù)，當相位差為零時的相關(guān)值為最大值。而互相關(guān)函數(shù)，當相位差為零時，其相關(guān)值為零。由于具有這個特征，因此，正交符號可認為是適合于CDMA通道分割的符號。利用根據(jù)本實施例的相關(guān)器5，無論由加在開關(guān)矩陣103上的T121～T12n的信號產(chǎn)生的是什么符號，都可以進行相關(guān)操作。另外，通過將用這種乘法處理的擴散調(diào)制的圖9C的信號和圖9E所示的載波作相乘處理，可得到圖9D所示的頻譜擴散的發(fā)射波。
又，例如，在發(fā)送基本頻帶數(shù)據(jù)“0”的情況下，相對于圖9C所示的波形，可得到擴散調(diào)制數(shù)據(jù)的反相位波形。再對圖9C和反相位波形及圖9E所示的載波進行乘法處理，可生成數(shù)據(jù)“0”的發(fā)射波。
其次，從圖2的天線1輸入的圖8A所示的發(fā)射波。在混合器2中與局部信號發(fā)生器3輸出的頻率信號混合，成為以載波和上述信號之差的頻率為頻率的IF(中頻)信號。另外，載波同步檢波器4對這個IF信號進行檢波，將該IF信號轉(zhuǎn)換為基于圖9B所示的PN符號和基本頻帶數(shù)據(jù)的信號。相關(guān)器5可采取對該載波同步檢波器4的輸出信號和PN符號發(fā)生器6所產(chǎn)生的PN符號相關(guān)。這里，PN符號發(fā)生器6輸出的PN符號當然是與上述發(fā)射時的PN符號相同的。
其次，詳細說明圖2所示相關(guān)器5的動作。首先，從載波同步檢波器4輸出的擴散調(diào)制數(shù)據(jù)(參見圖8B)，由端子T1輸入V/IC101，再由V/IC101轉(zhuǎn)換為電流，依次輸出至CDF/F1021中。另外，從該V/IC101輸出的電流數(shù)據(jù)，根據(jù)時鐘脈沖W1和W2，依次向CDF/F1021～CDF/102n移位，并讀入CDF/F1021～CDF/F102n中。
現(xiàn)在，利用圖4和圖10來詳細說明CDF/F1021～102n的動作。圖10為表示CDF/F1021動作的時間圖的一個例子。
圖10A所示的時鐘脈沖W1和圖10B所示的時鐘脈沖W2的周期，占空率(Duty比)相同，而相位則偏移一個時鐘脈沖W1的“ON”時間。另外，當時鐘脈沖W1或時鐘脈沖W2為“1”狀態(tài)時，圖10C所示的信號WS為“1”的狀態(tài)。這個信號WS加在圖4的端子Ts上。這樣，信號WS為“1”時，MOS晶體管M2，M4，M6，M8，M10為接通(ON)。
首先，在圖10所示的時刻t1，當信號WS為“1”時，MOS晶體管M2，M4，M6，M8，M10都為ON，圖4的回路變?yōu)槠饎訝顟B(tài)。這時，從V/IC101流入CDF/F1021的電流取為Iin(參見圖10D)。這個電流Iin從端子T61輸入MOS晶體管M1的漏極，又當恒電流源A1-A5的電流值每個都為J時，流入MOS晶體管M1的電流值Ia為(J+Iin)(參見圖10D)。
而且，這時，當同時圖10A所示的時鐘脈沖W1為“1”時，通過開關(guān)SW1的閉合(圖4)，MOS晶體管M1的柵極和MOS晶體管M3的柵極短路。這時，開關(guān)SW2打開，而MOS晶體管M5的柵極和MOS晶體管M7，M9的柵極處在斷開狀態(tài)。
另外，當開關(guān)SW1為“ON”時，MOS晶體管M1和M3構(gòu)成電流反射鏡(カレントミラ-)回路，與MOS晶體管M1相同的電流(J+Iin)流至MOS晶體管M3。這樣，從MOS晶體管M3的漏極流入MOS晶體管M5的漏極的電流Is(參見圖4)為Is＝-Iin，而MOS晶體管M5的電流Ib為(J-Iin)(參見圖10F)。另外，這時，MOS晶體管M3的柵極/源極之間的寄生電容C1被充電。上述過程為電流采樣過程。
其次，在時間t2，當時鐘脈沖W1為“0”，時鐘脈沖W2為“1”時，開關(guān)SW1打開，而MOS晶體管M1的柵極和MOS晶體管M3的柵極變?yōu)閿嚅_狀態(tài)。這時，MOS晶體管M3的電流由寄生電容C1保持，因而，電流Is的值也保持為-Iin。這個過程即為電流的保持過程。
一方面，在時刻t2，當開關(guān)SW2關(guān)閉時，MOS晶體管M5的柵極和MOS晶體管M7與M9的柵極短路。這樣，流入MOS晶體管M7和M9的電流為與MOS晶體管M5的電流相同的電流(J-Iin)。結(jié)果，如圖10G所示，電流Iout(圖4)變?yōu)殡娏鱅in，這個電流從端子T91輸出。從端子T101輸出的電流也相同。
這時，MOS晶體管M7，M9的柵極/源極之間的寄生電容C2，C3被充電。
其次，在時刻t3，當時鐘脈沖W2為“0”時，開關(guān)SW2為“OFF”，輸出電流Iout由寄生電容C2保持。另外，這時，信號WS為“0”，以后，圖4的回路變?yōu)榻刂範顟B(tài)。而在時刻t4，當信號WS再次變?yōu)椤?”時，回路變成起動狀態(tài)，再開始與上述同樣的動作。這樣，回路處在截止狀態(tài)，當在時刻t4再開始動作時，利用MOS晶體管M1，M3，M5，M7，M9的柵極寄生電容，可以再開始與時刻t3同樣狀態(tài)下的動作。
依次進行上述的采樣和保持處理，這樣，可以在CDF/F1021～102n中依次設(shè)定與輸入端子T1的PN符號的各個芯片(チツプ)值對應(yīng)的電流值。
其次，從CDF/F1021～102n分別輸出的電流，通過開關(guān)回路103，向電流加法器105的端子T15或端子T16集中，即進行電流相加運算。
例如，當令CDF/F的數(shù)目為10，PN符號為1111110000時，CDF/F1021～1026的輸出電流，通過開關(guān)回路103，流入端子T15，CDF/F1027～10210的輸出電流，通過開關(guān)回路103，流入端子T16中。
因此，CDF/F1021～1026的各個輸出電流之和的電流，流入端子T15，而CDF/F1027～10210的各個輸出電流之和的電流，流入端子T16。
另外，在電流加法器105中，端子T15的電流和將端子T16的電流反向的電流相加，將其結(jié)果從端子T17輸出。因而，假如根據(jù)上述例子，在CDF/F1021-10210中設(shè)定與PN符號相同的電流數(shù)據(jù)1111110000時，電流加法器105的輸出電流為峰值(參見圖8C)，因此，從I/VC107輸出峰值電壓。
就是說，當在CDF/F1021～102n中設(shè)置與PN符號發(fā)生器6(圖2)輸出的PN符號相位相同的數(shù)據(jù)時，圖1的相關(guān)器5輸出正的峰值，當設(shè)置反相位的數(shù)據(jù)時，輸出負的峰值。也即是，當PN擴散調(diào)制的基本頻帶數(shù)據(jù)“1”被CDF/F1021～102n接收時，輸出正的峰值，而當該數(shù)據(jù)為“0”被接收時，輸出負的峰值。該峰值在解調(diào)器7(圖2)中，被積分，又回復至原來的基本頻帶數(shù)據(jù)。
(2)其它實施例圖11為表示圖1的CDF/F1021～102n的另一個構(gòu)成例子的回路圖。在這個圖中，M50為n型MOS晶體管，其漏極通過恒電流源A51，與電源Vdd連接，柵極則通過開關(guān)SW12與漏極連接，而源極則通過MOS晶體管M51接地。另外，n型MOS晶體管M50的漏極，通過開關(guān)SW11與端子T61連接。
M52為n型MOS晶體管，其漏極通過恒電流源A52，與電源Vdd連接，柵極通過開關(guān)SW22，與漏極連接，源極則通過MOS晶體管M53接地。n型MOS晶體管M52的漏極，通過開關(guān)SW21，與n型MOS晶體管M50的漏極連接，同時又與端子T91連接。
M54為n型MOS晶體管，其漏極通過恒電流源A53，與電源Vdd連接，其柵極與n型MOS晶體管M52的柵極連接，源極通過MOS晶體管M55接地。n型MOS晶體管M54的漏極還與端子T101連接。MOS晶體管M51，M53，M55的柵極與端子Ts連接。
下面，參照圖14來說明圖11所示的CDF/F的動作。設(shè)恒電流源A51-A53的電流為J。首先，在時刻t1，當圖14C所示信號WS為“1”時，MOS晶體管M51，M53，M54為“ON”，圖11的回路處在起動狀態(tài)。這時，當同時圖14A所示的時鐘脈沖W1為“1”時，開關(guān)SW11和開關(guān)SW12關(guān)閉，從端子T61輸入的電流Iin供給n型MOS晶體管M50的漏極。
而且，流入n型MOS晶體管M50中的電流為恒電流源A51的供給電流與電流Iin的總和電流(J+Iin)。
其次，在時刻t2，當時鐘脈沖W1為“0”，時鐘脈沖W2為“1”時，開關(guān)SW11，SW12打開，開關(guān)SW21，SW22關(guān)閉。
這時，n型MOS晶體管M50的柵極/源極之間的寄生電容將上述n型MOS晶體管M50的電流保持為(J+Iin)。因而，電流Is為-Iin。結(jié)果，n型MOS晶體管M52的電流為(J-Iin)。n型MOS晶體管M54的電流同樣也為(J-Iin)。
其次，在時刻t3，當時鐘脈沖W2為“0”，開關(guān)SW21，SW22打開。
這時，MOS晶體管M52的電流(J-Iin)由其柵極/源極之間的寄生電容保持。結(jié)果，作為電流Iout的電流Iin從恒電流源A52流向端子T91。另外，這時，電流Iin同樣從MOS晶體管M54的漏極流向端子T101。同時，信號WS變?yōu)椤?”，這樣MOS晶體管M51，M53，M55變成“OFF”，圖11的回路變成截止狀態(tài)。以后，這個狀態(tài)一直繼續(xù)直至時刻t4，貯存在MOS晶體管M50，M52，M54的柵極/源極之間的寄生電容上的電荷，可以在與時刻t3狀態(tài)相同的狀態(tài)下，再開始時刻t4的動作。
采用上述圖11的回路，與前述的圖4的回路比較，可以減少恒電流源的數(shù)目。
圖12為表示根據(jù)本發(fā)明的另一個實施例的符號分割式多重通訊裝置(接收端)的構(gòu)成的方框圖。在圖中，201為天線，它接收從圖中沒有表示的發(fā)射器發(fā)出的發(fā)射波。202為混合器，它使接收的發(fā)射波與局部信號發(fā)生器可產(chǎn)生的信號波混合，輸出中頻(IF)信號。204為與圖1所示的相關(guān)器同樣構(gòu)成的相關(guān)器，它采取可編程的PN符號發(fā)生器205產(chǎn)生的PN符號和IF信號相關(guān)，輸出相關(guān)信號。206為解調(diào)器，它可以輸入的相關(guān)信號為基礎(chǔ)，再現(xiàn)基本頻帶信號。
另外，根據(jù)上述的實施例，相關(guān)的峰值，如圖13C所示那樣，出現(xiàn)二個脈沖。為了防止產(chǎn)生這種現(xiàn)象，可以使時鐘脈沖W1和W2的相位相反，使W2的相位比W1相位超前。這時，相關(guān)峰值變成圖13D那樣。
到目前為止，時鐘脈沖W1和W2的占空比都取成相同。當W1和W2在“1”的狀態(tài)時，如果時鐘脈沖WS為“J”狀態(tài)，則即使時鐘脈沖W1和W2的占空比不同，也可以動作。
(3)上述實施例的效果從以上說明可知，根據(jù)上述實施例的電流相加型的相關(guān)器5，在時鐘脈沖的一個周期內(nèi)，使一次回路處于截止狀態(tài)，因此可使電力消耗減少。以下來說明減少電力消耗的效果。
再者，(a)～(d)分別表示下列的回路情況。
(a)是在圖4的回路中，除去晶體管M2，M4，M6，M8，M10，使用圖6A所示的回路作為電流加法器105的情況。
(b)是在圖11的回路中，除去晶體管M51，M53，M55，采用圖6A所示的回路作為電流加法器105的情況。
(c)是使用圖4的回路，采用圖6B所示的回路作為電流加法器105的情況。
(d)是使用圖11的回路，采用圖6B所示的回路作為電流加法器105的情況。
表1為基本頻帶相關(guān)的情況
>注(*1，*2)表示在(a)，(b)情況下，總電力與芯片速率無關(guān)。
表2IF(中頻)相關(guān)的情況
在表1中，采樣取雙重導樣，即以芯片速率(チップレ-ト)的2倍頻率對輸入匹配濾波器的輸入信號進行采樣。這時，作為上述雙邊采樣的CDF/F的數(shù)為芯片長度2倍的數(shù)。
在表1的例子中，由于有128個芯片，所以CDF/F的數(shù)目為2×128＝256。另外，采樣可以不是芯片數(shù)的整數(shù)倍。即使不是整數(shù)倍的情況，也可以正確地動作。
在表2的IF(中頻)帶相關(guān)的情況下，CDF/F的數(shù)目如下這樣決定。即，當取IF頻率為fIF，芯片長為n，芯片速率為Cchip，采樣系數(shù)為Ms時，CDF/F數(shù)目＝(N×fIF×Ms)÷Cchip式中，采樣系數(shù)Ms，在雙重采樣時取2。
另外，在電流相加型相關(guān)器中，動作速度由CDF/F回路的響應(yīng)時間決定。在采用0.2μm硅處理(Siプロセス)的情況下，CDF/F的響應(yīng)速度(τ)為0.0357毫微秒(nsec)。即，最高動作頻率(fmax＝1/2πτ)為4.46千兆赫(GHz)。時鐘脈沖W1和W2的ON時間(即圖10和圖13的t1-t2及t3-t2)可以作為τ的約10倍的0.4毫微秒(nsec)，進行仿真。
這樣，在用于表1和表2的PN數(shù)據(jù)的相關(guān)的情況下，設(shè)有截止用的晶體管的(C)情況下的相關(guān)器，與(a)情況下的相關(guān)器比較，消耗的電力大幅度減小。同樣，在沒有截止用的晶體管的(d)的情況下的相關(guān)器，與(b)情況下的相關(guān)器比較，消耗電力也大幅度減小。
從以上結(jié)果可看出，只有在CDF/F1011……101n的電流采樣/保持動作時，通過向CDF/F1011……101n供給驅(qū)動電流，來控制截止用的晶體管，上述相關(guān)器的電力消耗可以大幅度地削減。
另外，由于作為這些相關(guān)器使用的電流加法方式，其回路的最高動作頻率可達4千兆赫(GHz)以上，因此可以高速動作。
如以上所述，采用本發(fā)明時，由于在上述時鐘脈沖的OFF定時中，具有切斷延遲裝置的驅(qū)動電流的開關(guān)裝置，因此，與先前的裝置比較，可具有消耗電力大幅度減小的效果。
另外，在延遲裝置中使用電流延遲裝置的情況下，可具有能提供一種符號分割式多重通訊裝置的效果，該裝置動作速度快，而且消耗電力少。
權(quán)利要求
1.一種符號分割式多重通訊裝置，它具有接收裝置，延遲裝置，開關(guān)裝置，加減法裝置和再現(xiàn)裝置；該接收裝置將電波轉(zhuǎn)換為接收的電氣信號；該延遲裝置可利用時鐘脈沖的定時，依次讀入上述電氣信號；該開關(guān)裝置可在上述時鐘脈沖的OFF定時中，切斷上述延遲裝置的驅(qū)動電流；該加減法裝置可根據(jù)擴散符號，對上述延遲裝置的各個輸出進行加減運算；而該再現(xiàn)裝置可基于上述加減法裝置的輸出，再現(xiàn)發(fā)射信號。
2.如權(quán)利要求1所述的符號分割式多重通訊裝置，其特征為，該上述接收裝置接收上述電波，并將該接收的信號轉(zhuǎn)換為中頻信號。
3.如權(quán)利要求1所述的符號分割式多重通訊裝置，其特征為，上述接收裝置接收電波，并將該接收的電波轉(zhuǎn)換為基本頻帶信號。
4.如權(quán)利要求1～3中任何一項所述的符號分割式多重通訊裝置，其特征為，上述延遲裝置具有電壓、電流轉(zhuǎn)換裝置和電流延遲裝置，上述延遲裝置在將上述電氣信號轉(zhuǎn)換為電流信號后，利用時鐘脈沖的定時，依次將上述電氣信號讀入該電流延遲裝置中。
5.如權(quán)利要求4所述的符號分割式多重通訊裝置，其特征為，上述電流延遲裝置由數(shù)目為上述擴散符號的芯片數(shù)的二倍的電流觸發(fā)器構(gòu)成。
6.如權(quán)利要求5所述的符號分割式多重通訊裝置，其特征為，上述電流觸發(fā)器是將第一采樣/保持回路和第二采樣/保持回路串聯(lián)構(gòu)成；該第一采樣/保持回路利用第一時鐘脈沖的上升邊對輸入電流進行采樣，而利用上述第一時鐘脈沖的下降邊對輸入電流進行保持；而該第二采樣/保持回路則利用第二時鐘脈沖的上升邊對輸入電流進行采樣，利用上述第二時鐘脈沖的下降邊，對輸入電流進行保持。
7.如權(quán)利要求4所述的符號分割式多重通訊裝置，其特征為，上述加減法裝置由擴散符號輸出裝置，開關(guān)裝置和減法裝置構(gòu)成；該擴散符號輸出裝置輸出上述擴散符號；該開關(guān)裝置基于上述擴散符號輸出裝置的輸出，分別將上述電流延遲裝置的各個輸出與第一或第二電流路徑連接，進行電流相加運算；而該減法裝置則將上述第二電流路徑的電流，從上述第一電流路徑的電流中減法。
8.如權(quán)利要求7所述的符號分割式多重通訊裝置，其特征為，上述減法裝置與第二電流反射鏡(カ-レントミラ-)回路串聯(lián)，將上述第二電流路徑的電流供給上述第一電流反射鏡回路的輸入端，又將上述第一電流路徑的電流供給上述第一電流反射鏡回路的輸出端和上述第二電流反射鏡回路的輸入端，并從上述第二電流反射鏡回路的輸出端獲得輸出。
9.如權(quán)利要求4所述的符號分割式多重通訊裝置，其特征為，上述加減法裝置由擴散符號輸出裝置，加法裝置，減法裝置和開關(guān)裝置構(gòu)成；該擴散符號輸出裝置輸出上述擴散符號；該加法裝置基于上述擴散符號輸出裝置的輸出，分別將上述電流延遲裝置的各個輸出與第一或第二電流路徑連接，進行電流相加運算；該減法裝置將上述第二電流路徑的電流從上述第一電流路徑電流中減去；而該開關(guān)裝置，在上述時鐘脈沖斷開的定時中，切斷上述加法裝置和減法裝置的動作。
10.如權(quán)利要求4所述的符號分割式多重通訊裝置，其特征為，上述再現(xiàn)裝置由電流-電壓轉(zhuǎn)換器和解調(diào)器構(gòu)成；該電流-電壓轉(zhuǎn)換器將上述加減法裝置的輸出轉(zhuǎn)換為電壓信號；該解調(diào)器對上述電流、電壓轉(zhuǎn)換器的輸出進行積分，再現(xiàn)發(fā)射信號。
全文摘要
一種符號分割式多重通訊裝置,它具有接收裝置,延遲裝置,開關(guān)裝置,加減法裝置和再現(xiàn)裝置;該接收裝置將電波轉(zhuǎn)換為接收的電氣信號;該延遲裝置可利用時鐘脈沖的定時,依次讀入上述電氣信號;該開關(guān)裝置可在上述時鐘脈沖的OFF定時中,切斷上述延遲裝置的驅(qū)動電流;該加減法裝置可根據(jù)擴散符號,對上述延遲裝置的各個輸出進行加減運算;而該再現(xiàn)裝置可基于上述加減法裝置的輸出,再現(xiàn)發(fā)射信號。
文檔編號H04B1/707GK1191432SQ98100540
公開日1998年8月26日 申請日期1998年2月17日 優(yōu)先權(quán)日1997年2月17日
發(fā)明者坪內(nèi)和夫, 益一哉, 藤田康仁 申請人:坪內(nèi)和夫