專利名稱：具有直接存貯器存取控制器的業(yè)務(wù)交換點(diǎn)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及了具有直接存貯器存取控制器用于在數(shù)據(jù)存儲(chǔ)器和輸入/輸出設(shè)備之間控制數(shù)據(jù)轉(zhuǎn)移的業(yè)務(wù)交換點(diǎn)。
例如，用來處理數(shù)字?jǐn)?shù)據(jù)流的業(yè)務(wù)交換點(diǎn)已用于PCM30系統(tǒng)中。當(dāng)用戶的設(shè)備經(jīng)過一個(gè)稱為DSV2連接線路連接到業(yè)務(wù)交換點(diǎn)時(shí)，可產(chǎn)生每秒2.048兆比的數(shù)據(jù)傳送率。數(shù)據(jù)流被分成連續(xù)的幀，其具有各自32個(gè)時(shí)隙，順序信號(hào)從0到31。每個(gè)時(shí)隙包括八位。時(shí)隙1到15和17到31分別對(duì)應(yīng)一個(gè)話音信道。時(shí)隙0傳送消息和同步比特。時(shí)隙，16傳送信令信道的各個(gè)八個(gè)數(shù)據(jù)比特，信令信道用于傳送交換信息(信令信息)。各個(gè)時(shí)隙16的八個(gè)比特包含兩個(gè)話音信道的交換信息。16個(gè)連續(xù)幀的時(shí)隙16傳送待交換的(IKI50信號(hào))全部30個(gè)話音信道的交換信息。
為了盡可能地交換按每秒2.048兆比特?cái)?shù)據(jù)流的輸入或輸出，至少16個(gè)連續(xù)幀的信號(hào)信道(時(shí)隙6)的數(shù)據(jù)比特需要在數(shù)據(jù)存貯器中緩沖。數(shù)據(jù)存貯器有一個(gè)輸入輸出的數(shù)據(jù)流都可以存放的可預(yù)定的存貯區(qū)。輸入的數(shù)據(jù)流是由輸入設(shè)備從信令信道的數(shù)據(jù)比特接收的，從該輸入設(shè)備信令信道的數(shù)據(jù)比特轉(zhuǎn)移到一個(gè)數(shù)據(jù)總線上的數(shù)據(jù)存貯器。而且，信令數(shù)據(jù)存貯在數(shù)據(jù)存貯器中，意味著輸出數(shù)據(jù)流被轉(zhuǎn)移到數(shù)據(jù)總線上的輸出設(shè)備。
眾所周知，使用直接存儲(chǔ)器存取控制器DMA來控制輸入/輸出設(shè)備和一個(gè)數(shù)據(jù)存貯器之間的數(shù)據(jù)轉(zhuǎn)移，是不會(huì)增加處理器的任務(wù)負(fù)擔(dān)的。在數(shù)據(jù)轉(zhuǎn)移期間，處理器可以執(zhí)行另外的內(nèi)部處理功能。由美國(guó)專利5251303號(hào)可知在數(shù)字計(jì)算機(jī)中連接一個(gè)直接存貯器存取控制器(DMA)用于控制輸入/輸出設(shè)備和一具數(shù)據(jù)存貯器之間的數(shù)據(jù)轉(zhuǎn)移。直接存貯器存取控制器用來產(chǎn)生地址(指針)，用于對(duì)數(shù)據(jù)存貯器的各個(gè)存貯區(qū)進(jìn)行尋址，待轉(zhuǎn)移的數(shù)據(jù)由這里寫入或從這里讀出。
在開始數(shù)據(jù)轉(zhuǎn)移之前，直接存貯器存取控制器被初始化。在初始化時(shí)，一個(gè)作為源地址的地址寄存器和一個(gè)作為目的地址的地址寄存器都置于直接存貯器控制器的各自通道的開始地址，與此同時(shí)，提供數(shù)據(jù)轉(zhuǎn)移的一個(gè)信道的各自方向。源地址尋址數(shù)據(jù)源，目的地址尋址數(shù)據(jù)接收器。而且，在直接存貯器存取控制器初始化時(shí)，在一個(gè)數(shù)據(jù)通信周期內(nèi)，要確認(rèn)待轉(zhuǎn)移的數(shù)據(jù)的字節(jié)數(shù)。一個(gè)數(shù)據(jù)字節(jié)數(shù)轉(zhuǎn)移時(shí)，直接存貯器存取控制器的計(jì)數(shù)器增加或減少。對(duì)應(yīng)于在初始化時(shí)預(yù)定的待轉(zhuǎn)移的數(shù)據(jù)字節(jié)數(shù)，如果增加或減少數(shù)目(及因此，分別計(jì)數(shù))為了繼續(xù)數(shù)據(jù)轉(zhuǎn)移，需要對(duì)直接存貯器存取控制器重新初始化。
如上所述，在以每秒2.048兆比的傳輸率的處理數(shù)據(jù)流的一個(gè)業(yè)務(wù)交換點(diǎn)中，信令信道的連續(xù)時(shí)隙16具有各個(gè)125微秒的寬度，在數(shù)據(jù)存貯器的存貯區(qū)的最后存貯器單元已被讀/寫后，這里的數(shù)據(jù)和信號(hào)、輸入或輸出的數(shù)據(jù)流的時(shí)隙16都分別地進(jìn)行緩沖，直接存貯器存取控制器的初始化在125微秒以內(nèi)完成。直接存貯器存取控制器的初始化是由處理器輔助完成的，處理器的主要任務(wù)是處理數(shù)據(jù)存貯器中的信令的數(shù)據(jù)貯存。在高速數(shù)據(jù)傳輸率的情況下，處理器在這樣短的時(shí)間段內(nèi)完成直接存貯器存取控制器的初始化，就沒有足夠的時(shí)間用來完成另外的任務(wù)，尤其是對(duì)信令數(shù)據(jù)的處理。
因此，本發(fā)明的一個(gè)目的是用簡(jiǎn)單方法但可以得到盡可能高的轉(zhuǎn)移率的數(shù)據(jù)轉(zhuǎn)移，其方法是在由直接存貯器存取控制器的開放段中確定典型的業(yè)務(wù)交換點(diǎn)。
為了達(dá)到這個(gè)目的，直接存貯器存取控制器提供所生成的地址的第一部分，發(fā)生器周期性提供所生成的地址的第二部分。
由直接存貯器存取控制器生成的地址的第一部分確定數(shù)據(jù)存貯器內(nèi)的待尋址的存貯器區(qū)域的相關(guān)位置。地址的第二部分是用待尋址的存貯器區(qū)的單獨(dú)存貯單元來確定，所需要的存貯區(qū)不必要是相鄰的。對(duì)于生成地址的第二部分來說，發(fā)生器的作用像一個(gè)計(jì)數(shù)器，用以取代了直接存貯器存取控制器的計(jì)數(shù)功能。由于發(fā)生器周期性地生成地址的第二部分，即在存貯區(qū)的全部地址已能尋址后，自動(dòng)改變到它的初始狀態(tài)，直接存貯器存取控制器的周期性初始化可以忽略，即初始化僅需一次。
本發(fā)明的一個(gè)實(shí)施例由一個(gè)取決于直接存貯器存取控制器的狀態(tài)的交換設(shè)備組成，在第一次交換狀態(tài)期間，該設(shè)備帶有一個(gè)明確的地址線數(shù)的連接面，其作用是給數(shù)據(jù)存貯器供給地址比特，及包括在一個(gè)處理器內(nèi)的控制單元的輸出的地址數(shù)，在第二個(gè)交換狀態(tài)期間，連接的這些地址線相應(yīng)于生成第二地址部分的發(fā)生器輸出的數(shù)。
在交換設(shè)備的第一個(gè)交換狀態(tài)期間，直接存貯器存取控制器有一個(gè)＂非現(xiàn)役＂狀態(tài)，例如，處理器可通過地址線來存取地址總線，并且執(zhí)行控制功能。在第二個(gè)交換狀態(tài)期間，直接存貯器存取控制器有一個(gè)＂現(xiàn)役＂狀態(tài)?，F(xiàn)在控制器用于在輸入/輸出設(shè)備和數(shù)據(jù)存貯器之間控制數(shù)據(jù)的轉(zhuǎn)移。在這種狀態(tài)下，處理器不能對(duì)這些轉(zhuǎn)移的數(shù)據(jù)的控制功能加載，此時(shí)，可執(zhí)行一些其他功能，例如計(jì)算，但是不能存取地址總線和數(shù)據(jù)總線。交換設(shè)備的操作好像連動(dòng)開關(guān)那樣很容易實(shí)現(xiàn)。它可以這樣進(jìn)行安裝，例如，像芯片上的集成電路一樣。
在本發(fā)明的另一個(gè)實(shí)施例中，在數(shù)據(jù)轉(zhuǎn)移的兩次定向的第一個(gè)的數(shù)據(jù)存貯器和輸入/輸出設(shè)備之間，在數(shù)據(jù)轉(zhuǎn)移期間，發(fā)生器輸出產(chǎn)生的地址比特的一個(gè)確定數(shù)被連接到各自的一個(gè)地址線。在數(shù)據(jù)轉(zhuǎn)移的第二次定向中，發(fā)生器的至少一個(gè)是不連接于一個(gè)地址線的。
用這種方式，數(shù)據(jù)存貯器的不同大小的存貯區(qū)，即具有不同的存貯器單元數(shù)，對(duì)于數(shù)據(jù)轉(zhuǎn)移的兩次定向是可以進(jìn)行尋址的。例如，如果這個(gè)發(fā)生器輸出的數(shù)據(jù)轉(zhuǎn)移的第一次定向所連接的地址線與數(shù)據(jù)轉(zhuǎn)移的第二次定向所連接的地址線相同，兩次使用同樣的可尋址存貯器單元即數(shù)據(jù)轉(zhuǎn)換的第一次定向?qū)ぶ放c數(shù)據(jù)轉(zhuǎn)移的第二次定向?qū)ぶ废嗤?。這是很容易理解的，根據(jù)數(shù)據(jù)轉(zhuǎn)移的方向，象所驅(qū)動(dòng)的連動(dòng)開關(guān)那樣來排列交換設(shè)備的單獨(dú)開關(guān)的其中之一，而不用考慮交換設(shè)備的另一個(gè)單獨(dú)開關(guān)，因此，在數(shù)據(jù)轉(zhuǎn)換的第一次定向中，連接發(fā)生器輸出的其中一個(gè)到一個(gè)地址線。在數(shù)據(jù)轉(zhuǎn)移的第二次定向中，這個(gè)發(fā)生器輸出不連接于地址線，相應(yīng)地類似于交換設(shè)備的第三交換狀態(tài)。數(shù)據(jù)轉(zhuǎn)移的各個(gè)定向特別地具有一個(gè)直接存貯器存貯控制器的獨(dú)立信道。在這種情況下，由直接存貯器存取控制器產(chǎn)生的第一地址部分包含各個(gè)信道的地址比特的一個(gè)不同數(shù)，對(duì)數(shù)據(jù)轉(zhuǎn)移的每次定向來說，地址比特是固定的。
本發(fā)明還涉及了由一個(gè)直接存貯器存取控制器(DMA)組成的電路排列，DMA用于控制數(shù)據(jù)存貯器和另外的功能單元間的數(shù)據(jù)轉(zhuǎn)移。電路排列其特征在于，直接存貯器存取控制器(DMA)具有產(chǎn)生地址的第一部分以及發(fā)生器具有周期性產(chǎn)生該地址的第二部分。
本發(fā)明不限于交換設(shè)備。當(dāng)沒有足夠的時(shí)間用于控制器的初始化時(shí)，通?？赏ㄟ^直接存貯器存取控制器來進(jìn)行數(shù)據(jù)轉(zhuǎn)移。在數(shù)據(jù)存貯器和一個(gè)輸入/輸出設(shè)備間，數(shù)據(jù)轉(zhuǎn)移是很有效的，而且，例如在兩個(gè)數(shù)據(jù)存貯器之間也是很有效的。
本發(fā)明的這些以及其他方面將參考后面所描述實(shí)施例的說明中明顯看出。
如圖示

圖1說明一個(gè)交換設(shè)備，圖2說明在圖1中交換設(shè)備的一個(gè)外圍模塊，圖3說明待處理的一個(gè)數(shù)據(jù)流的幀結(jié)構(gòu)，以及圖4A和圖4B說明用于輸入或輸出數(shù)據(jù)流的信令數(shù)據(jù)的兩個(gè)存貯區(qū)。
圖1說明了具有連接在PCM30數(shù)據(jù)傳輸網(wǎng)絡(luò)中的一個(gè)數(shù)字式交換設(shè)備1。它由一個(gè)中心控制單元2、一個(gè)交換網(wǎng)絡(luò)3和一個(gè)外圍模塊4組成。中心控制單元2用來控制和監(jiān)視交換設(shè)備1的所有功能單元。外圍模塊4經(jīng)過一個(gè)DSV2連接線連接到一個(gè)專用的分支交換器5上，另一方面，也可以連接不同的交換器來替代專用的分支交換器。在數(shù)據(jù)轉(zhuǎn)移的兩次定向操作中，當(dāng)以每秒2.048兆比的速率轉(zhuǎn)移時(shí)，數(shù)據(jù)可以在外圍模塊4和專用分支交換器5之間轉(zhuǎn)移。另外經(jīng)過一些外圍模塊(未示出)可以連接到一些專用分支交換器、用戶終端，而且還可以連接到業(yè)務(wù)交換點(diǎn)1的長(zhǎng)途交換局。在目前情況下，所給出的業(yè)務(wù)交換點(diǎn)1是作為一個(gè)邏輯交換中心。
圖2表明了外圍模塊4的基本結(jié)構(gòu)。由于要接收每秒2.048兆比轉(zhuǎn)移速率的串行數(shù)據(jù)流，它由作為一個(gè)輸入部分的串行-并行變換器6組成。數(shù)據(jù)流被分成通過32個(gè)時(shí)隙TS0至TS31各個(gè)形成的連續(xù)的幀。數(shù)據(jù)流的幀結(jié)構(gòu)如圖3中所示。所說明的幀n是這樣表示的，即由前一個(gè)幀n－1的結(jié)束和下一個(gè)幀n＋1開始處之間所示的。每個(gè)幀的時(shí)隙TS0到TS31包含各自的八個(gè)數(shù)據(jù)比特，即一個(gè)字節(jié)。在各個(gè)幀的一個(gè)時(shí)隙中被指定一個(gè)通訊信道。時(shí)隙TS1至TS15和時(shí)隙TS17至TS31包含30個(gè)話音信道的數(shù)據(jù)比特。時(shí)隙TS0較為個(gè)別，它包含有消息和同步比特。時(shí)隙TS16由被轉(zhuǎn)移的數(shù)字交換信息的指定為信令能道。一個(gè)幀具有至少125微秒的32個(gè)時(shí)隙，因此從兩個(gè)相鄰的幀到歸屬于相同信道(例如，兩個(gè)相鄰的時(shí)隙TS16)的兩個(gè)時(shí)隙是125微秒的間隔。
串行-并行交換器6的輸出邊連接到雙向數(shù)據(jù)總線7的8位數(shù)據(jù)上，該總線有共計(jì)16根數(shù)據(jù)線。如圖2中所示，一個(gè)總線的根數(shù)是由并行轉(zhuǎn)移比(在數(shù)據(jù)總線7上是16比特)的數(shù)來指示的。功能塊8經(jīng)過控制線9供到串行-并行變換器6上，這根控制線9具有頻率為2.048MHz的時(shí)鐘信號(hào)，用于和輸入的數(shù)據(jù)流的單獨(dú)的數(shù)據(jù)比特進(jìn)行同步，功能塊8經(jīng)過具有頻率為8KHz(125微秒的可逆值)的時(shí)鐘信號(hào)的控制線10來和輸入的數(shù)據(jù)流的時(shí)隙TS16進(jìn)行同步。
數(shù)據(jù)總線7還和數(shù)據(jù)存貯器(RAM)11和控制單元12連接著。數(shù)據(jù)總線7的8根數(shù)據(jù)線與串行-并行變換器6連接著，此外還和并行-串行變換器13連接著。這個(gè)并行-串行變換器13把具有8KHz和2.048MHz頻率的時(shí)鐘信號(hào)供給兩根控制線14和15，這兩個(gè)時(shí)鐘信號(hào)分別用來同步時(shí)隙16或同步輸出數(shù)據(jù)流的單獨(dú)數(shù)據(jù)比特。并行-串行變換器13的輸出連接于一個(gè)多路復(fù)用器16，其經(jīng)過控制線14與8KHz時(shí)鐘信號(hào)相連接，并且把時(shí)隙TS16的數(shù)據(jù)比特插入到由時(shí)隙TS0到TS31所形成的輸出數(shù)據(jù)流中。
在目前情況下，控制單元12是由Inter(被Inter稱為微處理器)制造的一個(gè)80C186微控制器。在這種微控制器中，數(shù)據(jù)字長(zhǎng)由16比特組成，它田20比特名址進(jìn)行尋址?？刂茊卧?2還有一個(gè)除處理器(CPU)17之外的直接存貯器存取控制器(DMA)18。功能塊8供給一個(gè)控制信號(hào)DRQ0和一個(gè)控制信號(hào)DRQ1到控制單元12。直接存貯器存取控制器18響應(yīng)這些控制信號(hào)激活?？刂菩盘?hào)DRQ0控制直接存貯器存取控制器18的第一信道，以及控制信號(hào)DRQ1控制直接存貯器存取控制器18的第二信道。兩個(gè)信道獨(dú)立操作。
數(shù)據(jù)存貯器11與由傳輸20比特地址的地址總線相連接以用于尋址，因此20比特地址就有二十根地址線?？刂茊卧?2輸出二十比特地址中的十五比特，現(xiàn)表明的地址位a0，a6，a7，……，a19(一個(gè)地址的第一部分)與地址總線19的十五個(gè)相應(yīng)地址線相連接。最小有效位是a0，最大有效位是a19。地址總線19的剩余五根地址線被連接于交換設(shè)備20的五個(gè)輸出上，交換設(shè)備20排列成由五個(gè)單獨(dú)開關(guān)構(gòu)成的一個(gè)連動(dòng)開關(guān)那樣。這個(gè)連動(dòng)開關(guān)由仍待說明的三個(gè)不同交換狀態(tài)中的控制單元12來控制。
在交換設(shè)備20的第一個(gè)交換狀態(tài)中，直接存貯器存取控制器18是非激活的，處理器17用來輸出一個(gè)名址的全部二十地址比特a0到a19。控制單元12的五個(gè)地址輸出21，其供給著五個(gè)地址比特a1′，……a5′，利用交換設(shè)備20把五個(gè)地址比特交換到地址總線19的五根地址線上。然后保持a1＝a1′，a2＝a2′…，a5＝a5′在交換設(shè)備20的第二個(gè)交換狀態(tài)中，一個(gè)5位的雙計(jì)數(shù)器22(發(fā)生器)的五個(gè)輸出用于產(chǎn)生五個(gè)計(jì)數(shù)器比特a1＂，…，a5＂，其被交換到交換設(shè)備20的五個(gè)輸出上，并因此相應(yīng)地連接到地址總線19的各地址線上。計(jì)數(shù)器22經(jīng)地由功能塊8產(chǎn)生的時(shí)鐘信號(hào)以及控制線10上的8KHz頻率與輸入數(shù)據(jù)流的時(shí)隙TS16同步，結(jié)果由于8個(gè)信令已經(jīng)被轉(zhuǎn)移一次，對(duì)于各個(gè)輸入的時(shí)隙TS 16的計(jì)數(shù)在數(shù)據(jù)存貯器11(第一方向的數(shù)據(jù)轉(zhuǎn)移)中加1。在這個(gè)交換狀態(tài)里，地址比特a1，…，a5(地址的第二部分)等于由計(jì)數(shù)器22產(chǎn)生的地址比特a1＂，…，a5＂。然后保持a1＝a1＂，a2＝a2＂…，a5＝a5＂在這個(gè)交換狀態(tài)中，直接存貯器存取控制器的第一信道是激活的，這個(gè)信道控制著輸入數(shù)據(jù)流的時(shí)隙TS16的數(shù)據(jù)比特的轉(zhuǎn)移，所輸入數(shù)據(jù)流來自串行-并行交換器6(輸入單元)并送入數(shù)據(jù)存貯器11的第一存貯區(qū)內(nèi)，當(dāng)直接存貯器存取控制器指出把一個(gè)寫信號(hào)供給到控制總線(未示出)和一個(gè)寫/讀控制線時(shí)，在地址總線(目的地地址尋址數(shù)據(jù)存貯器11的第一存貯區(qū))可采用目的地地址。在這種情況下，處理器17不給控制單元12的數(shù)據(jù)或地址輸出提供數(shù)據(jù)或地址比特。地址比特a0，a6，a7，…，a19是由激活的直接存貯器存取控制器18的第一信道產(chǎn)生的。這些地址比特是常量。它們?cè)谥苯哟尜A器存取控制器18的僅一次的初始化期間被確定下來，這里，第一信道的目的地地址已進(jìn)行了初始化。在初始化期間，還有要確定直接存貯器存取控制器的第一信道的源地址，因此，串行-并行變換器6的地址不變化。
這時(shí)，直接存貯器存取控制器18的第二信道是激活的，交換設(shè)備20送出一個(gè)第三交換狀態(tài)，對(duì)于輸出數(shù)據(jù)流的時(shí)隙TS16來說，數(shù)據(jù)比特從數(shù)據(jù)存貯器11的第二存貯區(qū)轉(zhuǎn)移至并行-串行交換器13，直接存貯器存取器控制發(fā)出一個(gè)讀信號(hào)給控制總線(未示出)的寫/讀控制線來表示在地址總線上可采用源地址(尋址數(shù)據(jù)存貯器11的第二存貯區(qū))。目前，第二存貯區(qū)僅為第一存貯區(qū)的存貯單元的一半。在這個(gè)交換狀態(tài)下，計(jì)數(shù)器22的五個(gè)輸出中僅有四個(gè)經(jīng)過交換設(shè)備20產(chǎn)生相應(yīng)于地址總線19的多個(gè)地址線的有效通訊路徑。因此，由交換設(shè)備20供給的第一個(gè)四地址的比特應(yīng)是a1＝a1＂，…，a4＝a4＂.
由交換設(shè)備20產(chǎn)生的第五個(gè)地址比特a5不是由計(jì)數(shù)器22生成的，而是由控制單元12輸出的地址，因此所產(chǎn)生的地址比特a5′是由直接存貯器存取控制器18的第二信道產(chǎn)生的。這里a5＝a5′地址比特a0，a6，a7，…，a19類似于第二交換狀態(tài)的情況下，也是由直接存貯器存取控制器18的第二信道產(chǎn)生的。當(dāng)直接存貯器存取控制器18的第二信道被初始化時(shí)，源地址也初始化，地址比特a5同時(shí)被確定下來，并且還是個(gè)常量。當(dāng)?shù)诙诺辣怀跏蓟瘯r(shí)，作為直接存貯器存取控制器18的第二信道的目的地地址附帶著被確定下來，因此，不改變并行-串行變換器13的地址。
根據(jù)以上所描述的交換設(shè)備20的三個(gè)交換狀態(tài)，交換設(shè)備20的外圍模塊4的三個(gè)起動(dòng)狀態(tài)將在下面給予分別介紹。在第一個(gè)起動(dòng)狀態(tài)，其中交換設(shè)備20采用第一交換狀態(tài)，直接存貯器存取控制器18是非激活的。然后，處理器17用于把地址比特a0，a1，…，a19供給到地址總線19。因此，經(jīng)過數(shù)據(jù)總線7借助于處理器17數(shù)據(jù)被轉(zhuǎn)移或接收。在第二或第三起動(dòng)狀態(tài)，其相當(dāng)于交換設(shè)備20的第二或第三個(gè)交換狀態(tài)，直接存貯器存取控制器18是激活的。控制器18或是在數(shù)據(jù)存貯器11(第一方向的數(shù)據(jù)轉(zhuǎn)移)的第一存貯區(qū)中從串行-并行變換器6所接收的周期性發(fā)生的時(shí)隙TS16的數(shù)據(jù)比特寫下來，或是從數(shù)據(jù)存貯器11的第二存貯區(qū)中讀出數(shù)據(jù)比特，在由多路復(fù)用器16(第二方向的數(shù)據(jù)轉(zhuǎn)移)產(chǎn)生的一個(gè)輸出數(shù)據(jù)流的時(shí)隙TS16中，插入這些數(shù)據(jù)，經(jīng)過并行-串行變換器13和多路復(fù)用器16來共同作為一個(gè)輸出單元。在數(shù)據(jù)存貯器11中所寫的時(shí)隙TS16的數(shù)據(jù)比特是由直接存貯器存取控制器18的第一信道來控制的。對(duì)于輸出的時(shí)隙TS16來講，從第二存貯區(qū)讀出的數(shù)據(jù)是受直接存貯器存取控制器18的第二信道的影響的。因此，直接存貯器存取控制器18用于從串行-并行變換器6轉(zhuǎn)移數(shù)據(jù)，進(jìn)行操作后作為一個(gè)輸入單元送至數(shù)據(jù)存貯器11，并且用于從數(shù)據(jù)存貯器11至一個(gè)輸出單元轉(zhuǎn)移數(shù)據(jù)，在目前情況下，是由并行-串行變換器13和多路變用器16形成了一個(gè)輸出單元。
并行-串行變換器13所產(chǎn)生的數(shù)據(jù)比特是由并行-串行變換器13的數(shù)據(jù)總線7的八位數(shù)據(jù)線以并行方式供給的，這些數(shù)據(jù)比特從數(shù)據(jù)存貯器11的第二存貯區(qū)中讀出的，串行數(shù)據(jù)比特是在輸出數(shù)據(jù)流的時(shí)隙TS16中用多路復(fù)用器16插入的。其余的時(shí)隙TS0到TS15和TS17到TS21的數(shù)據(jù)比特被供到交換網(wǎng)絡(luò)3的多路變用器16。
圖4A和圖4B說明了數(shù)據(jù)存貯器11的第一和第二存貯區(qū)。可尋址的存貯器元件能夠存貯由16個(gè)比特組成的數(shù)據(jù)字長(zhǎng)。在本實(shí)施例中，時(shí)隙TS16僅含8比特，它僅占寫入存貯器元件位置的一半。剩余的八個(gè)位置留空，而且可以用于測(cè)試工作或盡可能地用于每秒2.048兆比的數(shù)據(jù)流。事實(shí)上，在圖2所說明的數(shù)據(jù)存貯器11的第一和第二存貯區(qū)存貯元件的位置數(shù)目?jī)H有一半被用上，一方面，串行-并行變換器6的輸出，另一方面，并行-串行變換器13的輸入被連接到數(shù)據(jù)總線7的僅八根數(shù)據(jù)線上。
如圖4A所示，數(shù)據(jù)存貯器11的第一存貯區(qū)包含32存貯單元由地址a0，a1，…，a31進(jìn)行尋址。按下述方式產(chǎn)生ZO比特地址a0到a31，當(dāng)存取直接存貯器存取控制器的第一信道時(shí)，或是從串行-并行變換器6到數(shù)據(jù)存貯器11轉(zhuǎn)移時(shí)隙TS16的信令比特時(shí)由直接存貯器存取控制器18產(chǎn)生固定的地址比特a0，a6，a7，…，a19(一個(gè)地址的第一部分)并且確定數(shù)據(jù)存貯器11中第一存貯區(qū)的相對(duì)位置。地址比特a1到a5(地址的第二部分)是采用計(jì)數(shù)器輸出端的計(jì)數(shù)位a1＂到a5＂。對(duì)于地址a0，計(jì)數(shù)器輸出比特a＂到a5＂都是零。對(duì)于8KHz時(shí)鐘信號(hào)的脈沖是由功能塊8產(chǎn)生的，時(shí)鐘信號(hào)可用在控制線10上，并被供到計(jì)數(shù)器控制輸入，計(jì)數(shù)器22增加它的計(jì)數(shù)，致使在地址A31處，計(jì)數(shù)器輸出比特a1＂到a5＂都等于1。在下一個(gè)脈沖到來時(shí)，計(jì)數(shù)器輸出比特a1＂到a5＂自動(dòng)恢復(fù)到0，結(jié)果使地址a0可再次在地址總線上使用。計(jì)數(shù)器22經(jīng)過8KHz時(shí)鐘信號(hào)與輸入數(shù)據(jù)流的時(shí)隙TS16同步。計(jì)數(shù)器22周期地產(chǎn)生地址比特a1到a5，并且取代了直接存貯器存取控制器18的第一信道的計(jì)數(shù)功能，然后使其僅在待處理的數(shù)據(jù)流開始之前進(jìn)行初始化時(shí)起作用。在第一信道的一個(gè)通訊周期內(nèi)，被轉(zhuǎn)移的數(shù)據(jù)字節(jié)數(shù)目被預(yù)置到″1″。從地址a31返回到地址a0在多數(shù)情況下，發(fā)生在125微秒內(nèi)，即在兩個(gè)連續(xù)的時(shí)隙TS16之間的一個(gè)時(shí)期周期內(nèi)。在這樣非常短的時(shí)間周期內(nèi)，將需要處理器17返回對(duì)直接存貯器存取控制器18進(jìn)行再次初始化，在這些125μs期間內(nèi)，處理器在幫助重新初始化方面能起到作用，但沒有足夠時(shí)間來完成它的原來任務(wù)(特別是正在處理數(shù)據(jù)信令時(shí))。
第一存貯區(qū)具有三十二個(gè)連續(xù)時(shí)隙TS16的數(shù)據(jù)比特貯存能力，這樣，當(dāng)數(shù)據(jù)已經(jīng)存入帶有地址A0到A15的存貯器單元時(shí)，對(duì)于帶有地址A16到A31的存貯單元的數(shù)據(jù)比特可以進(jìn)行另外的處理。當(dāng)數(shù)據(jù)被存入在地址A16到A31的存貯器單元時(shí)，可對(duì)于有地址A0到A15的存貯器單元的數(shù)據(jù)比特進(jìn)行另外的處理。
圖4B說明了第二個(gè)存貯區(qū)，由輸出數(shù)據(jù)流的時(shí)隙TS16讀出(第二方向的數(shù)據(jù)轉(zhuǎn)移)數(shù)據(jù)比特，對(duì)于具有十六個(gè)存貯器單元來講是足夠用了，因?yàn)檫@些數(shù)據(jù)比特直接地插入到輸出數(shù)據(jù)流中，而不做另外的處理。對(duì)于可尋址的十六個(gè)存貯器單元來說，計(jì)數(shù)器比特a5＂(計(jì)數(shù)器比特的最高位)不是由計(jì)數(shù)器22產(chǎn)生的，而是由直接存貯器存取控制器18(第二信道)設(shè)置成的一個(gè)常量值，正像其余的地址比特a0，a6，a7，…，a19。
從圖4A和4B的存貯器單元a0到a31或是a0到a15來看，其僅對(duì)偶地址可進(jìn)行尋址，這是因?yàn)榇尜A器單元由二個(gè)字節(jié)組成，即整個(gè)為十六比特?；谶@個(gè)原因，在直接存貯器存取控制器18存取兩個(gè)信道之一時(shí)，計(jì)數(shù)器22不產(chǎn)生最低比特a0，而是由直接存貯器存取控制器18固定地設(shè)置到零。
權(quán)利要求
1.具有直接存貯器存取控制器(DMA，18)的業(yè)務(wù)交換點(diǎn)，用于控制在數(shù)據(jù)存貯器(11)和輸入/輸出設(shè)備(6，13，16)之間的數(shù)據(jù)轉(zhuǎn)移，其特征在于直接存貯器存取控制器(DMA，18)提供生成地址(a0，…，a19)的第一部分(a0，a6，a7，…，a19)和在于發(fā)生器(22)提供周期性地發(fā)生地址(a0，…a19)的第二部分(a1，…，a5)。
2.按照權(quán)利要求1所述的業(yè)務(wù)交換點(diǎn)，其特征在于取決于直接存貯器存取控制器(DMA，18)狀態(tài)，交換設(shè)備(20)提供在第一交換狀態(tài)期間，用于連接一定數(shù)目地址線的，用來對(duì)應(yīng)于包括處理器(CPU，17)的控制單元(12)的輸出(a1′…，a5′)的數(shù)目供給至數(shù)據(jù)存貯的器地址比特，以及在第二交換狀態(tài)期間，使這些地址線連接到相應(yīng)的發(fā)生器輸出(a1＂，…，a5＂)的數(shù)目以便產(chǎn)生地址的第二部分(a1，…a5)。
3.按照權(quán)利要求1或2所述的業(yè)務(wù)交換點(diǎn)，其特征在于，在數(shù)據(jù)轉(zhuǎn)移的兩個(gè)方向中的一個(gè)中，在數(shù)據(jù)存貯器(11)和輸入/輸出設(shè)備(6，13，16)之間的數(shù)據(jù)轉(zhuǎn)移期間，發(fā)生器輸出(a1＂，…a5＂)所產(chǎn)生的地址比特的一定數(shù)目連接于各自的一個(gè)地址線上，以及還在于在數(shù)據(jù)轉(zhuǎn)移的第二個(gè)方向上這些發(fā)生器輸出(a5＂)的至少一個(gè)不與地址線相連接。
4.組成在數(shù)據(jù)存貯器(11)和另一個(gè)功能單元(6，13)之間控制數(shù)據(jù)轉(zhuǎn)移的直接存貯器存取控制器(DMA，18)的電路安排，其特征在于，直接存貯器存取控制器(DMA，18)，提供產(chǎn)生地址(a0，…a19)的第一部分(a0，a6，a7，…，a19)和在于發(fā)生器(22)提供周期性產(chǎn)生地址(a0，…，a19)的第二部分。
全文摘要
本發(fā)明涉及了具有直接存貯器存取控制器(DMA，18)的業(yè)務(wù)交換點(diǎn)，其用于在數(shù)據(jù)存貯器(11)和輸入/輸出設(shè)備之間控制數(shù)據(jù)轉(zhuǎn)移。這個(gè)申請(qǐng)?zhí)峁┝擞糜诋a(chǎn)生地址第一部分(a0，a6，a7，…a19)的直接存貯器存取控制器(DMA，18)以及用于周期性產(chǎn)生地址的第二部分(a1，…a5)的發(fā)生器(22)。當(dāng)一個(gè)用戶設(shè)備通過DSV
文檔編號(hào)H04Q3/72GK1124426SQ95115008
公開日1996年6月12日 申請(qǐng)日期1995年7月5日 優(yōu)先權(quán)日1994年7月5日
發(fā)明者R·黑默特, C·菲舍爾 申請(qǐng)人:菲利浦電子有限公司