專利名稱：干線節(jié)點交換機的制作方法
技術領域：
本實用新型涉及數(shù)字通信網(wǎng)中的干線節(jié)點交換機，特別適用于聯(lián)接通信網(wǎng)中作各路信息節(jié)點，完成網(wǎng)間信息交換，達到通信網(wǎng)的組網(wǎng)。
目前國內(nèi)數(shù)據(jù)通信網(wǎng)中使用的國產(chǎn)SDS－1型節(jié)點交換機，其設備線路采用中小規(guī)模數(shù)字集成電路制作。因此電路復雜，設備體積大，維護檢修復雜困難，并沒有分組交換功能，使設備擴容增加受到限制。國外挪威進口的TDS200型節(jié)點交換機，其雖然功能比較齊全，但是體積大，價格貴，而且制作信令標準采用歐洲標準，難以滿足我國信令標準使用，達到我國用戶使用要求。
本實用新型的目的在于避免上述背景技術中的不足之處而提供一種適合我國信令標準的干線節(jié)點交換機，并本實用新型采用大規(guī)模集成電路制作，因此具有體積小、性能可靠、維修簡便、功能齊全、成本低廉等特點。
本實用新型的目的是這樣實現(xiàn)的它由線路接口電路1、數(shù)據(jù)交換電路2、中繼信令處理器3、環(huán)路信令處理器4、主處理器5、時鐘定時電路6、分組交換電路7、電源8組成。其中線路接口電路1、數(shù)據(jù)交換電路2各由四路電路構成，各線路接口電路1的入端1、2分別與端口A、B連接、出入端3由數(shù)據(jù)時鐘線分別與數(shù)據(jù)交換電路2的出入端1連接，數(shù)據(jù)交換電路2的各入端2由地址總線并接后再與時鐘定時電路6的出端1連接、各出端3由環(huán)路信令總線(RBUS)并接后再與環(huán)路信令處理器4入端1連接、各出入端4由數(shù)據(jù)總線(DBUS)并接后再與中繼信令處理器3的出端3、環(huán)路信令處理器4的出端3并接、同時還和分組交換電路7的出入端2連接、各出端5由中繼信令總線(TPBUS)并接后再與中繼信令處理器3入端1連接，中繼信令處理器3、環(huán)路信令處理器4、主處理器5、時鐘定時電路6各出入端2由主處理器總線(PBUS)并接后再與分組交換電路7的出入端1連接，電源8的電壓輸出端＋V與各組成電路的電源端連接。
各數(shù)據(jù)交換電路2由數(shù)據(jù)緩沖接收器集成塊9、數(shù)據(jù)發(fā)送器集成塊10、數(shù)據(jù)存儲器集成塊11組成，其中線路接口電路1的兩路數(shù)據(jù)出端3－1、兩路時鐘出端3－2分別與數(shù)據(jù)緩沖接收器集成塊9的1、3腳、2、4腳連接，數(shù)據(jù)緩沖接收器集成塊9的數(shù)據(jù)緩沖5至12腳分別與數(shù)據(jù)存儲器集成塊11的1至8腳連接，數(shù)據(jù)存儲器集成塊11輸出數(shù)據(jù)11至18腳由數(shù)據(jù)總線(DBUS)與數(shù)據(jù)發(fā)送器集成塊10的數(shù)據(jù)交換1至8腳連接、同時還和其它數(shù)據(jù)交換電路2的出入端4、中繼信令處理器3的出端3、環(huán)路信令處理器4的出端3、分組交換電路7的出入端2并接，數(shù)據(jù)緩沖接收器集成塊9的環(huán)路信令15至22腳由環(huán)路信令總線(RBUS)與環(huán)路信令處理器4入端1連接、中繼信令23至30腳由中繼信令總線(TPBUS)與中繼信令處理器3入端1連接、地址碼34至41腳由地址總線與時鐘定時電路6的出端1連接、13、14腳分別與數(shù)據(jù)發(fā)送器集成塊10的10、9腳連接、電源31至33腳與電源8的電壓輸出端＋V連接、42腳接地端，數(shù)據(jù)發(fā)送器集成塊10的輸出時鐘11、13腳分別與線路接口電路1的入端3－4連接、輸出數(shù)據(jù)12、14腳分別與線路接口電路1的入端3－3連接、電源17至19腳與電源8的電壓輸出端＋V連接、15、16腳與地端連接，數(shù)據(jù)存儲器集成塊11的10腳與電源8的電壓輸出端＋V連接、9腳與地端連接。
本實用新型相比背景技術有如下優(yōu)點1.本實用新型信令標準采用國標制作，能滿足我國用戶使用要求，并具有分組交換功能及1024／512／256kb／s速度變換，功能齊全，便于推廣應用。
2.本實用新型采用了大規(guī)模數(shù)字集成電路制作，因此設備性能可靠、體積小、整機結構嚴密，使用操作維修方便。
3.本實用新型采用大規(guī)模集成化程度高和多層印制板工藝結構，因此提高了產(chǎn)品的一致性和可靠性，便于批量生產(chǎn)和應用。
以下結合附圖和實施例對本實用新型作進一步詳細描述。


圖1是本實用新型原理方框圖。
圖2是本實用新型數(shù)據(jù)交換電路2的電原理圖。
參照圖1、圖2，本實用新型由線路接口電路1、數(shù)據(jù)交換電路2、中繼信令處理器3、環(huán)路信令處理器4、主處理器5、時鐘定時電路6、分組交換電路7、電源8組成。其中線路接口電路1、數(shù)據(jù)交換電路2各由四路電路構成，每路線路接口電路1有兩個干線接口端口A、B與其的入端1、2連接，因此本實用新型具有8個干線接口端口，大大提高了設備節(jié)點交換能力，其端口作用接收外部輸入的數(shù)據(jù)信號(AMI)和時鐘信號(NRI)，線路接口電路1將輸入接收輸入的數(shù)據(jù)信號和時鐘信號變換成二進制的數(shù)據(jù)和時鐘編碼信號，通過其輸出端3－1、3－2分別與數(shù)據(jù)交換電路2中數(shù)據(jù)緩沖接收器集成塊9的1至4腳連接，同時線路接口電路1還將數(shù)據(jù)交換電路2中返回的二進制數(shù)據(jù)和時鐘信號進行編碼，變換成平衡的數(shù)據(jù)信號(AMI)和時鐘信號(NRE)由端口A、B發(fā)送出去。同時線路接口電路1還實現(xiàn)1024／512／256kb／s速率變換，提高了設備的節(jié)點交換能力。本實用新型線路接口電路1實施例采用中國人民解放軍6904廠生產(chǎn)的標準接口電路制作。
本實用新型各數(shù)據(jù)交換電路2由數(shù)據(jù)緩沖接收器集成塊9、數(shù)據(jù)發(fā)送器集成塊10、數(shù)據(jù)存儲器集成塊11組成，數(shù)據(jù)交換電路2的作用是把線路接口電路1輸入的數(shù)據(jù)和時鐘信號完成幀定位、速率緩沖、中繼信令提取、環(huán)路信令提取、數(shù)據(jù)交換功能。線路接口電路1的兩路數(shù)據(jù)出端3－1、兩路時鐘出端3－2分別與數(shù)據(jù)緩沖接收器集成塊9的1、3腳、2、4腳連接。數(shù)據(jù)緩沖接收器集成塊9的數(shù)據(jù)緩沖5至12腳分別與數(shù)據(jù)存儲器集成塊11的1至8腳連接。數(shù)據(jù)存儲器集成塊11作用實現(xiàn)數(shù)據(jù)暫存，其輸出數(shù)據(jù)11至18腳由數(shù)據(jù)總線(DBUS)與數(shù)據(jù)發(fā)送器集成塊10的數(shù)據(jù)交換1至8腳連接、同時此數(shù)據(jù)總線還與其它數(shù)據(jù)交換電路2的出入端4、中繼信令處理器3的出端3、環(huán)路信令處理器4的出端3、分組交換電路7的出入端2并接，完成本實用新型數(shù)據(jù)交換功能。數(shù)據(jù)緩沖接收器集成塊9提取的環(huán)路信令，由其環(huán)路信令15至22腳經(jīng)環(huán)路信令總線(DBUS)與環(huán)路信令處理器4入端1連接，環(huán)路信令處理器4其作用把入端1輸入的環(huán)路信令進行信令識別、信令存儲后經(jīng)其出入端2由主處理器總線(PBUS)輸入到主處理器5出入端2，由主處理器5返回的環(huán)路信令再從其出入端2輸出進行存儲，存儲后再從其出端3的數(shù)據(jù)總線(DBUS)輸出至數(shù)據(jù)交換電路2出入端4把信令發(fā)送輸出。
數(shù)據(jù)緩沖接收器集成塊9提取的中繼信令由其中繼信令23至30腳，經(jīng)中繼信令總線(TPBUS)與中繼信令處理器3入端1連接，中繼信令處理器3其作用把入端1輸入的中繼信令進行傳輸規(guī)程控制、信號解碼后經(jīng)其出入端2由主處理器總線(PBUS)輸入到主處理器5出入端2，由主處理器5返回的中繼信令再從其出入端2輸入并進行編碼，經(jīng)編碼后再從其出端3的數(shù)據(jù)總線(DBUS)輸出至數(shù)據(jù)交換電路2出入端4把信令復接及發(fā)送。
數(shù)據(jù)緩沖接收器集成塊9的地址碼34至41腳經(jīng)地址總線與時鐘定時電路6的出端1連接，時鐘定時電路6其作用是完成時序定時和變換控制功能，并且其出入端2由主處理器總線(PBUS)與主處理器5的出入端2、分組交換電路7的入端1并接，時鐘定時電路6出入端2接收主處理器5的時序控制信號，并向主處理器5輸出告警信號，完成本實用新型的定時和交換控制功能。
分組交換電路7的作用由其出入端2接收數(shù)據(jù)總線(DBUS)送來的數(shù)據(jù)信號，進行存儲和處理，輸出控制信號并由其出入端1送主處理器5，同時出入端1還接收主處理器5的發(fā)出的控制信號，再將分組交換電路7的交換數(shù)據(jù)由出入端2經(jīng)數(shù)據(jù)總線(DBUS)發(fā)送出去。
主處理器5其作用完成中繼信令處理結果輸入中繼信令處理器3出入端2、環(huán)路信令處理結果輸入環(huán)路信令處理器4出入端2、交換地址碼輸入時鐘定時電路6出入端2、分組交換處理結果輸入分組交換電路7出入端1，達到告警及控制的輸入輸出。
數(shù)據(jù)交換電路2中的數(shù)據(jù)發(fā)送器集成塊10數(shù)據(jù)交換1至8腳接收輸入的中繼信令、環(huán)路信令、分組交換數(shù)據(jù)、及從其它數(shù)據(jù)交換電路2中輸入的交換數(shù)據(jù)，數(shù)據(jù)發(fā)送器集成塊10作用是把輸入的各種信令和數(shù)據(jù)完成并／串變換、復接、存儲和幀同步碼產(chǎn)生，其12、14腳與線路接口電路1入端3－3連接，輸出數(shù)據(jù)到線路接口電路1，11、13腳與線路接口電路1入端3－4連接，輸出時鐘到線路接口電路1，完成整個設備的數(shù)據(jù)交換功能。數(shù)據(jù)緩沖接收器集成塊9的13、14腳分別與數(shù)據(jù)發(fā)送器集成塊10的10、9腳連接，其作用完成他們之間的控制和時鐘。
數(shù)據(jù)緩沖接收器集成塊9的31至33腳與電源8電壓輸出端＋V連接、42腳接地端，實施例采用自制BU2型大規(guī)模數(shù)字集成電路制作。數(shù)據(jù)發(fā)送器集成塊10的17至19腳與電源8電壓輸出端＋V連接、15、16腳接地端，實施例采用自制BU3型大規(guī)模數(shù)字集成電路制作。數(shù)據(jù)存儲器集成塊11的10腳與電源8電壓輸出端＋V連接、9腳接地端，實施例采用市售2125型RAM存儲電路制作。
電源8其作用供給各部件工作電壓，實施例采用自制通用直流電源線路制作而成，輸出＋V電壓為＋5V，同時也可輸出±12V、＋24V電壓，提供電路使用。本實用新型中繼信令處理器3、環(huán)路信令處理器4、主處理器5、時鐘定時電路6、分組交換電路7實施例均采用挪威進口的TDS202型節(jié)點交換機中相應電路制作而成。
本實用新型簡要工作原理如下遠端的信號與時鐘由端口A、B以平衡方式輸入線路接口電路1，進行碼型變換、阻抗變換及信號極性變換，按二進制數(shù)據(jù)和時鐘，并以512kb／s的速度串行輸入數(shù)據(jù)交換電路2，在數(shù)據(jù)交換電路2中完成幀同步、數(shù)據(jù)緩沖、信令提取、數(shù)據(jù)交換和端口速率轉換，提取的中繼信令經(jīng)中繼信令總線(TPBUS)送中繼信令處理器3、提取的環(huán)路信令經(jīng)環(huán)路信令總線(RBUS)送環(huán)路信令處理器4、交換數(shù)據(jù)經(jīng)數(shù)據(jù)總線(DBUS)輸出，同時中繼和環(huán)路信令經(jīng)其處理器予處理的信令通過主處理器總線(PBUS)輸入主處理器5，主處理器5根據(jù)輸入的信令信息完成話路接續(xù)及信令的收發(fā)。分組交換電路7由主處理器5控制可提供12路16kb／s速率分組交換功能，通過數(shù)據(jù)交換電路2數(shù)據(jù)交換提供16kb／s話路通路，完成數(shù)據(jù)交換功能。
本實用新型安裝結構如下把本實用新型附圖1、附圖2中的所有電路按圖1、圖2的連接線路分別安裝在28塊印刷電路印制板上，每板印制板的尺寸長為200毫米、寬為100毫米，28塊印制板分二層結構排列安裝在長×寬×高為300×420×230毫米的機箱內(nèi)，機箱也可采用標準通用機箱制作，在機箱的后面板上安裝電源輸入插座，在機箱的前面板上安裝8個端口A、B的電纜插座及工作指示燈，電纜插座采用市售19芯的Y150EX－1419型電纜插座安裝，組裝成本實用新型。
權利要求1.一種由線路接口電路(1)、中繼信令處理器(3)、環(huán)路信令處理器(4)、主處理器(5)、時鐘定時電路(6)、分組交換電路(7)、電源(8)組成的干線節(jié)點交換機，其特征在于還有數(shù)據(jù)交換電路(2)組成，其中線路接口電路(1)、數(shù)據(jù)交換電路(2)各由四路電路構成，各線路接口電路(1)的入端1、2分別與端口A、B連接、出入端3由數(shù)據(jù)時鐘線分別與數(shù)據(jù)交換電路(2)的出入端1連接，數(shù)據(jù)交換電路(2)的各入端2由地址總線并接后再與時鐘定時電路(6)的出端1連接、各出端3由環(huán)路信令總線(RBUS)并接后再與環(huán)路信令處理器(4)入端1連接、各出入端4由數(shù)據(jù)總線(DBUS)并接后再與中繼信令處理器(3)的出端3、環(huán)路信令處理器(4)的出端3并接、同時還和分組交換電路(7)的出入端2連接、各出端5由中繼信令總線(TPBUS)并接后再與中繼信令處理器(3)入端1連接，中繼信令處理器(3)、環(huán)路信令處理器(4)、主處理器(5)，時鐘定時電路(6)各出入端2由主處理器總線(PBUS)并接后再與分組交換電路(7)的出入端1連接，電源(8)的電壓輸出端+V與各組成電路的電源端連接。
2.根據(jù)權利要求1所述的干線節(jié)點交換機，其特征在于各數(shù)據(jù)交換電路(2)由數(shù)據(jù)緩沖接收器集成塊(9)、數(shù)據(jù)發(fā)送器集成塊(10)、數(shù)據(jù)存儲器集成塊(11)組成，其中線路接口電路(1)的兩路數(shù)據(jù)出端3－1、兩路時鐘出端3－2分別與數(shù)據(jù)緩沖接收器集成塊(9)的1、3腳、2、4腳連接，數(shù)據(jù)緩沖接收器集成塊(9)的數(shù)據(jù)緩沖5至12腳分別與數(shù)據(jù)存儲器集成塊(11)的1至8腳連接，數(shù)據(jù)存儲器集成塊(11)輸出數(shù)據(jù)11至18腳由數(shù)據(jù)總線(DBUS)與數(shù)據(jù)發(fā)送器集成塊(10)的數(shù)據(jù)交換1至8腳連接、同時還和其它數(shù)據(jù)交換電路(2)的出入端4、中繼信令處理器(3)的出端3、環(huán)路信令處理器(4)的出端3、分組交換電路(7)的出入端2并接，數(shù)據(jù)緩沖接收器集成塊(9)的環(huán)路信令15至22腳由環(huán)路信令總線(RBUS)與環(huán)路信令處理器(4)入端1連接、中繼信令23至30腳由中繼信令總線(TPBUS)與中繼信令處理器(3)入端1連接、地址碼34至41腳由地址總線與時鐘定時電路(6)的出端1連接、13、14腳分別與數(shù)據(jù)發(fā)送器集成塊(10)的10、9腳連接、電源31至33腳與電源(8)的電壓輸出端＋V連接、42腳接地端，數(shù)據(jù)發(fā)送器集成塊(10)的輸出時鐘11、13腳分別與線路接口電路(1)的入端3－4連接、輸出數(shù)據(jù)12、14腳分別與線路接口電路1的入端3－3連接、電源17至19腳與電源(8)的電壓輸出端＋V連接、15、16腳與地端連接，數(shù)據(jù)存儲器集成塊(11)的10腳與電源(8)的電壓輸出端＋V連接、9腳與地端連接。
專利摘要本實用新型公開了一種干線節(jié)點交換機，它由線路接口電路、中繼信令環(huán)路信令處理器、主處理器、時鐘定時電路、數(shù)據(jù)交換電路、分組交換電路、電源等部件組成，本實用新型采用國標和大規(guī)模專用集成電路設計制作，具有功能齊全、性能可靠、體積小，使用維修方便，成本低廉等特點，便于批量生產(chǎn)和普及推廣應用，是網(wǎng)間通信、組網(wǎng)通信等理想節(jié)點交換通信設備。
文檔編號H04Q3/58GK2203809SQ9421430
公開日1995年7月19日 申請日期1994年6月18日 優(yōu)先權日1994年6月18日
發(fā)明者蘇自旺 申請人:電子工業(yè)部第五十四研究所