本實(shí)用新型涉及屏幕拼接控制器技術(shù)領(lǐng)域，特別涉及一種多視頻信號(hào)輸入板卡、拼接控制器及顯示設(shè)備。

背景技術(shù)：

現(xiàn)有拼接處理器如圖1所示，包括輸入板、輸出板、以及矩陣底板，輸入板功能為將不同標(biāo)準(zhǔn)的視頻信號(hào)，通過一定轉(zhuǎn)換輸出至矩陣板，以適應(yīng)切換需求。輸入板包含的種類很多，針對(duì)不同標(biāo)準(zhǔn)的輸入視頻信號(hào)，都會(huì)有對(duì)應(yīng)的輸入板。比如，AV視頻輸入板、VGA視頻輸入板、SDI視頻輸入板，DVI視頻輸入板，HDMI視頻輸入板等。輸入板卡的種類繁多，以及不同輸入信號(hào)的市場(chǎng)需求不一致，使得不同輸入板在量產(chǎn)后有不同的庫存壓力，造成生產(chǎn)成本增加與資源浪費(fèi)。

因而現(xiàn)有技術(shù)還有待改進(jìn)和提高。

技術(shù)實(shí)現(xiàn)要素：

鑒于上述現(xiàn)有技術(shù)的不足之處，本實(shí)用新型的目的在于提供一種多視頻信號(hào)輸入板卡、拼接控制器及顯示設(shè)備，以解決目前輸入板種類繁多、庫存以及資源浪費(fèi)的問題，可以兼容輸入各種標(biāo)準(zhǔn)與分辨率的視頻信號(hào)，能滿足所有的應(yīng)用需求，且靈活架構(gòu)使其擴(kuò)展性增強(qiáng)。

為了達(dá)到上述目的，本實(shí)用新型采取了以下技術(shù)方案：

一種多視頻信號(hào)輸入板卡，其包括輸入核心板和若干個(gè)輸入子板，不同標(biāo)準(zhǔn)的視頻信號(hào)經(jīng)對(duì)應(yīng)的輸入子板進(jìn)行解碼處理后轉(zhuǎn)換為預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)輸出至輸入核心板，由輸入核心板對(duì)所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)進(jìn)行信號(hào)處理后輸出串行視頻數(shù)據(jù)。

所述的多視頻信號(hào)輸入板卡中，各個(gè)輸入子板包括視頻輸入接口、解碼器和視頻輸出接口；不同標(biāo)準(zhǔn)的視頻信號(hào)經(jīng)對(duì)應(yīng)的視頻接口輸入至相應(yīng)的解碼器，由解碼器將不同標(biāo)準(zhǔn)的視頻信號(hào)轉(zhuǎn)換為預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)，通過視頻輸出接口將所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)輸出至輸入核心板。

所述的多視頻信號(hào)輸入板卡中，所述輸入核心板包括FPGA、存儲(chǔ)器和串行接口，由FPGA采集所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)，并對(duì)所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)進(jìn)行兼容轉(zhuǎn)換處理后寫入緩存至存儲(chǔ)器；FPGA的輸出端讀取存儲(chǔ)器中的預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)，并對(duì)其進(jìn)行編碼處理后通過串行接口輸出串行視頻數(shù)據(jù)。

所述的多視頻信號(hào)輸入板卡中，所述輸入子板與輸入核心板通過I2C總線連接，所述輸入核心板還包括MCU，由MCU識(shí)別各個(gè)輸入子板的標(biāo)識(shí)號(hào)后通過I2C總線輸出相應(yīng)的配置信息至各個(gè)輸入子板。

所述的多視頻信號(hào)輸入板卡中，所述視頻輸出接口為TTL接口。

所述的多視頻信號(hào)輸入板卡中，所述存儲(chǔ)器為DDR3-SDRAM。

所述的多視頻信號(hào)輸入板卡中，所述MCU的型號(hào)為STM32。

一種拼接控制器，包括矩陣底板和輸出板卡，其還包括如上所述的多視頻信號(hào)輸入板卡，所述多視頻信號(hào)輸入板卡、矩陣底板和輸出板卡依次電連接。

一種顯示設(shè)備，其包括如上所述的拼接控制器。

所述的顯示設(shè)備中，所述顯示設(shè)備包括安防監(jiān)控顯示設(shè)備和/或娛樂視聽顯示設(shè)備。

相較于現(xiàn)有技術(shù)，本實(shí)用新型提供的多視頻信號(hào)輸入板卡、拼接控制器及顯示設(shè)備中，所述多視頻信號(hào)輸入板卡包括輸入核心板和若干個(gè)輸入子板，不同標(biāo)準(zhǔn)的視頻信號(hào)經(jīng)對(duì)應(yīng)的輸入子板進(jìn)行解碼處理后轉(zhuǎn)換為預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)輸出至輸入核心板，由輸入核心板對(duì)所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)進(jìn)行信號(hào)處理后輸出串行視頻數(shù)據(jù)，可解決目前輸入板種類繁多、庫存以及資源浪費(fèi)的問題，能兼容輸入各種標(biāo)準(zhǔn)與分辨率的視頻信號(hào)，能滿足所有的應(yīng)用需求，且靈活架構(gòu)使其擴(kuò)展性增強(qiáng)。

附圖說明

圖1為現(xiàn)有技術(shù)中拼接控制器的接口框圖；

圖2為本實(shí)用新型提供的多視頻信號(hào)輸入板卡的硬件結(jié)構(gòu)示意圖；

圖3為本實(shí)用新型提供的應(yīng)用實(shí)施例中輸入子板的視頻輸入接口的電路圖；

圖4為本實(shí)用新型提供的應(yīng)用實(shí)施例中輸入子板的解碼器的電路圖；

圖5為本實(shí)用新型提供的多視頻信號(hào)輸入板卡應(yīng)用實(shí)施例中FPGA信號(hào)處理流程圖；

圖6為本實(shí)用新型提供的拼接控制器的結(jié)構(gòu)框圖。

具體實(shí)施方式

本實(shí)用新型提供一種多視頻信號(hào)輸入板卡、拼接控制器及顯示設(shè)備，解決了目前輸入板種類繁多、庫存以及資源浪費(fèi)的問題，可以兼容輸入各種標(biāo)準(zhǔn)與分辨率的視頻信號(hào)，能滿足所有的應(yīng)用需求，且靈活架構(gòu)使其擴(kuò)展性增強(qiáng)。

為使本實(shí)用新型的目的、技術(shù)方案及效果更加清楚、明確，以下參照附圖并舉實(shí)施例對(duì)本實(shí)用新型進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。

請(qǐng)參閱圖2，本實(shí)用新型提供的多視頻信號(hào)輸入板卡300包括輸入核心板10和若干個(gè)輸入子板20，所述若干個(gè)輸入子板20均連接輸入核心板10，在進(jìn)行視頻信號(hào)傳輸時(shí)，不同標(biāo)準(zhǔn)的視頻信號(hào)經(jīng)對(duì)應(yīng)的輸入子板20進(jìn)行解碼處理后轉(zhuǎn)換為預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)輸出至輸入核心板10，由輸入核心板10對(duì)所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)進(jìn)行信號(hào)處理后輸出串行視頻數(shù)據(jù)。

具體來說，外部輸入的不同標(biāo)準(zhǔn)的視頻信號(hào)可以為所有主流的視頻標(biāo)準(zhǔn)輸入，例如AV視頻信號(hào)，YPBPR視頻信號(hào)，VGA視頻信號(hào)，SDI視頻信號(hào)，DVI視頻信號(hào)，HDMI視頻信號(hào)，DP視頻信號(hào)，網(wǎng)絡(luò)IP視頻信號(hào)，4K*2K視頻信號(hào)等，不同標(biāo)準(zhǔn)的視頻信號(hào)對(duì)應(yīng)輸入至各個(gè)輸入子板20，由各個(gè)輸入子板20對(duì)其進(jìn)行解碼處理后轉(zhuǎn)換為統(tǒng)一標(biāo)準(zhǔn)的預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)后再輸出至輸入核心板10，本實(shí)施例中，所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)為標(biāo)準(zhǔn)并行視頻數(shù)據(jù)，具體來說，所述標(biāo)準(zhǔn)并行視頻數(shù)據(jù)信號(hào)包含Clock、VS、HS和Data信號(hào)，其中Data信號(hào)為并行像素?cái)?shù)據(jù)信號(hào)，包括紅、綠、藍(lán)各個(gè)分量值，例如標(biāo)準(zhǔn)BT.656并行數(shù)據(jù)等等，之后由輸入核心板10對(duì)所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)進(jìn)行統(tǒng)一的信號(hào)處理后輸出高速串行數(shù)據(jù)至后續(xù)處理。本實(shí)用新型可以通過不同的輸入子卡兼容所有的視頻信號(hào)接入，大大增加了輸入板卡的靈活度。

具體地，各個(gè)輸入子板20包括視頻輸入接口21、解碼器22和視頻輸出接口23，所述視頻輸入接口21、解碼器22和視頻輸出接口23依次連接，信號(hào)輸入時(shí)，不同標(biāo)準(zhǔn)的視頻信號(hào)經(jīng)對(duì)應(yīng)的視頻接口輸入至相應(yīng)的解碼器22，由解碼器22將不同標(biāo)準(zhǔn)的視頻信號(hào)轉(zhuǎn)換為預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)，即每一種標(biāo)準(zhǔn)的視頻信號(hào)均對(duì)應(yīng)有配套設(shè)置的視頻輸入接口21和解碼器22，作為該視頻信號(hào)的輸入子卡，當(dāng)需要新增視頻輸入信號(hào)時(shí)，只需更換成本極低的輸入子卡即可，減輕了批量生產(chǎn)造成的庫存與資源浪費(fèi)問題，經(jīng)對(duì)應(yīng)的解碼器22進(jìn)行轉(zhuǎn)換后，通過視頻輸出接口23將所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)輸出至輸入核心板10。本實(shí)施例中，所述視頻輸出接口23為TTL接口，TTL標(biāo)準(zhǔn)數(shù)字視頻接口包括時(shí)鐘信號(hào)、控制信號(hào)（行、場(chǎng)同步信號(hào)、DE信號(hào)）以及24bit的RGB并行數(shù)據(jù)信號(hào)，通過TTL標(biāo)準(zhǔn)數(shù)字視頻接口，實(shí)現(xiàn)兼容所有的主流視頻標(biāo)準(zhǔn)輸入，使輸入板卡的架構(gòu)更加靈活。

進(jìn)一步地，所述輸入核心板10包括FPGA11、存儲(chǔ)器12和串行接口（圖中未示出），所述FPGA11連接所述視頻輸出接口23、存儲(chǔ)器12和串行接口，由FPGA11采集所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)，并對(duì)所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)進(jìn)行兼容轉(zhuǎn)換處理后寫入緩存至存儲(chǔ)器12；FPGA11的輸出端讀取存儲(chǔ)器12中的預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)，并對(duì)其進(jìn)行編碼處理后通過串行接口輸出串行視頻數(shù)據(jù)。本實(shí)施例中，所述存儲(chǔ)器12為DDR3-SDRAM。

即各種不同標(biāo)準(zhǔn)的視頻信號(hào)經(jīng)對(duì)應(yīng)的輸入子卡進(jìn)行轉(zhuǎn)換后得到預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)，通過視頻輸出接口23將所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)傳輸至輸入核心板10，輸入核心板10上設(shè)置的FPGA11將采集所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)，并對(duì)其進(jìn)行兼容轉(zhuǎn)換處理后寫入緩存至存儲(chǔ)器12，通過存儲(chǔ)器12的外部緩沖，實(shí)現(xiàn)幀率轉(zhuǎn)換和去隔行處理，之后FPGA11的輸出端將讀取存儲(chǔ)器12中的預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)，并對(duì)其進(jìn)行編碼處理，具體為通過自定義協(xié)議編碼成統(tǒng)一格式的視頻并成幀，之后將編碼處理后的數(shù)據(jù)通過Serdes高速串行發(fā)送出去，后續(xù)的傳輸和接收均通過自定義協(xié)議靈活實(shí)現(xiàn)，可支持任意分辨率和幀率的視頻傳輸處理，滿足所有的應(yīng)用需求，提高輸入板卡的適用范圍。

優(yōu)選地，本實(shí)用新型中，每個(gè)輸入子板20均設(shè)置有不同的標(biāo)識(shí)號(hào)，所述輸入子板20與輸入核心板10通過I2C總線連接，所述輸入核心板10還包括MCU13，其與輸入子板20和FPGA11連接，通過MCU13識(shí)別不同輸入子板20的標(biāo)識(shí)號(hào)，并通過I2C總線輸出相應(yīng)的配置信息至各個(gè)輸入子板20，以保證輸入子板20的正常工作，而FPGA11則根據(jù)不同的標(biāo)識(shí)號(hào)識(shí)別不同標(biāo)準(zhǔn)的視頻信號(hào)，并通過軟件編程對(duì)TTL接口傳輸?shù)念A(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)按像素進(jìn)行正確采集，以便后續(xù)的信號(hào)處理。本實(shí)施例中，采用型號(hào)為STM32的MCU13。

具體實(shí)施時(shí)，請(qǐng)參閱圖3和圖4，以HDMI視頻信號(hào)為應(yīng)用實(shí)施例具體介紹輸入子板20的電路結(jié)構(gòu)，所述輸入子板20中的視頻輸入接口21包括至少一個(gè)HDMI接口J1，所述解碼器22采用型號(hào)為ADV7611的解碼芯片U1，所述視頻輸出接口23為TTL數(shù)字視頻接口（圖中未示出），所述HDMI接口J1通過解碼芯片U1連接TTL數(shù)字視頻接口，HDMI視頻信號(hào)通過至少一個(gè)HDMI接口J1接入到輸入子板20中，之后傳輸至解碼芯片U1，經(jīng)解碼芯片U1解碼后輸出TTL接口信號(hào)至TTL數(shù)字視頻接口，所述TTL數(shù)字視頻接口與輸入核心板10對(duì)接，通過HDMI接口J1、解碼芯片U1和TTL標(biāo)準(zhǔn)數(shù)字視頻接口，實(shí)現(xiàn)兼容HDMI視頻信號(hào)的輸入，當(dāng)然在其他實(shí)施例中，可為其他標(biāo)準(zhǔn)的輸入信號(hào)選取其對(duì)應(yīng)型號(hào)的解碼芯片U1，本實(shí)用新型對(duì)此不作限定，從而實(shí)現(xiàn)多種視頻信號(hào)兼容輸入，使輸入板卡的架構(gòu)更加靈活。

具體地，所述輸入子板20還包括第一電阻R1、第二電阻R2、第一瞬態(tài)抑制二極管D1、第二瞬態(tài)抑制二極管D2、第三瞬態(tài)抑制二極管D3、第一電容C1、第二電容C2和晶振X1。所述HDMI接口J1的第1腳連接解碼芯片U1的RX2+端，所述HDMI接口J1的第3腳連接解碼芯片U1的第RX2-端，所述HDMI接口J1的第4腳連接解碼芯片U1的第RX1+端，所述HDMI接口J1的第6腳連接解碼芯片U1的第RX1-端，所述HDMI接口J1的第7腳連接解碼芯片U1的第RX0+端，所述HDMI接口J1的第9腳連接解碼芯片U1的第RX0-端，所述HDMI接口J1的第10腳連接解碼芯片U1的第RXC+端，所述HDMI接口J1的第12腳連接解碼芯片U1的第RXC-端，所述HDMI接口J1的第15腳連接第二瞬態(tài)抑制二極管D2的一端和解碼芯片U1的DDCASCL端，所述HDMI接口J1的第16腳連接第三瞬態(tài)抑制二極管D3的一端和解碼芯片U1的DDCASDA端，所述HDMI接口J1的第18腳連接解碼芯片U1的RX_5V端、還通過第一電阻R1連接解碼芯片U1的HPA端、HDMI接口J1的第19腳和第一瞬態(tài)抑制二極管D1的一端；所述第一瞬態(tài)抑制二極管D1的另一端、第二瞬態(tài)抑制二極管D2的另一端和第三瞬態(tài)抑制二極管D3的另一端均接地，通過設(shè)置瞬態(tài)抑制二極管能在產(chǎn)生瞬間浪涌時(shí)將兩級(jí)的電壓箝位于一預(yù)定值，能有效保護(hù)線路中的電子元件不受損，提高電路安全性。本實(shí)施例中，所述HDMI接口J1為A Type型HDMI接口J1。

進(jìn)一步地，所述解碼芯片U1的XTALP端連接第二電阻R2的一端、晶振X1的一端和第一電容C1的一端，所述解碼芯片U1的XTALN端連接第二電阻R2的另一端、晶振X1的另一端、和第二電容C2的一端，所述第一電容C1的另一端和第二電容C2的另一端均接地，為解碼芯片U1提供所需的時(shí)鐘信號(hào)。所述解碼芯片U1的P0端至P23端均連接后級(jí)TTL數(shù)字視頻接口，將解碼后的視頻信號(hào)輸出至TTL數(shù)字視頻接口，通過TTL數(shù)字視頻接口與輸入核心板10對(duì)接，進(jìn)行后續(xù)的數(shù)字視頻數(shù)據(jù)處理。

以下結(jié)合圖2和圖5，對(duì)本實(shí)用新型中，輸入至輸入核心板10中的數(shù)字視頻數(shù)據(jù)處理過程進(jìn)行介紹：

1、FPGA11通過標(biāo)準(zhǔn)TTL數(shù)字視頻接口采集視頻幀；2、根據(jù)不同的輸入標(biāo)準(zhǔn)（每個(gè)輸入子板20有對(duì)應(yīng)ID號(hào)），接口兼容模塊將調(diào)整數(shù)據(jù)線序并適當(dāng)取舍，以使視頻數(shù)據(jù)正確采集并兼容；3、視頻轉(zhuǎn)換模塊實(shí)現(xiàn)YUV與RGB顏色空間等的轉(zhuǎn)換處理，將前端視頻流統(tǒng)一標(biāo)準(zhǔn)以RGB格式處理；4、幀率轉(zhuǎn)換與去隔行模塊實(shí)現(xiàn)DDR3-SDRAM的讀寫操作，借助DDR3-SDRAM外部緩沖，實(shí)現(xiàn)幀率轉(zhuǎn)換與去隔行處理；5、視頻編碼模塊將讀出的視頻數(shù)據(jù)編碼成自定義協(xié)議，并適應(yīng)視頻行、場(chǎng)的間隔需要并成幀；6、串行發(fā)送模塊將編碼后的控制流與數(shù)據(jù)流通過Serdes高速串行發(fā)送出去，后續(xù)視頻傳輸與接收均通過自定義協(xié)議靈活實(shí)現(xiàn)，可以支持任意分辨率與幀率的視頻傳輸處理，輸入板真正做到有效統(tǒng)一。

本實(shí)用新型提供的多視頻信號(hào)輸入板卡300將拼接控制器的輸入板再細(xì)分模塊，通過標(biāo)準(zhǔn)的TTL數(shù)字視頻接口實(shí)現(xiàn)模塊連接，并結(jié)合FPGA11的可編程靈活特性，真正實(shí)現(xiàn)了靈活的任意格式的視頻輸入兼容，并最終統(tǒng)一成自定義的協(xié)議傳輸。并且通過這種模塊化的輸入板方式，一個(gè)核心輸入板可以通過TTL數(shù)字接口與任意類型的輸入子板20連接，庫存只需低成本的輸入子板20，從而減輕輸入板的庫存壓力，降低批量生產(chǎn)的成本。

本實(shí)用新型還相應(yīng)提供一種拼接控制器，如圖6所示，所述拼接控制器包括矩陣底板100、輸出板卡200和如上所述的多視頻信號(hào)輸入板卡300，所述多視頻信號(hào)輸入板卡300、矩陣底板100和輸出板卡200依次電連接，由于上文已對(duì)所述多視頻信號(hào)輸入板卡300進(jìn)行詳細(xì)描述，此處不作詳述。

本實(shí)用新型還相應(yīng)提供一種顯示設(shè)備，其包括所述拼接控制器，該顯示設(shè)備包括安防監(jiān)控顯示設(shè)備和/或娛樂視聽顯示設(shè)備，具體來說，所述顯示設(shè)備科應(yīng)用于銀行等金融系統(tǒng)監(jiān)控項(xiàng)目、電力系統(tǒng)監(jiān)控項(xiàng)目、石化行業(yè)監(jiān)控項(xiàng)目、機(jī)房監(jiān)控項(xiàng)目、監(jiān)獄系統(tǒng)監(jiān)控項(xiàng)目、交通系統(tǒng)監(jiān)控項(xiàng)目、校園監(jiān)控項(xiàng)目、網(wǎng)吧監(jiān)控項(xiàng)目等需要接入各種視頻輸入信號(hào)的大屏拼接處理系統(tǒng)中，實(shí)現(xiàn)任意標(biāo)準(zhǔn)的多格式視頻信號(hào)的接入。

綜上所述，本實(shí)用新型提供的多視頻信號(hào)輸入板卡、拼接控制器及顯示設(shè)備中，所述多視頻信號(hào)輸入板卡包括輸入核心板和若干個(gè)輸入子板，不同標(biāo)準(zhǔn)的視頻信號(hào)經(jīng)對(duì)應(yīng)的輸入子板進(jìn)行解碼處理后轉(zhuǎn)換為預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)輸出至輸入核心板，由輸入核心板對(duì)所述預(yù)設(shè)標(biāo)準(zhǔn)視頻數(shù)據(jù)進(jìn)行信號(hào)處理后輸出串行視頻數(shù)據(jù)，可解決目前輸入板種類繁多、庫存以及資源浪費(fèi)的問題，能兼容輸入各種標(biāo)準(zhǔn)與分辨率的視頻信號(hào)，能滿足所有的應(yīng)用需求，且靈活架構(gòu)使其擴(kuò)展性增強(qiáng)。

可以理解的是，對(duì)本領(lǐng)域普通技術(shù)人員來說，可以根據(jù)本實(shí)用新型的技術(shù)方案及其實(shí)用新型構(gòu)思加以等同替換或改變，而所有這些改變或替換都應(yīng)屬于本實(shí)用新型所附的權(quán)利要求的保護(hù)范圍。