本實用新型涉及數(shù)據(jù)傳輸模塊技術領域，具體為一種低功耗ZIGBEE數(shù)據(jù)傳輸模塊。

背景技術：

數(shù)據(jù)傳輸模塊在數(shù)據(jù)采集與傳輸?shù)倪^程中扮演著很重要的角色，但是如今市場上所出現(xiàn)的ZIGBEE數(shù)據(jù)傳輸模塊的的結構和功能比較單一，而且消耗的能量比較多，會使得成本增加，當進行多點數(shù)據(jù)采集時，每個點檢測不同的信號輸入，并且能夠進行實時的數(shù)據(jù)存儲和遠程傳輸，由于是多點進行數(shù)據(jù)的采集，在數(shù)據(jù)傳輸?shù)倪^程中就需要實現(xiàn)數(shù)據(jù)的多點實時傳輸，這樣就會增加一定的成本，不滿足人們的需要。

技術實現(xiàn)要素：

本實用新型的目的在于提供一種低功耗ZIGBEE數(shù)據(jù)傳輸模塊，以解決上述背景技術中提出的低功耗ZIGBEE數(shù)據(jù)傳輸模塊功能不全等問題。

為實現(xiàn)上述目的，本實用新型提供如下技術方案：一種低功耗ZIGBEE數(shù)據(jù)傳輸模塊，包括信號接收器、USB觸端接口、數(shù)據(jù)采集器和數(shù)據(jù)傳輸器主體，所述信號接收器的下方安裝有處理器連接端，且處理器連接端口的右側安裝有USB觸端接口，所述USB觸端接口的右側安裝有數(shù)據(jù)采集器，所述數(shù)據(jù)采集器的右側安裝有契合部，且契合部的上方安裝有數(shù)據(jù)傳輸器主體，所述數(shù)據(jù)傳輸器主體的內(nèi)部設置有PIC微處理器、GPIO顯示模塊、存儲模塊、USB數(shù)據(jù)傳輸模塊、信號接收模塊和電路放大模塊，所述PIC微處理器的輸入端與GPIO顯示模塊輸出端電性連接，所述GPIO顯示模塊的輸入端與信號接收模塊的輸出端電性連接，所述信號接收模塊的輸入端與電路放大模塊的輸入端電性連接。

優(yōu)選的，所述處理器連接端口的左側設置有防信號干擾模塊。

優(yōu)選的，所述數(shù)據(jù)傳輸器主體的內(nèi)部設置有ZIGBEE模塊。

優(yōu)選的，所述USB數(shù)據(jù)傳輸模塊的內(nèi)部設置有數(shù)量傳輸器，且數(shù)量傳輸器與信號顯示器相結合。

優(yōu)選的，所述數(shù)據(jù)傳輸器主體的內(nèi)部設置有數(shù)據(jù)顯示模塊。

與現(xiàn)有技術相比，本實用新型的有益效果是：本實用新型通過在數(shù)據(jù)輸出模塊上設置有防信號干擾模塊，能夠有效的防止周邊的信號對其造成影響，防止數(shù)據(jù)采集發(fā)生偏差，對實驗數(shù)據(jù)造成影響，增加了設備的功能性，通過設置有USB數(shù)據(jù)傳輸模塊，能夠對采集的數(shù)據(jù)進行自我的拷貝和存儲，使得數(shù)據(jù)更加的精確，通過設置有數(shù)據(jù)顯示模塊，能夠將采集的數(shù)據(jù)在液晶顯示屏上顯示出來，數(shù)據(jù)傳輸?shù)膲K，消耗的功率更低，滿足人們的需要。

附圖說明

圖1為本實用新型一種低功耗ZIGBEE數(shù)據(jù)傳輸模塊的整體結構示意圖；

圖2為本實用新型一種低功耗ZIGBEE數(shù)據(jù)傳輸模塊的內(nèi)部結構示意圖。

圖中：1-信號接收器、2-處理器連接端口、3-USB觸端接口、4-數(shù)據(jù)采集器、5-契合部、6-數(shù)據(jù)傳輸器主體、7-防信號干擾模塊、8-PIC微處理器、9-GPIO顯示模塊、10-存儲模塊、11-USB數(shù)據(jù)傳輸模塊、12-ZIGBEE模塊、13-信號接收模塊、14-電路放大模塊、15-數(shù)據(jù)顯示模塊。

具體實施方式

下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。

請參閱圖1-2，本實用新型提供的一種實施例：一種低功耗ZIGBEE數(shù)據(jù)傳輸模塊，包括信號接收器1、USB觸端接口3、數(shù)據(jù)采集器4和數(shù)據(jù)傳輸器主體6，信號接收器1的下方安裝有處理器連接端2，且處理器連接端口2的右側安裝有USB觸端接口3，USB觸端接口3的右側安裝有數(shù)據(jù)采集器4，數(shù)據(jù)采集器4的右側安裝有契合部5，且契合部5的上方安裝有數(shù)據(jù)傳輸器主體6，數(shù)據(jù)傳輸器主體6的內(nèi)部設置有PIC微處理器8、GPIO顯示模塊9、存儲模塊10、USB數(shù)據(jù)傳輸模塊11、信號接收模塊13和電路放大模塊14，PIC微處理器8的輸入端與GPIO顯示模塊9輸出端電性連接，GPIO顯示模塊9的輸入端與信號接收模塊13的輸出端電性連接，信號接收模塊13的輸入端與電路放大模塊14的輸入端電性連接。

處理器連接端口2的左側設置有防信號干擾模塊7，數(shù)據(jù)傳輸器主體6的內(nèi)部設置有ZIGBEE模塊12，USB數(shù)據(jù)傳輸模塊11的內(nèi)部設置有數(shù)量傳輸器，且數(shù)量傳輸器與信號顯示器相結合，數(shù)據(jù)傳輸器主體6的內(nèi)部設置有數(shù)據(jù)顯示模塊15。

具體使用方式：本實用新型工作中，將處理器連接在處理器連接端口2上，數(shù)據(jù)采集器4對傳輸?shù)臄?shù)據(jù)進行采集，數(shù)據(jù)傳輸器主體4上的防信號干擾模塊7能夠對外部的雜信號進行清除，使得數(shù)據(jù)在采集的過程中更加的精確，PIC微處理器8能夠對外部的信號進行初步的處理，然后經(jīng)過GPIO顯示模塊9，在外部的液晶顯示屏上顯示出來，存儲模塊10能夠對采集的數(shù)據(jù)進行備份處理，電路放大模塊14使得信號傳輸?shù)母?，整套裝置完整運行。

對于本領域技術人員而言，顯然本實用新型不限于上述示范性實施例的細節(jié)，而且在不背離本實用新型的精神或基本特征的情況下，能夠以其他的具體形式實現(xiàn)本實用新型。因此，無論從哪一點來看，均應將實施例看作是示范性的，而且是非限制性的，本實用新型的范圍由所附權利要求而不是上述說明限定，因此旨在將落在權利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本實用新型內(nèi)。不應將權利要求中的任何附圖標記視為限制所涉及的權利要求。