本發(fā)明涉及通信領域，特別涉及一種視頻混沌保密通信系統(tǒng)及方法。

背景技術：

混沌保密通信算法雖然日趨成熟，但是其硬件實現技術卻相對滯后。

混沌保密通信可以在多種硬件平臺上實現，例如arm以及dsp等。由于硬件實現技術的相對落后，現在很少有完整且性能強大的視頻混沌保密通信系統(tǒng)。而由于soc硬件平臺的特點，在soc硬件平臺上實現視頻混沌通信仍很困難。

但是，現有基于soc硬件平臺的視頻混沌保密通信一般是采用單線程串行進行數據通信，進而導致通信效率低。

技術實現要素：

本發(fā)明的目的是提供一種視頻混沌保密通信系統(tǒng)及方法，以解決現有基于soc硬件平臺的視頻混沌保密通信采用單線程串行進行數據通信導致效率低的問題。

為解決上述技術問題，本發(fā)明提供一種視頻混沌保密通信系統(tǒng)，該系統(tǒng)包括：視頻采集裝置、與所述視頻采集裝置相連的發(fā)送裝置、與所述發(fā)送裝置通信相連的接收裝置及與所述接收裝置相連的第一視頻顯示裝置；

所述發(fā)送裝置包括設置于第一sopc芯片內的第一雙核處理器；所述第一雙核處理器的第一處理內核用于對所述視頻采集裝置采集的實時的視頻數據進行混沌加密，第二處理內核用于將加密視頻數據發(fā)送至所述接收裝置；所述第一處理內核和所述第二處理內核通過第一ocm存儲器通信；

所述接收裝置包括設置于第二sopc芯片內的第二雙核處理器；所述第二雙核處理器的第三處理內核用于接收所述加密視頻數據，第四處理內核用于解密所述加密視頻數據，并進行存儲；所述第三處理內核和所述第四處理內核通過第二ocm存儲器通信。

可選地，所述發(fā)送裝置包括第一緩存區(qū)、第二緩存區(qū)、第一fpga；所述第一fpga包括第一讀寫控制器、第二讀寫控制器、第一網絡模塊；

所述第一讀寫控制器用于將所述視頻采集裝置采集的所述視頻數據寫入所述第一緩存區(qū)；

所述第二讀寫控制器用于讀取所述第一緩存區(qū)內的所述視頻數據，并將所述視頻數據寫入所述第二緩存區(qū)；

所述第一網絡模塊與所述第二處理內核通信相連，用于發(fā)送所述加密視頻數據。

可選地，還包括第二視頻顯示裝置，所述fpga還包括第一hdmi控制器；

所述第二視頻顯示裝置用于實時顯示所述第一hdmi控制器通過所述第一讀寫控制器讀取的所述第一緩存區(qū)的所述視頻數據。

可選地，所述接收裝置包括第三緩存區(qū)、第四緩存區(qū)、第二fpga；所述第二fpga包括第三讀寫控制器、第四讀寫控制器、第二網絡模塊、第二hdmi控制器；

所述第二網絡模塊用于接收所述加密視頻數據；所述第三緩存區(qū)用于存儲解密視頻數據；

所述第三讀寫控制器用于讀取所述第三緩存區(qū)內的所述解密視頻數據，并將所述解密視頻數據寫入所述第四緩存區(qū)；

所述第四讀寫控制器用于讀取所述第四緩存區(qū)的所述解密視頻數據至所述第二hdmi控制器；

所述第二hdmi控制器用于將所述解密視頻數據顯示于所述第一視頻顯示裝置。

可選地，所述第一ocm存儲器和所述第二ocm存儲器均包括預設數量存儲區(qū)域；其中，各個所述存儲區(qū)域均對應預分配的旗標變量。

此外，本發(fā)明還提供了一種視頻混沌保密通信方法，該方法包括：

第一處理內核對視頻采集裝置采集的實時的視頻數據進行混沌加密；

第二處理內核將加密視頻數據發(fā)送至接收裝置；其中，發(fā)送裝置包括設置于第一sopc芯片內的第一雙核處理器，所述第一雙核處理器包括所述第一處理內核和所述第二處理內核，所述第一處理器內核和所述第二處理內核通過第一ocm存儲器通信；

所述接收裝置的第三處理內核接收所述加密視頻數據；

所述接收裝置的第四處理內核解密所述加密視頻數據，并進行存儲；其中，所述接收裝置包括設置于第二sopc芯片內的第二雙核處理器，所述第二雙核處理器包括所述第三處理內核和所述第四處理內核，所述第三處理器內核和所述第四處理內核通過第二ocm存儲器通信；

將解密視頻數據顯示于視頻顯示裝置。

本發(fā)明所提供的一種視頻混沌保密通信系統(tǒng)及方法，通過第一處理內核對視頻采集裝置采集的實時的視頻數據進行混沌加密；第二處理內核將加密視頻數據發(fā)送至接收裝置；其中，發(fā)送裝置包括設置于第一sopc芯片內的第一雙核處理器，第一雙核處理器包括第一處理內核和第二處理內核，第一處理器內核和第二處理內核通過第一ocm存儲器通信；接收裝置的第三處理內核接收加密視頻數據；接收裝置的第四處理內核解密加密視頻數據，并進行存儲；其中，接收裝置包括設置于第二sopc芯片內的第二雙核處理器，第二雙核處理器包括第三處理內核和第四處理內核，第三處理器內核和第四處理內核通過第二ocm存儲器通信；將解密視頻數據顯示于視頻顯示裝置。本申請通過在發(fā)送裝置和接收裝置內均采用雙核處理器，使得兩者間雙線程并行進行數據通信，提高了數據處理速度，進而提高視頻混沌保密通信效率。

附圖說明

為了更清楚地說明本發(fā)明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。

圖1為本發(fā)明實施例提供的視頻混沌保密通信系統(tǒng)的結構示意框圖；

圖2為本發(fā)明實施例提供的視頻混沌保密通信系統(tǒng)的硬件實現總框圖；

圖3為本發(fā)明實施例提供的視頻混沌保密通信方法的一種具體實施方式的流程示意圖；

圖4為本發(fā)明實施例提供的發(fā)送裝置雙核處理器處理流程示意圖；

圖5為本發(fā)明實施例提供的接收裝置雙核處理器處理流程示意圖。

具體實施方式

為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

請參考圖1，圖1為本發(fā)明實施例提供的視頻混沌保密通信系統(tǒng)的結構示意框圖，該系統(tǒng)可以包括：

視頻采集裝置11、與視頻采集裝置11相連的發(fā)送裝置12、與發(fā)送裝置12通信相連的接收裝置13及與接收裝置13相連的第一視頻顯示裝置14。視頻采集裝置11可以實時采集視頻數據，其可以具體為攝像頭等視頻采集設備。而第一視頻顯示裝置14可以具體為顯示屏，其可以顯示接收裝置解密后的視頻數據。

發(fā)送裝置12包括設置于第一sopc芯片內的第一雙核處理器；第一雙核處理器的第一處理內核121用于對視頻采集裝置采集的實時的視頻數據進行混沌加密，第二處理內核122用于將加密視頻數據發(fā)送至接收裝置；第一處理內核和第二處理內核通過第一ocm存儲器123通信。

接收裝置13包括設置于第二sopc芯片內的第二雙核處理器；第二雙核處理器的第三處理內核131用于接收加密視頻數據，第四處理內核132用于解密加密視頻數據，并進行存儲；第三處理內核和第四處理內核通過第二ocm存儲器133通信。

可以理解，上述sopc(system-on-a-programmable-chip，可編程片上系統(tǒng)芯片)可以包括arm雙核處理器和fpga。具體地，該sopc芯片可以具體為zynq7020芯片，也可以具體為其它類型的sopc芯片，在此不作限定。

其中，接收裝置和發(fā)送裝置上的sopc芯片內的arm處理器均為雙核處理器。發(fā)送裝置的雙核處理器主要用于視頻數據的加密和發(fā)送，具體可以由其中一個處理內核實現視頻加密，另一個處理內核實現加密視頻的發(fā)送。而接收裝置的雙核處理器主要用于視頻數據的解密和接收，具體由其中一個處理內核實現加密視頻數據的接收，另一個處理內核實現加密視頻數據的解密。

上述ocm(onchipmemory，片上存儲器)為低延時片上存儲器，其用于實現兩個處理內核間數據通信。而同一處理器內的兩個處理內核間的數據同步可以通過旗標變量來實現，即預先給ocm分配預設數量的存儲區(qū)域和對應的旗標變量，故在本發(fā)明的一些實施例中，第一ocm存儲器和第二ocm存儲器均包括預設數量存儲區(qū)域；其中，各個存儲區(qū)域均對應預分配的旗標變量。

例如，在ocm分配3個存儲區(qū)域r1、r2、r3和與這3個存儲區(qū)域相對應的旗標變量f1、f2、f3。通過旗標變量狀態(tài)(例如為0或1)，確定是否將數據存儲至相應區(qū)域，以實現同一處理器內兩個內核間的數據通信同步。

當然，上述處理器的內核還可以為2個以上，即處理器可以為多核處理器，也能實現本發(fā)明實施例的目的，故也落在本發(fā)明實施例的保護范圍。

本實施例中，發(fā)送裝置12可以包括第一緩存區(qū)、第二緩存區(qū)、第一fpga；第一fpga包括第一讀寫控制器、第二讀寫控制器、第一網絡模塊；第一讀寫控制器用于將視頻采集裝置采集的視頻數據寫入第一緩存區(qū)；第二讀寫控制器用于讀取第一緩存區(qū)內的視頻數據，并將視頻數據寫入第二緩存區(qū)；第一網絡模塊與第二處理內核通信相連，用于發(fā)送加密視頻數據。

第一讀寫控制器和第二讀寫控制器可以保證發(fā)送裝置的讀寫同步，其可以具體為vdma1和vdma2。而網絡模塊可以具體為以太網控制器，此時，vdmaip核橋接fpga邏輯電路和ddr內存芯片，具有數據雙向傳輸的功能。vdma寫通道將fpga邏輯電路數據寫入內存，讀通道將內存數據寫入fpga邏輯電路。即發(fā)送裝置的fpga邏輯電路可以實現視頻采集、視頻數據存儲、網絡控制等功能。

此處，發(fā)送裝置的arm雙核處理器可以用于對視頻數據進行混沌加密。fpga內的控制網絡控制器以及amr處理器相配合來將加密視頻數據進行發(fā)送，具體地arm處理器實現tcp/ip層功能，網絡控制器實現鏈路層功能。

優(yōu)選地，為了直觀地體現發(fā)送端和接收端的同步性，該系統(tǒng)還可以包括第二視頻顯示裝置，fpga還包括第一hdmi控制器；第二視頻顯示裝置用于實時顯示第一hdmi控制器通過第一讀寫控制器讀取的第一緩存區(qū)的視頻數據。

此時，發(fā)送裝置可以將采集得到的視頻數據顯示于第二視頻顯示裝置，具體地，可以通過hdmi和vdma1相連來實現視頻數據的顯示?？梢酝ㄟ^第一顯示裝置和第二顯示裝置所顯示的視頻圖像，來直觀判斷當前的通信狀態(tài)。

本實施例中，接收裝置13包括第三緩存區(qū)、第四緩存區(qū)、第二fpga；第二fpga包括第三讀寫控制器、第四讀寫控制器、第二網絡模塊、第二hdmi控制器；第二網絡模塊用于接收加密視頻數據；第三緩存區(qū)用于存儲解密視頻數據；第三讀寫控制器用于讀取第三緩存區(qū)內的解密視頻數據，并將解密視頻數據寫入第四緩存區(qū)；第四讀寫控制器用于讀取第四緩存區(qū)的解密視頻數據至第二hdmi控制器；第二hdmi控制器用于將解密視頻數據顯示于第一視頻顯示裝置。

第二網絡模塊可以具體為以太網控制器。第三讀寫控制器和第四讀寫控制器可以保證接收裝置的視頻數據的讀寫同步，其可以具體為vdma3和vdma4。

此處，第二sopc芯片內的arm雙核處理器可以用于將接收到的加密視頻數據進行混沌解密。相應地，fpga和arm處理器相配合，完成加密視頻數據的接收，并將解密后的視頻數據顯示出來。

可以理解，混沌加密一般是基于密鑰來完成的，在本發(fā)明實施例中，所使用的混沌加密方程可以如下所示：

其中，x、y以及z為狀態(tài)變量，密鑰參數aij(i,j＝1,2,3)，其大小可以為：

混沌加密方程中的o(k)為加密視頻序列，其表達式可以為：s(k)為原始視頻信號。

根據上文提供的式子，將狀態(tài)變量x(k)進行迭代。狀態(tài)變量x(k)每迭代一次，取迭代值整數位的低8位(等同于取整取模256運算)獲得一個字節(jié)位寬?；煦缧蛄信c原始視頻數據進行異或運算獲得一個加密字節(jié)o(k)，以完成對視頻像素的加密，從而對視頻進行混沌加密。

而混沌解密是混沌加密的逆過程，故可以采用密鑰參數、相同的混沌解密方程對接收的加密視頻數據進行解密，具體過程在此不再贅述。

顯而易見地，當密鑰參數匹配正確時，可以還原出解密后的原始視頻，成功解密，此時，顯示裝置可以正常顯示解密之后的視頻數據；當密鑰參數匹配失配時，則不能還原出原始視頻，解密失敗，此時，顯示裝置不能正常顯示視頻數據，所顯示出的是雪花點。

本實施例提供的視頻混沌保密通信系統(tǒng)，通過設置于發(fā)送裝置的第一sopc芯片內第一雙核處理器的第一處理內核對視頻采集裝置采集的實時的視頻數據進行混沌加密，第二處理內核將加密視頻數據發(fā)送至接收裝置；接收裝置的第三處理內核接收加密視頻數據；設置于接收裝置的第二sopc芯片內第二雙核處理器的第四處理內核解密加密視頻數據，并進行存儲；其中，雙核處理器內的兩個處理內核通過ocm存儲器通信；將解密視頻數據進行顯示。通過在發(fā)送裝置和接收裝置內均采用雙核處理器，使得兩者間雙線程并行進行數據通信，提高了數據處理速度，進而提高視頻混沌保密通信效率。

為了更好地介紹視頻混沌保密通信系統(tǒng)的硬件實現，下面將結合圖2來進行具體介紹，圖2為本發(fā)明實施例提供的視頻混沌保密通信系統(tǒng)的硬件實現總框圖。

如圖2所示，發(fā)送端和接收端通過廣域網通信。發(fā)送端連接有攝像頭、顯示器，發(fā)送端包括zynq7020芯片、ddr內存、路由器和網卡芯片，其中，zynq7020芯片內包含arm雙核處理器、vdma1、vdma2、hdmi控制器以及以太網控制器，ddr內存包含緩沖區(qū)1和緩沖區(qū)2，每個緩沖區(qū)用于實現視頻幀緩存。arm雙核處理器包括cpu1和cpu0兩個處理內核。接收端包括路由器、網卡芯片、zynq7020芯片、ddr內存以及顯示器，其中，zynq7020芯片包含以太網控制器、arm雙核處理器、vdma3、vdma4以及hdmi控制器，ddr內存包含緩沖區(qū)3和緩沖區(qū)4，每個緩沖區(qū)用于實現視頻幀緩存。arm雙核處理器包括cpu1和cpu0兩個處理內核。

發(fā)送端的fpag可以完成視頻數據的采集、顯示和發(fā)送，具體地，攝像頭和vdma1相連，vdma1的讀通道和寫通道均與緩沖區(qū)1相連，vdma2的讀通道和緩沖區(qū)1相連，vdma2的寫通道和緩沖區(qū)2相連；此時，攝像頭所采集的視頻數據通過vdma1的寫通道，寫入至緩沖區(qū)1，且通過vdma1的讀通道以及hdmi控制器，將視頻數據顯示于顯示器；通過vdma2讀通道讀取緩沖區(qū)1的視頻數據，并通過vdma2寫通道將視頻數據寫入至緩沖區(qū)2。arm雙核處理器可以完成視頻數據的混沌加密和發(fā)送，具體地，cpu1讀取緩沖區(qū)2的視頻數據，運行預先燒錄的程序，對視頻數據進行混沌加密，cpu1通過判斷旗標變量的狀態(tài)，將加密后的視頻數據存儲至ocm相應存儲區(qū)域中，cpu0通過旗標變量狀態(tài)讀取ocm中的加密視頻數據，通過以太網控制器將加密后的視頻數據進行發(fā)送。

發(fā)送端和接收端的雙核處理器包括兩個處理內核，實現了雙核雙線程的并行工作模式，雙核之間通過片內低延時的ocm進行數據通信。

例如，在ocm中分配三個容量為1446字節(jié)的區(qū)域r1、r2、r3和3個旗標變量f1、f2、f3。當cpu1判斷fi＝1時，則將加密數據存儲到ri中，并讓fi＝0，其中i＝1、2、3。同樣道理，cpu0判斷fi＝0時，相應從ri中讀取加密數據進行發(fā)送，并讓fi＝1。通過旗標判斷的方式有效實現了cpu1和cpu0之間的數據通信和同步。

接收端的路由器和網卡芯片，用于接收發(fā)送端發(fā)送的加密視頻數據，通過zynq7020芯片的fpga的以太網控制器，將接收到的加密視頻數據傳輸至arm雙核處理器的cpu1，cpu1可以對加密視頻數據進行混沌解密，然后將解密后的視頻數據存儲至ocm相應存儲區(qū)域中，cpu0通過判斷旗標變量的狀態(tài)，讀取ocm相應存儲區(qū)域中的解密視頻數據，將其存儲至緩存區(qū)3；接著通過vdma3的讀通道讀取緩沖區(qū)3中的視頻數據，再通過vdma3的寫通道將視頻數據寫入緩沖區(qū)4，最后通過vdma4的讀通道讀取緩沖區(qū)4內的視頻數據，并通過hdmi控制器，將視頻數據顯示于顯示器。

可以理解，每個緩沖區(qū)均可以包括3個幀緩存，每個幀緩存可以存儲一幀視頻?？梢詫⒕彌_區(qū)1的3個幀緩存信息分別配置到vdma1讀通道、vdma1寫通道和vdma2讀通道的寄存器中；同理，緩沖區(qū)2的幀緩存配置到vdma2寫通道中；緩沖區(qū)3的幀緩存配置到vdma3讀通道中；緩沖區(qū)4的幀緩存配置到vdma2寫通道和vdma4的讀通道中。

vdma1可以實現視頻采集模塊、hdmi控制器和ddr內存之間視頻幀的傳送功能。采集完視頻數據后，通過vdma1寫通道依次循環(huán)寫入3個幀緩存中。此時，可以將tuser信號配置為寫通道輸入端的幀同步信號，該信號受視頻采集模塊控制。hdmi控制器完成一幀視頻顯示后，觸發(fā)vdma1傳送新的一幀視頻，將fsync信號配置為讀通道輸入端的幀同步信號，該信號受hdmi控制器控制。通過配置動態(tài)主從模式dynamicmaster和dynamicslave，使得寫通道和讀通道實現同步，即同一時刻兩個通道不操作相同的幀緩存，保證視頻數據讀寫的準確性。

vdma2可以將視頻數據從緩沖區(qū)1傳送至緩沖區(qū)2。vdma2的讀通道和寫通道分別選擇輸入端的fsync信號和tuser信號作為幀同步信號，兩個同步信號分別受arm處理器和讀通道控制。讀通道配置為dynamicslave模式，并且接收來自vdma1寫通道的frame_ptr_out信號，兩個通道獲得讀寫同步。frame_ptr_out信號為當前幀緩存的標識信號。

發(fā)送端的arm雙核處理器循環(huán)完成加密和發(fā)送的任務，通過cpu1觸發(fā)vdma2開始新的一幀視頻的傳輸和存儲。接收端arm雙核處理器循環(huán)完成網絡接收和解密的任務，通過cpu1觸發(fā)vdma3進行視頻幀的存取和傳送。

vdma3可以將視頻數據從緩沖區(qū)3傳送至緩沖區(qū)4。vdma3的讀通道和寫通道分別選擇輸入端的fsync信號和tuser信號作為幀同步信號，兩個同步信號分別受arm處理器和讀通道的控制。vdma4可以實現hdmi控制器和內存之間視頻數據傳送功能，可以選擇fsync信號作為其讀通道的幀同步信號，該信號受arm處理器控制。vdma4讀通道和vdma3寫通道分別配置為dynamicslave和dynamicmaster模式。vdma4讀通道接收來自vdma3寫通道的frame_ptr_out信號，從而實現讀寫同步。

可以看出，本實施例提供的雙核雙線程的視頻混沌保密通信系統(tǒng)可以提高系統(tǒng)處理速度，提供數據通信效率。

下面對本發(fā)明實施例提供的視頻混沌保密通信系統(tǒng)進行介紹，下文描述的視頻混沌保密通信系統(tǒng)與上文描述的視頻混沌保密通信方法可相互對應參照。

請參考圖3，圖3為本發(fā)明實施例提供的視頻混沌保密通信方法的一種具體實施方式的流程示意圖，該方法包括以下步驟：

步驟301：第一處理內核對視頻采集裝置采集的實時的視頻數據進行混沌加密。

步驟302：第二處理內核將加密視頻數據發(fā)送至接收裝置；其中，發(fā)送裝置包括設置于第一sopc芯片內的第一雙核處理器，第一雙核處理器包括第一處理內核和第二處理內核，第一處理器內核和第二處理內核通過第一ocm存儲器通信。

需要說明，發(fā)送裝置內的雙核處理器的處理流程可以參見圖4，圖4為本發(fā)明實施例提供的發(fā)送裝置雙核處理器處理流程示意圖。此處，發(fā)送端cpu1觸發(fā)vdma2開始傳送視頻幀，同時加載幀緩存首地址，以指針偏移方式每次讀取n＝1446個字節(jié)進行混沌加密和ocm的存儲，循環(huán)m＝849次之后完成一幀視頻的操作，接著觸發(fā)vdma2進入下一幀的操作。同一時刻，cpu0循環(huán)讀取ocm的存儲區(qū)域，并進行網絡發(fā)送。接收端cpu0進行網絡接收的循環(huán)操作同時進行ocm的存儲；cpu1進行ocm的讀取、解密和ddr的存取，完整一幀視頻之后觸發(fā)vdma3將視頻幀從緩沖區(qū)3存儲至緩沖區(qū)4進行顯示。

步驟303：接收裝置的第三處理內核接收加密視頻數據。

步驟304：接收裝置的第四處理內核解密加密視頻數據，并進行存儲；其中，接收裝置包括設置于第二sopc芯片內的第二雙核處理器，第二雙核處理器包括第三處理內核和第四處理內核，第三處理器內核和第四處理內核通過第二ocm存儲器通信。

需要說明，接收裝置內的雙核處理器的處理流程可以參見圖5，圖5為本發(fā)明實施例提供的接收裝置雙核處理器處理流程示意圖。此處，接收端的cpu1通過旗標變量的狀態(tài)來讀取ocm中的加密數據，并進行混沌解密，將解密后的視頻數據存儲至ddr中。同時，cpu0進行相應的數據存儲操作。

步驟305：將解密視頻數據顯示于視頻顯示裝置。

本實施例所提供的視頻混沌保密通信方法，通過在發(fā)送裝置和接收裝置內均采用雙核處理器，使得兩者間雙線程并行進行數據通信，提高了數據處理速度，進而提高視頻混沌保密通信效率。

說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對于實施例公開的裝置而言，由于其與實施例公開的方法相對應，所以描述的比較簡單，相關之處參見方法部分說明即可。

專業(yè)人員還可以進一步意識到，結合本文中所公開的實施例描述的各示例的單元及算法步驟，能夠以電子硬件、計算機軟件或者二者的結合來實現，為了清楚地說明硬件和軟件的可互換性，在上述說明中已經按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來執(zhí)行，取決于技術方案的特定應用和設計約束條件。專業(yè)技術人員可以對每個特定的應用來使用不同方法來實現所描述的功能，但是這種實現不應認為超出本發(fā)明的范圍。

以上對本發(fā)明所提供的視頻混沌保密通信系統(tǒng)及方法進行了詳細介紹。本文中應用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想。應當指出，對于本技術領域的普通技術人員來說，在不脫離本發(fā)明原理的前提下，還可以對本發(fā)明進行若干改進和修飾，這些改進和修飾也落入本發(fā)明權利要求的保護范圍內。