本發(fā)明涉及數(shù)據(jù)傳輸領(lǐng)域，尤指一種傳輸速率的調(diào)整方法和裝置。

背景技術(shù)：

在最近幾年，無(wú)線ap的數(shù)量增長(zhǎng)迅猛，無(wú)線網(wǎng)絡(luò)的方便與高效使其能夠得到迅速的普及。除了在目前的一些公共地方有ap之外，國(guó)外已經(jīng)有先例以無(wú)線標(biāo)準(zhǔn)來(lái)建設(shè)城域網(wǎng)，因此，wifi的無(wú)線地位將會(huì)日益牢固。wifi最主要的優(yōu)勢(shì)在于不需要布線，可以不受布線條件的限制，只要有信號(hào)源，可以隨時(shí)隨地使用，非常適合移動(dòng)辦公用戶的需要。

pcie是pci-express的簡(jiǎn)寫(xiě)。指最新的總線和接口標(biāo)準(zhǔn)，pcie屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸，所連接的設(shè)備分配獨(dú)享通道帶寬，不共享總線帶寬，其主要優(yōu)勢(shì)就是數(shù)據(jù)傳輸速率高，最常見(jiàn)的pcie1.1就有2.5gt/s傳輸率，單信道數(shù)據(jù)傳輸率為250mb/s，4個(gè)鏈接(×4)就能提供高達(dá)10gb/s的帶寬與1gb/s數(shù)據(jù)傳輸率，×8與×16規(guī)格的傳輸帶寬更達(dá)到20gb/s與40gb/s。pcie2.0規(guī)格則將傳輸率進(jìn)一步提升到5gt/s，單信道數(shù)據(jù)傳輸率達(dá)500mb/s，較pcie1.1提高一倍，×4、×8與×16規(guī)格的pcie2.0帶寬亦分別增加到20gb/s、40gb/s與80gb/s。無(wú)線ap設(shè)備連通后，在main頁(yè)面可看到無(wú)線鏈路連接狀態(tài)，包括noisefloor，其顯示的是以dbm為單位信號(hào)質(zhì)量(rssi)的信噪比。

但是，目前的硬件設(shè)計(jì)，當(dāng)無(wú)線ap需要擴(kuò)展工作板時(shí)，各工作板之間只能通過(guò)一種速率進(jìn)行傳輸，如果pcie的規(guī)格提高，傳輸速率雖然會(huì)增大，但是會(huì)增加硬件成本，通常使用的是pcie1.1或者pcie2.0中的一種，不能在pcie1.1和pcie2.0兩者之間進(jìn)行自動(dòng)切換。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是提供一種傳輸速率的調(diào)整方法和裝置，實(shí)現(xiàn)無(wú)線ap設(shè)備能夠在pcie1.1和pcie2.0之間自動(dòng)切換傳輸速率。

本發(fā)明提供的技術(shù)方案如下：

本發(fā)明提供一種傳輸速率的調(diào)整方法，包括步驟：獲取第n個(gè)周期的本底噪聲數(shù)值和傳輸速率，比較所述第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；根據(jù)所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，調(diào)整第n+1個(gè)周期的傳輸速率；n為整數(shù)，且n≥0。

進(jìn)一步的，所述根據(jù)所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，調(diào)整第n+1個(gè)周期的傳輸速率包括：確定所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值等于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第n+1個(gè)周期的傳輸速率為所述第n個(gè)周期的傳輸速率；當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值大于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie1.1對(duì)應(yīng)的傳輸速率；當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值小于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie2.0對(duì)應(yīng)的傳輸速率。

進(jìn)一步的，所述調(diào)整第n+1個(gè)周期的傳輸速率之前，包括：在預(yù)設(shè)時(shí)長(zhǎng)后進(jìn)行調(diào)整所述第n+1個(gè)周期的傳輸速率。

本發(fā)明還提供一種傳輸速率的調(diào)整方法，包括步驟：獲取第n個(gè)周期的本底噪聲數(shù)值和傳輸速率，比較所述第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系；根據(jù)所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系，調(diào)整第n+1個(gè)周期的傳輸速率；n為整數(shù)，且n≥0。

進(jìn)一步的，所述根據(jù)所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系，調(diào)整第n+1個(gè)周期的傳輸速率包括：確定所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系；當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值在所述預(yù)設(shè)本底噪聲數(shù)值范圍內(nèi)時(shí)，控制第n+1個(gè)周期的傳輸速率為所述第n個(gè)周期的傳輸速率；當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值大于所述預(yù)設(shè)本底噪聲數(shù)值范圍的最大值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie1.1對(duì)應(yīng)的傳輸速率；當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值小于所述預(yù)設(shè)本底噪聲數(shù)值范圍的最小值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie2.0對(duì)應(yīng)的傳輸速率。

本發(fā)明還提供一種傳輸速率的調(diào)整裝置，包括：第一獲取模塊，獲取第n個(gè)周期的本底噪聲數(shù)值和傳輸速率；第一比較模塊，比較所述第一獲取模塊獲取的所述第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；第一調(diào)整模塊，根據(jù)所述第一比較模塊比較得到的所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，調(diào)整第n+1個(gè)周期的傳輸速率；n為整數(shù)，且n≥0。

進(jìn)一步的，所述第一調(diào)整模塊包括：第一確定子模塊，確定所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；第一控制子模塊，用于當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值等于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第n+1個(gè)周期的傳輸速率為所述第n個(gè)周期的傳輸速率；第二控制子模塊，用于當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值大于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie1.1對(duì)應(yīng)的傳輸速率；第三控制子模塊，用于當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值小于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie2.0對(duì)應(yīng)的傳輸速率。

進(jìn)一步的，所述第一調(diào)整模塊包括：處理子模塊，用于在預(yù)設(shè)時(shí)長(zhǎng)后進(jìn)行調(diào)整所述第n+1個(gè)周期的傳輸速率。

本發(fā)明還提供一種傳輸速率的調(diào)整裝置，包括：第二獲取模塊，獲取第n個(gè)周期的本底噪聲數(shù)值和傳輸速率；第二比較模塊，比較所述第二獲取模塊獲取的所述第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系；第二調(diào)整模塊，根據(jù)所述第二比較模塊比較得到的所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系，調(diào)整第n+1個(gè)周期的傳輸速率；n為整數(shù)，且n≥0。

進(jìn)一步的，所述第二調(diào)整模塊包括：第二確定子模塊，確定所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；第四控制子模塊，用于當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值等于所述預(yù)設(shè)本底噪聲數(shù)值范圍時(shí)，控制第n+1個(gè)周期的傳輸速率為所述第n個(gè)周期的傳輸速率；第五控制子模塊，用于當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值大于所述預(yù)設(shè)本底噪聲數(shù)值范圍的最大值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie1.1對(duì)應(yīng)的傳輸速率；第六控制子模塊，用于當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值小于所述預(yù)設(shè)本底噪聲數(shù)值范圍的最小值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie2.0對(duì)應(yīng)的傳輸速率。

通過(guò)本發(fā)明提供的一種傳輸速率的調(diào)整方法和裝置，能夠帶來(lái)以下至少一種有益效果：

1、本發(fā)明中，通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，具有以下優(yōu)點(diǎn)：

1)由于本底噪聲noisefloor的值越小，那么干擾越小，無(wú)線信號(hào)越清晰，所需要的傳輸速率越大，因此通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，能夠使得根據(jù)本底噪聲數(shù)值來(lái)判定無(wú)線ap設(shè)備當(dāng)前所需要的傳輸速率，使得該無(wú)線ap設(shè)備能夠在pcie1.1和pcie2.0兩種速率間自主切換。

2)由于通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，得到實(shí)際需要進(jìn)行pcie的傳輸速率(pcie1.1或pcie2.0)，使得物理傳輸速率得到更好的利用，傳輸速率的使用率提高的同時(shí)，還能相應(yīng)的減少干擾，使得系統(tǒng)瓶頸不再存在于pcie上，同時(shí)保證系統(tǒng)傳輸鏈路均達(dá)到最大性能。

3)由于通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，得到實(shí)際需要進(jìn)行pcie的傳輸速率，不需要通過(guò)增加pcie的鏈路條數(shù)，避免增加硬件設(shè)計(jì)復(fù)雜度，最大限度的利用切換pcie速率來(lái)提升帶寬的使用率。

4)由于無(wú)線ap設(shè)備wifi為傳輸速率為pcie1.1時(shí)，如果測(cè)量出本底噪聲數(shù)值大于或等于預(yù)設(shè)本底噪聲數(shù)值時(shí)，調(diào)整該無(wú)線ap的傳輸速率為pcie1.1，這樣可以無(wú)線信號(hào)覆蓋率低的情況下使用2.4g，避免用戶stc與無(wú)線ap掉線。如果測(cè)量出本底噪聲數(shù)值小于預(yù)設(shè)本底噪聲數(shù)值時(shí)，調(diào)整該無(wú)線ap的傳輸速率為pcie2.0，這樣減少頻段之間的干擾，提升傳輸速率，增強(qiáng)用戶的使用體驗(yàn)。

2、本發(fā)明中，通過(guò)在預(yù)設(shè)時(shí)長(zhǎng)后進(jìn)行調(diào)整所述第n+1個(gè)周期的傳輸速率，具有以下優(yōu)點(diǎn)：

5)由于每次切換前需要在變化區(qū)域保持預(yù)設(shè)時(shí)長(zhǎng)后如一分鐘的趨勢(shì)才能進(jìn)行，避免頻繁切換，能夠節(jié)省系統(tǒng)計(jì)算資源，cpu處理效率，進(jìn)而節(jié)省電量消耗。

6)由于每次切換前需要在變化區(qū)域保持預(yù)設(shè)時(shí)長(zhǎng)后如一分鐘的趨勢(shì)才能進(jìn)行，避免頻繁切換，能夠stc和無(wú)線ap設(shè)備之間減少掉線的情況。

附圖說(shuō)明

下面將以明確易懂的方式，結(jié)合附圖說(shuō)明優(yōu)選實(shí)施方式，對(duì)一種傳輸速率的調(diào)整方法和裝置的上述特性、技術(shù)特征、優(yōu)點(diǎn)及其實(shí)現(xiàn)方式予以進(jìn)一步說(shuō)明。

圖1是本發(fā)明一種傳輸速率的調(diào)整方法的一個(gè)實(shí)施例的流程圖；

圖2是本發(fā)明一種傳輸速率的調(diào)整方法的另一個(gè)實(shí)施例的流程圖；

圖3是本發(fā)明一種傳輸速率的調(diào)整方法的另一個(gè)實(shí)施例的流程圖；

圖4是本發(fā)明一種傳輸速率的調(diào)整方法的另一個(gè)實(shí)施例的流程圖；

圖5是本發(fā)明一種傳輸速率的調(diào)整方法的另一個(gè)實(shí)施例的流程圖；

圖6是本發(fā)明一種傳輸速率的調(diào)整裝置的一個(gè)實(shí)施例的結(jié)構(gòu)示意圖；

圖7是本發(fā)明一種傳輸速率的調(diào)整裝置的另一個(gè)實(shí)施例的結(jié)構(gòu)示意圖；

圖8是本發(fā)明一種傳輸速率的調(diào)整裝置的另一個(gè)實(shí)施例的結(jié)構(gòu)示意圖；

圖9是本發(fā)明一種傳輸速率的調(diào)整裝置的另一個(gè)實(shí)施例的結(jié)構(gòu)示意圖；

圖10是本發(fā)明一種傳輸速率的調(diào)整方法的一個(gè)實(shí)例的流程圖；

圖11是本發(fā)明一種傳輸速率的調(diào)整方法的另一個(gè)實(shí)例的流程圖；

圖12是本發(fā)明一種傳輸速率的調(diào)整方法及系統(tǒng)的一個(gè)實(shí)例的硬件結(jié)構(gòu)圖。

具體實(shí)施方式

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)照附圖說(shuō)明本發(fā)明的具體實(shí)施方式。顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖，并獲得其他的實(shí)施方式。

為使圖面簡(jiǎn)潔，各圖中只示意性地表示出了與本發(fā)明相關(guān)的部分，它們并不代表其作為產(chǎn)品的實(shí)際結(jié)構(gòu)。另外，以使圖面簡(jiǎn)潔便于理解，在有些圖中具有相同結(jié)構(gòu)或功能的部件，僅示意性地繪示了其中的一個(gè)，或僅標(biāo)出了其中的一個(gè)。在本文中，“一個(gè)”不僅表示“僅此一個(gè)”，也可以表示“多于一個(gè)”的情形。

參考圖1所示，本發(fā)明提供一種傳輸速率的調(diào)整方法一個(gè)實(shí)施例，包括：

s110獲取第n個(gè)周期的本底噪聲數(shù)值和傳輸速率，比較所述第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；

s120根據(jù)所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，調(diào)整第n+1個(gè)周期的傳輸速率；n為整數(shù)，且n≥0。

具體的，本實(shí)施例中，無(wú)線路由器需要分板設(shè)計(jì)或者擴(kuò)展子工作板時(shí)，各分板之間只能通過(guò)一種速率進(jìn)行傳輸，如果想要更換傳輸速率，則需要手動(dòng)去設(shè)置切換。由于本底噪聲noisefloor的值越小，那么干擾越小，無(wú)線信號(hào)越清晰，所需要的傳輸速率越大，因此通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，能夠使得根據(jù)本底噪聲數(shù)值來(lái)判定無(wú)線ap設(shè)備當(dāng)前所需要的傳輸速率，使得該無(wú)線ap設(shè)備能夠在pcie1.1和pcie2.0兩種速率間自主切換。而本實(shí)施例則是通過(guò)獲取無(wú)線路由器的當(dāng)前時(shí)刻的本底噪聲信數(shù)值，然后根據(jù)所述當(dāng)前時(shí)刻的第n個(gè)本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值進(jìn)行大小關(guān)系的比較，得到比較結(jié)果從而根據(jù)該比較結(jié)果調(diào)整第n+1個(gè)周期的傳輸速率，根據(jù)本底噪聲數(shù)值的大小關(guān)系作出是否需要調(diào)整傳輸速率的判斷，本實(shí)施例可以根據(jù)具體的情況自動(dòng)進(jìn)行傳輸速率的調(diào)整，確保在性能和干擾間的一個(gè)平衡。

參考圖2所示，本發(fā)明提供一種傳輸速率的調(diào)整方法的另一個(gè)實(shí)施例，包括：

s210獲取第n個(gè)周期的本底噪聲數(shù)值和傳輸速率，比較所述第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；

s220確定所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；

s230當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值等于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第n+1個(gè)周期的傳輸速率為所述第n個(gè)周期的傳輸速率；

s240當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值大于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie1.1對(duì)應(yīng)的傳輸速率；

s250當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值小于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie2.0對(duì)應(yīng)的傳輸速率。

具體的，本實(shí)施例中，通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，得到實(shí)際需要進(jìn)行pcie的傳輸速率(pcie1.1或pcie2.0)，使得物理傳輸速率得到更好的利用，傳輸速率的使用率提高的同時(shí)，還能相應(yīng)的減少干擾，使得系統(tǒng)瓶頸不再存在于pcie上，同時(shí)保證系統(tǒng)傳輸鏈路均達(dá)到最大性能。能夠使得根據(jù)本底噪聲數(shù)值來(lái)判定無(wú)線ap設(shè)備當(dāng)前所需要的傳輸速率，使得該無(wú)線ap設(shè)備能夠在pcie1.1和pcie2.0兩種速率間自主切換。例如，a路由器默認(rèn)的傳輸速率為pcie1.1，a路由器啟動(dòng)后便會(huì)按照pcie1.1對(duì)應(yīng)的傳輸速率運(yùn)行數(shù)據(jù)傳輸，如果本底噪聲小于預(yù)設(shè)本底噪聲數(shù)值，那么，路由器自身受到的干擾較小，數(shù)據(jù)或信號(hào)傳輸所需要的傳輸速率較大，就需要將a路由器切換自身的傳輸速率為pcie2.0。如果本底噪聲大于于預(yù)設(shè)本底噪聲數(shù)值，那么，路由器自身受到的干擾較大，數(shù)據(jù)或信號(hào)傳輸所需要的傳輸速率越較小，a路由器將自身的傳輸速率切換調(diào)整為pcie1.1。這樣，就能夠根據(jù)路由器自身的實(shí)時(shí)性能調(diào)整傳輸速率，節(jié)省帶寬，提升帶寬和資源利用率。由于通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，得到實(shí)際需要進(jìn)行pcie的傳輸速率，不需要通過(guò)增加pcie的鏈路條數(shù)，避免增加硬件設(shè)計(jì)復(fù)雜度，最大限度的利用切換pcie速率來(lái)提升帶寬的使用率。

參考圖3所示，本發(fā)明提供一種傳輸速率的調(diào)整方法的另一個(gè)實(shí)施例，包括：

s310獲取第n個(gè)周期的本底噪聲數(shù)值和傳輸速率，比較所述第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；

s320確定所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；

s330當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值等于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，3、在預(yù)設(shè)時(shí)長(zhǎng)后控制第n+1個(gè)周期的傳輸速率為所述第n個(gè)周期的傳輸速率；

s340當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值大于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，在預(yù)設(shè)時(shí)長(zhǎng)后控制第n+1個(gè)周期的傳輸速率為pcie1.1對(duì)應(yīng)的傳輸速率；

s350當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值小于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，在預(yù)設(shè)時(shí)長(zhǎng)后控制第n+1個(gè)周期的傳輸速率為pcie2.0對(duì)應(yīng)的傳輸速率。

具體的，本實(shí)施例中，通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，得到實(shí)際需要進(jìn)行pcie的傳輸速率(pcie1.1或pcie2.0)，使得物理傳輸速率得到更好的利用，傳輸速率的使用率提高的同時(shí)，還能相應(yīng)的減少干擾，使得系統(tǒng)瓶頸不再存在于pcie上，同時(shí)保證系統(tǒng)傳輸鏈路均達(dá)到最大性能。由于pcie1.1頻率為1.25ghz，pcie2.0頻率為2.5ghz，無(wú)線ap設(shè)備wifi為2.4ghz，一般wifi為2.4ghz時(shí)，使用pcie2.0就會(huì)由于頻率相近而產(chǎn)生干擾。在預(yù)設(shè)時(shí)長(zhǎng)后進(jìn)行調(diào)整所述第n+1個(gè)周期的傳輸速率，即每次切換前需要在變化區(qū)域保持預(yù)設(shè)時(shí)長(zhǎng)后如一分鐘的趨勢(shì)才能進(jìn)行，避免頻繁切換，能夠節(jié)省系統(tǒng)計(jì)算資源，cpu處理效率，進(jìn)而節(jié)省電量消耗。也能夠減少掉線的情況。

如果b路由器的當(dāng)前傳輸速率為pcie2.0時(shí)，如果測(cè)出當(dāng)前時(shí)刻的本底噪聲小于預(yù)設(shè)本底噪聲數(shù)值，那么，路由器自身受到的干擾較小，數(shù)據(jù)或信號(hào)傳輸所需要的傳輸速率較大，就需要b路由器保持自身的傳輸速率為pcie2.0，即傳輸速率并不產(chǎn)生變化，直至下一時(shí)刻b路由器的本底噪聲大于預(yù)設(shè)本底噪聲數(shù)值時(shí)，才會(huì)由于路由器自身受到的干擾增大，在預(yù)設(shè)時(shí)長(zhǎng)后如一分鐘后將自身的傳輸速率切換調(diào)整為pcie1.1。這樣，就能夠根據(jù)路由器自身的實(shí)時(shí)性能調(diào)整傳輸速率，節(jié)省帶寬，提升帶寬和資源利用率。由于通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，得到實(shí)際需要進(jìn)行pcie的傳輸速率，不需要通過(guò)增加pcie的鏈路條數(shù)，避免增加硬件設(shè)計(jì)復(fù)雜度，最大限度的利用切換pcie速率來(lái)提升帶寬的使用率。避免用戶stc與無(wú)線ap掉線減少頻段之間的干擾，提升傳輸速率，增強(qiáng)用戶的使用體驗(yàn)。能夠使得根據(jù)本底噪聲數(shù)值來(lái)判定無(wú)線ap設(shè)備當(dāng)前所需要的傳輸速率，使得該無(wú)線ap設(shè)備能夠在pcie1.1和pcie2.0兩種速率間自主切換。

參考圖4所示，本發(fā)明提供一種傳輸速率的調(diào)整方法的另一個(gè)實(shí)施例，包括：

s410獲取第n個(gè)周期的本底噪聲數(shù)值和傳輸速率，比較所述第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系；

s420根據(jù)所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系，調(diào)整第n+1個(gè)周期的傳輸速率；n為整數(shù)，且n≥0。

具體的，本實(shí)施例中，無(wú)線路由器需要分板設(shè)計(jì)或者擴(kuò)展子工作板時(shí)，各分板之間只能通過(guò)一種速率進(jìn)行傳輸，如果想要更換傳輸速率，則需要手動(dòng)去設(shè)置切換。由于本底噪聲noisefloor的值越小，那么干擾越小，無(wú)線信號(hào)越清晰，所需要的傳輸速率越大，因此通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系，能夠使得根據(jù)本底噪聲數(shù)值來(lái)判定無(wú)線ap設(shè)備當(dāng)前所需要的傳輸速率，使得該無(wú)線ap設(shè)備能夠在pcie1.1和pcie2.0兩種速率間自主切換。而本實(shí)施例則是通過(guò)獲取無(wú)線路由器的當(dāng)前時(shí)刻的本底噪聲信數(shù)值，然后根據(jù)所述當(dāng)前時(shí)刻的第n個(gè)本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值范圍中的最大值和最小值進(jìn)行大小關(guān)系的比較，得到比較結(jié)果從而根據(jù)該比較結(jié)果調(diào)整第n+1個(gè)周期的傳輸速率，根據(jù)本底噪聲數(shù)值的大小關(guān)系作出是否需要調(diào)整傳輸速率的判斷，本實(shí)施例可以根據(jù)具體的情況自動(dòng)進(jìn)行傳輸速率的調(diào)整，確保在性能和干擾間的一個(gè)平衡。

參考圖5所示，本發(fā)明提供一種傳輸速率的調(diào)整方法的另一個(gè)實(shí)施例，包括：

s510確定所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系；

s520當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值在所述預(yù)設(shè)本底噪聲數(shù)值范圍內(nèi)時(shí)，控制第n+1個(gè)周期的傳輸速率為所述第n個(gè)周期的傳輸速率；

s530當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值大于所述預(yù)設(shè)本底噪聲數(shù)值范圍的最大值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie1.1對(duì)應(yīng)的傳輸速率；

s540當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值小于所述預(yù)設(shè)本底噪聲數(shù)值范圍的最小值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie2.0對(duì)應(yīng)的傳輸速率。

具體的，本實(shí)施例中，通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系，得到實(shí)際需要進(jìn)行pcie的傳輸速率(pcie1.1或pcie2.0)，使得物理傳輸速率得到更好的利用，傳輸速率的使用率提高的同時(shí)，還能相應(yīng)的減少干擾，使得系統(tǒng)瓶頸不再存在于pcie上，同時(shí)保證系統(tǒng)傳輸鏈路均達(dá)到最大性能。由于pcie1.1頻率為1.25ghz，pcie2.0頻率為2.5ghz，無(wú)線ap設(shè)備wifi為2.4ghz，一般wifi為2.4ghz時(shí)，使用pcie2.0就會(huì)由于頻率相近而產(chǎn)生干擾。在本底噪聲有個(gè)預(yù)設(shè)范圍能夠避免頻繁切換，節(jié)省系統(tǒng)計(jì)算資源，cpu處理效率，避免頻繁切換造成的手機(jī)、電腦等上網(wǎng)終端掉線的情況。能夠使得根據(jù)本底噪聲數(shù)值來(lái)判定無(wú)線ap設(shè)備當(dāng)前所需要的傳輸速率，使得該無(wú)線ap設(shè)備能夠在pcie1.1和pcie2.0兩種速率間自主切換。

參考圖6所示，本發(fā)明提供一種傳輸速率的調(diào)整裝置100的一個(gè)實(shí)施例，包括：

第一獲取模塊110，獲取第n個(gè)周期的本底噪聲數(shù)值和傳輸速率；

第一比較模塊120，比較所述第一獲取模塊110獲取的所述第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；

第一調(diào)整模塊130，根據(jù)所述第一比較模塊120比較得到的所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，調(diào)整第n+1個(gè)周期的傳輸速率；n為整數(shù)，且n≥0。

具體的，本實(shí)施例中，通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，能夠使得根據(jù)本底噪聲數(shù)值來(lái)判定無(wú)線ap設(shè)備當(dāng)前所需要的傳輸速率，使得該無(wú)線ap設(shè)備能夠在pcie1.1和pcie2.0兩種速率間自主切換。而本實(shí)施例則是通過(guò)獲取無(wú)線路由器的當(dāng)前時(shí)刻的本底噪聲信數(shù)值，然后根據(jù)所述當(dāng)前時(shí)刻的第n個(gè)本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值進(jìn)行大小關(guān)系的比較，得到比較結(jié)果從而根據(jù)該比較結(jié)果調(diào)整第n+1個(gè)周期的傳輸速率，根據(jù)本底噪聲數(shù)值的大小關(guān)系作出是否需要調(diào)整傳輸速率的判斷，本實(shí)施例可以根據(jù)具體的情況自動(dòng)進(jìn)行傳輸速率的調(diào)整，確保在性能和干擾間的一個(gè)平衡。

參考圖7所示，相對(duì)于圖6所示的實(shí)施例，本發(fā)明提供一種傳輸速率的調(diào)整裝置100的另一個(gè)實(shí)施例，包括：第一獲取模塊110，第一比較模塊120，和第一調(diào)整模塊130，區(qū)別在于，所述第一調(diào)整模塊130還包括：

第一確定子模塊131，確定所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；

第一控制子模塊132，用于當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值等于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第n+1個(gè)周期的傳輸速率為所述第n個(gè)周期的傳輸速率；

第二控制子模塊133，用于當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值大于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie1.1對(duì)應(yīng)的傳輸速率；

第三控制子模塊134，用于當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值小于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie2.0對(duì)應(yīng)的傳輸速率。

具體的，本實(shí)施例中，通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，得到實(shí)際需要進(jìn)行pcie的傳輸速率(pcie1.1或pcie2.0)，使得物理傳輸速率得到更好的利用，傳輸速率的使用率提高的同時(shí)，還能相應(yīng)的減少干擾，使得系統(tǒng)瓶頸不再存在于pcie上，同時(shí)保證系統(tǒng)傳輸鏈路均達(dá)到最大性能。能夠使得根據(jù)本底噪聲數(shù)值來(lái)判定無(wú)線ap設(shè)備當(dāng)前所需要的傳輸速率，使得該無(wú)線ap設(shè)備能夠在pcie1.1和pcie2.0兩種速率間自主切換。由于通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，得到實(shí)際需要進(jìn)行pcie的傳輸速率，不需要通過(guò)增加pcie的鏈路條數(shù)，避免增加硬件設(shè)計(jì)復(fù)雜度，最大限度的利用切換pcie速率來(lái)提升帶寬的使用率。

優(yōu)選的，所述第一調(diào)整模塊130還包括處理子模塊135，用于在預(yù)設(shè)時(shí)長(zhǎng)后進(jìn)行調(diào)整所述第n+1個(gè)周期的傳輸速率。

處理子模塊135與在預(yù)設(shè)時(shí)長(zhǎng)后進(jìn)行調(diào)整所述第n+1個(gè)周期的傳輸速率，即每次切換前需要在變化區(qū)域保持預(yù)設(shè)時(shí)長(zhǎng)后如一分鐘的趨勢(shì)才能進(jìn)行，避免頻繁切換，能夠節(jié)省系統(tǒng)計(jì)算資源，cpu處理效率，進(jìn)而節(jié)省電量消耗。也能夠減少掉線的情況。

參考圖8所示，本發(fā)明提供一種傳輸速率的調(diào)整裝置200的一個(gè)實(shí)施例，包括：

第二獲取模塊210，獲取第n個(gè)周期的本底噪聲數(shù)值和傳輸速率；

第二比較模塊220，比較所述第二獲取模塊210獲取的所述第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系；

第二調(diào)整模塊230，根據(jù)所述第二比較模塊220比較得到的所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系，調(diào)整第n+1個(gè)周期的傳輸速率；n為整數(shù)，且n≥0。

具體的，本實(shí)施例中，通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系，能夠使得根據(jù)本底噪聲數(shù)值來(lái)判定無(wú)線ap設(shè)備當(dāng)前所需要的傳輸速率，使得該無(wú)線ap設(shè)備能夠在pcie1.1和pcie2.0兩種速率間自主切換。而本實(shí)施例則是通過(guò)獲取無(wú)線路由器的當(dāng)前時(shí)刻的本底噪聲信數(shù)值，然后根據(jù)所述當(dāng)前時(shí)刻的第n個(gè)本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值范圍中的最大值和最小值進(jìn)行大小關(guān)系的比較，得到比較結(jié)果從而根據(jù)該比較結(jié)果調(diào)整第n+1個(gè)周期的傳輸速率，根據(jù)本底噪聲數(shù)值的大小關(guān)系作出是否需要調(diào)整傳輸速率的判斷，本實(shí)施例可以根據(jù)具體的情況自動(dòng)進(jìn)行傳輸速率的調(diào)整，確保在性能和干擾間的一個(gè)平衡。

參考圖9所示，相對(duì)于圖8所示的實(shí)施例，本發(fā)明提供一種傳輸速率的調(diào)整裝置200的另一個(gè)實(shí)施例，包括：第二獲取模塊210，第二比較模塊220，和第二調(diào)整模塊230，區(qū)別在于，所述第二調(diào)整模塊230還包括：

第二確定子模塊231，確定所述第n個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；

第四控制子模塊232，用于當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值等于所述預(yù)設(shè)本底噪聲數(shù)值范圍時(shí)，控制第n+1個(gè)周期的傳輸速率為所述第n個(gè)周期的傳輸速率；

第五控制子模塊233，用于當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值大于所述預(yù)設(shè)本底噪聲數(shù)值范圍的最大值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie1.1對(duì)應(yīng)的傳輸速率；

第六控制子模塊234，用于當(dāng)所述第n個(gè)周期的本底噪聲數(shù)值小于所述預(yù)設(shè)本底噪聲數(shù)值范圍的最小值時(shí)，控制第n+1個(gè)周期的傳輸速率為pcie2.0對(duì)應(yīng)的傳輸速率。

具體的，本實(shí)施例中，通過(guò)比較第n個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系，得到實(shí)際需要進(jìn)行pcie的傳輸速率(pcie1.1或pcie2.0)，使得物理傳輸速率得到更好的利用，傳輸速率的使用率提高的同時(shí)，還能相應(yīng)的減少干擾，使得系統(tǒng)瓶頸不再存在于pcie上，同時(shí)保證系統(tǒng)傳輸鏈路均達(dá)到最大性能。由于pcie1.1頻率為1.25ghz，pcie2.0頻率為2.5ghz，無(wú)線ap設(shè)備wifi為2.4ghz，一般wifi為2.4ghz時(shí)，使用pcie2.0就會(huì)由于頻率相近而產(chǎn)生干擾。在本底噪聲有個(gè)預(yù)設(shè)范圍能夠避免頻繁切換，節(jié)省系統(tǒng)計(jì)算資源，cpu處理效率，避免頻繁切換造成的手機(jī)、電腦等上網(wǎng)終端掉線的情況。能夠使得根據(jù)本底噪聲數(shù)值來(lái)判定無(wú)線ap設(shè)備當(dāng)前所需要的傳輸速率，使得該無(wú)線ap設(shè)備能夠在pcie1.1和pcie2.0兩種速率間自主切換。例如，假設(shè)預(yù)設(shè)本底噪聲數(shù)值范圍為-80dbm～-95dbm，無(wú)線路由器c此時(shí)的傳輸速率為pcie2.0，當(dāng)檢測(cè)無(wú)線路由器c的當(dāng)前本底噪聲為-104dbm時(shí)，由于-104dbm小于-80dbm，因此直至下一進(jìn)程進(jìn)行測(cè)量本地噪聲時(shí)，無(wú)線路由器c保存此時(shí)的傳輸速率pcie2.0不變。當(dāng)檢測(cè)無(wú)線路由器c的當(dāng)前本底噪聲為-78dbm時(shí)，由于-78dbm大于-95dbm，因此無(wú)線路由器c切換自身的傳輸速率為pcie1.1，直至下一進(jìn)程進(jìn)行測(cè)量本地噪聲時(shí)在判斷是否需要切換調(diào)整無(wú)線路由器c的傳輸速率。當(dāng)檢測(cè)無(wú)線路由器c的當(dāng)前本底噪聲為-85dbm時(shí)，由于-85dbm大于-80dbm并且小于-95dbm，因此直至下一進(jìn)程進(jìn)行測(cè)量本地噪聲時(shí)，無(wú)線路由器c保存此時(shí)的傳輸速率pcie2.0不變。

參考圖10所示，本發(fā)明提供一種傳輸速率的調(diào)整方法的一個(gè)實(shí)例，包括：

s101通過(guò)控制cpu發(fā)送gpio信號(hào)；

s102控制路由器讀取內(nèi)核中的noisefloor；

s103判斷讀取的noisefloor與-85dbm的大小關(guān)系；

s104當(dāng)noisefloor＜-85dbm時(shí)，一分鐘后切換傳出速率為pcie2.0；

s105當(dāng)noisefloor＝-85dbm時(shí)，保持上一次傳輸速率一分鐘不變；

s106當(dāng)noisefloor＞-85dbm時(shí)，一分鐘后切換傳出速率為pcie1.1；

本實(shí)施例中是設(shè)定一個(gè)固定的切換值，這里選用noisefloor的數(shù)值作為切換的條件，noisefloor是結(jié)合終端的收發(fā)性能，接收功率等綜合計(jì)算出來(lái)的值，實(shí)驗(yàn)證明-85dbm是一個(gè)性能從好變壞的點(diǎn)，小于-85dbm時(shí)則切換為pcie2.0，大于—85dbm時(shí)測(cè)切換為pcie1.1,在-85dbm保持上一個(gè)狀態(tài)不變，每次切換前需要在變化區(qū)域保持一分鐘的趨勢(shì)才能進(jìn)行，目的是避免頻繁切換。與現(xiàn)有最好技術(shù)相比，本發(fā)明能夠?qū)崿F(xiàn)pcie1.1和pcie2.0兩種傳輸速率之間的自動(dòng)切換，性能和抗干擾的平衡更好。

參考圖11所示，本發(fā)明提供一種傳輸速率的調(diào)整方法的另一個(gè)實(shí)例，包括：

s111通過(guò)控制cpu發(fā)送gpio信號(hào)；

s112控制路由器讀取內(nèi)核中的noisefloor；

s113判斷讀取的noisefloor與-80dbm～-85dbm的大小關(guān)系；

s114當(dāng)noisefloor＜-85dbm時(shí)，切換傳出速率為pcie2.0；

s115當(dāng)-80dbm＜noisefloor＜-85dbm時(shí)，保持上一次傳輸速率不變；

s116當(dāng)noisefloor＞-80dbm時(shí)，切換傳出速率為pcie1.1；

本實(shí)施例中是設(shè)定一個(gè)判斷的區(qū)間，判斷的區(qū)間范圍在-85dbm到-80dbm之間，小于-85dbm時(shí)則切換為pcie2.0，大于-80dbm的時(shí)候用pcie1.1，在-85dbm和-80dbm之間時(shí)，保持上一個(gè)pcie速率的狀態(tài)不變。本實(shí)施例同時(shí)支持兩種pcie傳輸速率，兩種傳輸速率可以自動(dòng)切換，保持性能和抗干擾性的平衡，切換時(shí)候?qū)蛻羰褂脹](méi)有影響，提升用戶的使用體驗(yàn)。

具體的，上述任一個(gè)實(shí)施例均采用了如圖12所示的硬件設(shè)計(jì)，2.4g和5g芯片通過(guò)轉(zhuǎn)接板與cpu連接，通過(guò)寄存器的值的變化得到本底噪聲數(shù)值的計(jì)算，從而根據(jù)計(jì)算得到的本底噪聲數(shù)值來(lái)實(shí)現(xiàn)判斷并完成速率的切換。采用轉(zhuǎn)接板使得空間上設(shè)置更合理，分板設(shè)計(jì)也更能避免干擾。

應(yīng)當(dāng)說(shuō)明的是，上述實(shí)施例均可根據(jù)需要自由組合。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。