本發(fā)明涉及can總線集成電路，具體講,涉及基于soc技術(shù)的集成cn總線節(jié)點芯片結(jié)構(gòu)。

背景技術(shù)：

無線傳感器具有有線技術(shù)無法取代的優(yōu)勢，因其成本低廉、靈活性高等特點逐步滲透到工業(yè)控制的各個環(huán)節(jié)，結(jié)合現(xiàn)場總線可實現(xiàn)傳感器與上位控制機的可靠數(shù)據(jù)傳輸。例如，在汽車直接式壓力輪胎監(jiān)測系統(tǒng)應(yīng)用中，需利用輪胎內(nèi)部的無線壓力傳感器獲得輪胎內(nèi)的氣壓數(shù)據(jù)，并且通過can(controllerareanetwork)總線傳輸至上位控制機用以判斷輪胎氣壓是否異常，之后加以控制保持輪胎內(nèi)氣壓正常。soc(systemonchip)即片上系統(tǒng)，將微處理器、模擬ip核、數(shù)字ip核和存儲器(或片外存儲控制接口)集成在單一芯片上，它通常是客戶定制的，或是面向特定用途的標(biāo)準(zhǔn)產(chǎn)品。soc是集成電路發(fā)展的必然趨勢，是技術(shù)發(fā)展的必然，也是ic產(chǎn)業(yè)未來的發(fā)展。

can控制器局域網(wǎng)絡(luò)是iso國際標(biāo)準(zhǔn)化的串行現(xiàn)場總線通信協(xié)議，以其高可靠性、高傳輸速率、高實時性等特點，廣泛應(yīng)用于汽車電子、工業(yè)控制、航空電子和醫(yī)療器械等領(lǐng)域。在傳統(tǒng)分布式無線傳感器can總線數(shù)據(jù)通信系統(tǒng)中，通信節(jié)點主要包括無線傳感器、主控制器、can控制器和can收發(fā)器，圖1為傳統(tǒng)無線傳感器can總線網(wǎng)絡(luò)及節(jié)點的實現(xiàn)方式示意圖。在傳統(tǒng)的通信系統(tǒng)中主控制器、can控制器和收發(fā)器需使用分立的芯片，節(jié)點的集成度較低，can總線通信系統(tǒng)設(shè)計人員需要對主控制器、can控制器和收發(fā)器分別進行調(diào)試，增加了系統(tǒng)設(shè)計人員的設(shè)計與調(diào)試難度。為解決以上問題，本文基于soc設(shè)計技術(shù)并根據(jù)can總線標(biāo)準(zhǔn)協(xié)議can2.0b，采用混合信號集成電路設(shè)計技術(shù)設(shè)計了一款集成主控制器、can總線控制器和收發(fā)器的高速通信芯片，簡化can總線通信系統(tǒng)的節(jié)點設(shè)計，提高了系統(tǒng)的穩(wěn)定性與可靠性。

參考文獻：

[1]尹光洪.基于can總線的低功耗無線傳感器網(wǎng)絡(luò)研究與實現(xiàn)[d].長沙：國防科技大學(xué)，2009。

[2]李曉，李芮，王志斌，韓楓.基于dsp和fpga的can總線通信系統(tǒng)設(shè)計[j].計算機測量與控制，2015，23(1)：284-286。

[3]chunhua，zengmingpan，siyangwang.canbuscommunicationsystembasedonsoctechnology[c].internationalconferenceonintelligentcomputingandintegratedsystems(iciss)，2010：322–325。

技術(shù)實現(xiàn)要素：

為克服現(xiàn)有技術(shù)的不足，本發(fā)明旨在提出集成cn總線節(jié)點芯片結(jié)構(gòu)，簡化can總線通信系統(tǒng)的節(jié)點設(shè)計，減小can總線通信系統(tǒng)設(shè)計人員的設(shè)計與調(diào)試難度，提高系統(tǒng)的穩(wěn)定性與可靠性。為此，本發(fā)明采用的技術(shù)方案是，基于soc技術(shù)的集成cn總線節(jié)點芯片，由總控制器、can總線協(xié)議控制器單元、收發(fā)電路單元構(gòu)成，總控制器用于實現(xiàn)對can總線協(xié)議控制器的寄存器配置并且完成數(shù)據(jù)的讀出與寫入；can總線協(xié)議控制器單元用于實現(xiàn)can總線數(shù)據(jù)鏈路層內(nèi)容，包括數(shù)據(jù)成幀、錯誤檢測和驗收濾波；can收發(fā)電路單元實現(xiàn)can總線物理層內(nèi)容，完成物理總線電平與邏輯電平的轉(zhuǎn)換。

總控制器為單片機ip核，包括cpu、存儲器、控制器和i/o口，其中cpu是處理數(shù)據(jù)位寬為8bit的中央處理器單元，一次處理一個8bit的二進制數(shù)，而且數(shù)據(jù)是按照字節(jié)為單位而進行處理的，單片機ip核通過i/o口實現(xiàn)與can控制器的連接。

can總線協(xié)議控制器單元，具體由子模塊registers、btl、bsp構(gòu)成，同時完成與三態(tài)接口、三態(tài)pad有關(guān)的接口邏輯轉(zhuǎn)換；其中，registers：實現(xiàn)接口管理邏輯的部分功能，解釋來自cpu的命令，控制can寄存器的尋址，實現(xiàn)內(nèi)部寄存器的讀寫，并向主控制器提供中斷信息和狀態(tài)信息；btl：實現(xiàn)位時序邏輯功能，在報文起始處對總線傳輸數(shù)據(jù)與can總線上的位數(shù)據(jù)流進行同步，在之后接收報文的過程中，對時序偏差進行再次同步；bsp：實現(xiàn)位流處理器和錯誤管理邏輯的功能，包括子模塊acf、fifo，執(zhí)行can總線模塊的錯誤檢測、仲裁、填充和故障處理；acf：用于實現(xiàn)驗收濾波器功能，通過對總線上接收到報文幀的控制域進行驗收濾波和驗收屏蔽，確定其是否能夠通過濾波進入接收緩沖器；fifo：bsp子模塊，用于存儲從can總線上接收到并被確認的信息，并且對接收到的報文數(shù)目進行計數(shù)，同時在數(shù)據(jù)溢出時產(chǎn)生溢出信號。

收發(fā)電路中發(fā)送單元結(jié)構(gòu)具體是，兩個串接電阻r1和r2通過分壓得到用于提供總線的隱性偏置，p0與n0晶體管用于產(chǎn)生符合can總線規(guī)定的差分標(biāo)準(zhǔn)電平，p0與n0晶體管之間串接的電阻r3和r4用于隔離顯性電平和隱性電平。

收發(fā)電路中接收單元由比較器構(gòu)成，具體地，n1與n2管組成電平降低電路，采用源跟隨設(shè)計將canh電平降低，p3、p4、p5、p6、n7、n8晶體管是比較器的核心電路單元，n7、n8管是差分對輸入級，p3、p6管為短接成二極管形式的有源負載，p1、p2、n5、n6管實現(xiàn)輸出從差分到單端的轉(zhuǎn)換，n3與n4管組成鏡像電流鏡，用于對差分放大器進行直流偏置；比較器一共有兩條反饋通路，第一條是通過晶體管n7和n8共源節(jié)點的串聯(lián)電流反饋，表現(xiàn)為負反饋；第二條是p4和p5管的源漏極并聯(lián)電壓反饋，這條反饋通路是正反饋，當(dāng)正反饋系數(shù)小于負反饋的系數(shù)時，整個比較器電路將表現(xiàn)為負反饋，同時電路將失去遲滯效果，當(dāng)電路的正反饋系數(shù)大于負反饋系數(shù)時，整個比較器電路將會表現(xiàn)為正反饋，同時比較器電路將出現(xiàn)遲滯效果。

本發(fā)明的特點及有益效果是：

根據(jù)can總線標(biāo)準(zhǔn)協(xié)議與電氣規(guī)定并結(jié)合soc設(shè)計技術(shù)一款高速can總線節(jié)點通信芯片，該芯片集成主控制器、can協(xié)議控制器與收發(fā)器實現(xiàn)節(jié)點小型化設(shè)計，可快速便捷地應(yīng)用在高速無線傳感器can總線通信系統(tǒng)中，提高系統(tǒng)的穩(wěn)定性與可靠性。

附圖說明：

圖1傳統(tǒng)無線傳感器can總線網(wǎng)絡(luò)節(jié)點結(jié)構(gòu)。

圖2芯片整體結(jié)構(gòu)框圖。

圖3mcs51單片機ip核框圖。

圖4協(xié)議控制單元框圖。

圖5收發(fā)電路單元結(jié)構(gòu)圖。

圖6接收遲滯比較器電路設(shè)計。

具體實施方式

can總線節(jié)點集成芯片包含總控制器、can控制器和收發(fā)器，分別用以實現(xiàn)can總線數(shù)據(jù)鏈路層和物理層的總線規(guī)定。根據(jù)標(biāo)準(zhǔn)協(xié)議內(nèi)容對芯片進行功能模塊劃分，整體結(jié)構(gòu)框圖如圖2所示。

其中總控制器采用mcs51單片機ip核，用于實現(xiàn)對can總線協(xié)議控制器的寄存器配置并且完成數(shù)據(jù)的讀出與寫入。can總線協(xié)議控制器單元實現(xiàn)can總線數(shù)據(jù)鏈路層內(nèi)容，主要包括數(shù)據(jù)成幀、錯誤檢測和驗收濾波等。根據(jù)其功能特點劃分為接口管理邏輯、位流處理器、驗收濾波器、位時序邏輯、信息緩沖器以及錯誤管理邏輯。接口管理邏輯用于執(zhí)行微控制器的命令，管理總線控制器單元的內(nèi)部尋址；位流處理器用來控制數(shù)據(jù)緩沖器和can總線之間的數(shù)據(jù)流同時執(zhí)行錯誤檢測等功能；驗收濾波器用于識別can總線網(wǎng)絡(luò)中的幀標(biāo)識符；位時序邏輯負責(zé)處理與總線相關(guān)的位時序；信息緩沖器用于存儲收發(fā)的信息，將其劃分為發(fā)送緩沖器和接收緩沖器；錯誤管理邏輯用于錯誤管制，包括錯誤判斷以及錯誤處理等內(nèi)容。

can收發(fā)電路單元實現(xiàn)can總線物理層內(nèi)容，完成物理總線電平與邏輯電平的轉(zhuǎn)換。物理總線電平為差分電平形式，canh為高電平端，canl為低電平端。tx端口將經(jīng)協(xié)議控制器單元處理過的數(shù)據(jù)發(fā)送到收發(fā)電路單元，之后由收發(fā)電路單元發(fā)送到物理總線上；收發(fā)電路將從物理總線上接收的差分電平處理為數(shù)字信號，通過rx端傳輸?shù)絽f(xié)議控制器單元。

mcs51單片機ip核的架構(gòu)如圖3所示，主要包括cpu、存儲器、控制器和i/o口。其中cpu是處理數(shù)據(jù)位寬為8bit的中央處理器單元，一次可以處理一個8bit的二進制數(shù)，而且數(shù)據(jù)是按照字節(jié)為單位而進行處理的，8051單片機內(nèi)部的cpu是由算數(shù)運算單元alu、外圍的定時計數(shù)器及內(nèi)部的控制寄存器，3大塊邏輯電路組成的；控制器控制著整個單片機的運行，他具體由控制邏輯、ir指令寄存器、程序計數(shù)器和其他的一些組合邏輯電路組成；mcs51系列的存儲器分為器rom和ram，分別用于存儲程序和數(shù)據(jù)，采用獨立尋址的方式；51系列的單片機共有4組i/o端口，每組端口都是8bit的數(shù)據(jù)位寬，51系列單片機是屬于總線型結(jié)構(gòu)型的，通過地址/數(shù)據(jù)總線能夠可以與ram、rom存儲器或并行i/o接口芯片連接，i/o口實現(xiàn)與can控制器的連接。

根據(jù)can總線集成芯片的架構(gòu)和功能要求，對數(shù)字電路模塊進行系統(tǒng)規(guī)劃和功能分析，最終設(shè)計的協(xié)議控制單元框如圖4所示。

top：數(shù)字電路頂層模塊，包括子模塊registers、btl、bsp，同時完成與三態(tài)接口、三態(tài)pad有關(guān)的接口邏輯轉(zhuǎn)換；registers：實現(xiàn)接口管理邏輯的部分功能，解釋來自cpu的命令，控制can寄存器的尋址，實現(xiàn)內(nèi)部寄存器的讀寫，并向主控制器提供中斷信息和狀態(tài)信息；btl：實現(xiàn)位時序邏輯功能，在報文起始處對總線傳輸數(shù)據(jù)與can總線上的位數(shù)據(jù)流進行同步，在之后接收報文的過程中，對時序偏差進行再次同步；bsp：實現(xiàn)位流處理器和錯誤管理邏輯的功能，包括子模塊acf、fifo。執(zhí)行can總線模塊的錯誤檢測、仲裁、填充和故障處理；acf：bsp子模塊，用于實現(xiàn)驗收濾波器功能，通過對總線上接收到報文幀的控制域進行驗收濾波和驗收屏蔽，確定其是否能夠通過濾波進入接收緩沖器；fifo：bsp子模塊，用于存儲從can總線上接收到并被確認的信息，并且對接收到的報文數(shù)目進行計數(shù)，同時在數(shù)據(jù)溢出時產(chǎn)生溢出信號。

收發(fā)電路單元為電平轉(zhuǎn)換接口，根據(jù)can總線電平規(guī)定，canh和canl電平分別為3.5v和1.5v時表示低電平“0”(顯性狀態(tài))，canh和canl電平均是2.5v時表示高電平“1”(隱性狀態(tài))。收發(fā)電路單元所主要包括兩個部分，分別是發(fā)送電路模塊和接收電路模塊，收發(fā)電路單元結(jié)構(gòu)如圖5所示，圖中電阻r5為物理總線等效負載電阻，r1和r2通過分壓得到2.5v電壓用于提供總線的隱性偏置，r3和r4用于隔離顯性電平和隱性電平，兩個二極管起保護作用防止總線上電平過高或過低對電源造成影響，p0與n0晶體管用于產(chǎn)生符合can總線規(guī)定的標(biāo)準(zhǔn)電平。根據(jù)can總線電氣規(guī)定，總線等效電阻在標(biāo)準(zhǔn)應(yīng)用環(huán)境下典型值為60ω，所以實際設(shè)計過程中為保證發(fā)送電路有足夠的驅(qū)動能力，發(fā)送電路驅(qū)動電流的設(shè)定需留有一定的裕度，因此最終針對總線負載r5為50ω時進行電路設(shè)計。p0與n0晶體管同時導(dǎo)通時canh和canl的電平分別為3.5v、1.5v，此時需向總線提供40ma驅(qū)動電流，驅(qū)動電流較大，為滿足總線的驅(qū)動需求p0、n0開關(guān)晶體管的尺寸較大以提供足夠的輸出電流，大尺寸開關(guān)晶體管前級采用反相器級聯(lián)的方式進行驅(qū)動達到較快的開關(guān)速度。

接收電路為一個電壓遲滯比較器，通過比較總線上的差分電壓改變接收端rx的邏輯狀態(tài)。根據(jù)can電氣規(guī)定，canh和canl之間的電壓差大于0.9v時代表總線邏輯狀態(tài)為“0”；當(dāng)canh和canl之間的電壓差小于0.5v時代表總線邏輯狀態(tài)為“1”，因此比較器的遲滯電壓為400mv。通常遲滯比較器的正負輸入端電平差值大于正閾值或者小于負閾值電壓時發(fā)生狀態(tài)翻轉(zhuǎn)，即傳輸特性中心點電平為0v，不符合can總線邏輯狀態(tài)翻轉(zhuǎn)特點，因此電路設(shè)計先將canh的電平降低0.7v，降低后的電平信號和canl作為比較器核心電路的正負輸入端進行比較，保證輸入輸出特點與can總線電平規(guī)定相符合，比較器電路設(shè)計如圖6所示。圖中n1與n2管組成電平降低電路，采用源跟隨設(shè)計將canh電平降低0.7v，p3、p4、p5、p6、n7、n8晶體管是比較器的核心電路單元，n7、n8管是差分對輸入級，p3、p6管為短接成二極管形式的有源負載，p1、p2、n5、n6管實現(xiàn)輸出從差分到單端的轉(zhuǎn)換，n3與n4管組成鏡像電流鏡，用于對差分放大器進行直流偏置。此電路中一共有兩條反饋通路，第一條是通過晶體管n7和n8共源節(jié)點的串聯(lián)電流反饋，表現(xiàn)為負反饋；第二條是p4和p5管的源漏極并聯(lián)電壓反饋，這條反饋通路是正反饋。當(dāng)正反饋系數(shù)小于負反饋的系數(shù)時，整個電路將表現(xiàn)為負反饋，同時電路將失去遲滯效果，當(dāng)電路的正反饋系數(shù)大于負反饋系數(shù)時，整個電路將會表現(xiàn)為正反饋，同時電路將出現(xiàn)遲滯效果。

can總線節(jié)點芯片主要用于無線傳感器和工業(yè)控制鄰域，可方便地組建can總線通信系統(tǒng)同時可以取代傳統(tǒng)can總線系統(tǒng)中的通信節(jié)點，只需將芯片的canh和canl端接至總線系統(tǒng)的差分線纜上便可正常通信。