本發(fā)明涉及光通訊光纖傳輸系統(tǒng)技術(shù)領(lǐng)域，特別是一種高速dac測試系統(tǒng)和方法。

背景技術(shù)：

當(dāng)100g進(jìn)入人們的視野后，如何實(shí)現(xiàn)現(xiàn)有10g系統(tǒng)的平穩(wěn)升級成了人們討論的關(guān)鍵,而雙偏振相干四相相移鍵控(dp-qpsk)技術(shù)不僅提高了光譜利用率，而且降低了對信號鏈路的依賴性。

dp-qpsk的編碼調(diào)制的原理是：cw激光器發(fā)射的光波通過分偏器分成兩個偏振態(tài)相互正交的光波，分別用于調(diào)制兩個qpsk調(diào)制器，qpsk調(diào)制器由兩個馬赫增德爾調(diào)制器(mzm)構(gòu)成，共有4個mzm。每個mzm都由25gbps速率的基帶不歸零的電信號驅(qū)動。qpsk調(diào)制器的兩路正交調(diào)制信號(i路和q路)，分別由一個mzm的輸出信號和另一個mzm通過90°相位延遲器后的輸出信號得到，再將i、q兩路信號耦合在一起，就得到一束qpsk調(diào)制光信號。兩個qpsk調(diào)制器分別調(diào)制兩路偏振態(tài)正交的光信號，再通過合偏器將它們耦合在一起，就形成了dp-qpsk信號，最后送入光纖鏈路中進(jìn)行傳輸。其中4個mzm的電驅(qū)動信號是由高速數(shù)模轉(zhuǎn)換芯片產(chǎn)生。其提供了把數(shù)字信號轉(zhuǎn)換成模擬信號已進(jìn)行下一步的調(diào)制的功能。

目前的在dp-qpsk系統(tǒng)中測試高速dac的方法存在固有的缺陷：用硬件搭建完整的高速dp-qpsk系統(tǒng)非常昂貴，且dac一般集成在商用的dsp里，無法單獨(dú)進(jìn)行評估，同時需要開發(fā)復(fù)雜的fpga算法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的主要目的在于克服現(xiàn)有技術(shù)中的測試高速dac成本過高且無法單獨(dú)評估的缺陷，提出一種高速dac測試系統(tǒng)和方法，測試方法和步驟簡單、成本低。

本發(fā)明采用如下技術(shù)方案：

一種高速dac測試系統(tǒng)，包括

仿真模塊，包括dp-qpsk信號源單元、dp-qpsk單元和光接收機(jī)，該dp-qpsk信號源單元用于產(chǎn)生dp-qpsk數(shù)據(jù)流，該dp-qpsk單元用于實(shí)現(xiàn)dp-qpsk編碼調(diào)制得到dp-qpsk調(diào)制光信號；該光接收機(jī)與dp-qpsk單元相連以將dp-qpsk調(diào)制光信號進(jìn)行解碼和恢復(fù)；

任意波形發(fā)生器，與仿真模塊相連以接收dp-qpsk數(shù)據(jù)流，輸出時鐘信號；

碼型發(fā)生器，與仿真模塊相連以接收dp-qpsk數(shù)據(jù)流，輸出低速數(shù)字信號及控制信號；

高速緩存電路，與碼型發(fā)生器相連，用于將低速數(shù)字信號轉(zhuǎn)換為高速數(shù)字信號；

高速dac，與任意波形發(fā)生器和高速緩存電路相連，用于根據(jù)時鐘信號將高速數(shù)字信號轉(zhuǎn)換為高速模擬信號；

高速示波器，與高速dac相連，用于將高速模擬信號發(fā)送至仿真模塊；

仿真模塊接收高速模擬信號，結(jié)合dp-qpsk單元實(shí)現(xiàn)dp-qpsk編碼調(diào)制，經(jīng)光接收機(jī)進(jìn)行信號解碼和恢復(fù)，將恢復(fù)的信號與dp-qpsk數(shù)據(jù)流進(jìn)行比對實(shí)現(xiàn)測試。

優(yōu)選的，所述dp-qpsk單元包括激光器、分偏器、四個線性放大器、合偏器和兩個qpsk調(diào)制器；該激光器持續(xù)發(fā)射激光；該分偏器接收激光器發(fā)射的光波，并輸出兩個正交的光波至對應(yīng)的qpsk調(diào)制器；每個線性放大器接收高速模擬信號并放大后送至qpsk調(diào)制器；該兩個qpsk調(diào)制器將光波和高速模擬信號進(jìn)行qpsk調(diào)制并輸出兩路正交的qpsk調(diào)制光信號；該合偏器與兩個qpsk調(diào)制器相連將兩路正交的qpsk調(diào)制光信號進(jìn)行耦合得到dp-qpsk調(diào)制光信號。

優(yōu)選的，所述qpsk調(diào)制器包括一個分光器、兩個合光器、兩個mzm調(diào)制器；該分光器與所述分偏器相連將光波分為兩路；該兩mzm調(diào)制器分別與對應(yīng)的分光器及線性放大器相連以根據(jù)高速模擬信號的變化對光波進(jìn)行調(diào)制得到兩路正交的調(diào)制信號；該合光器與兩mzm調(diào)制器相連以將兩路正交的調(diào)制信號進(jìn)行耦合得到qpsk調(diào)制光信號。

優(yōu)選的，所述仿真模塊還包括比較單元，該比較單元與所述光接收機(jī)和所述dp-qpsk信號源單元相連以將恢復(fù)的信號與dp-qpsk數(shù)據(jù)流進(jìn)行比計算信號的誤碼率和誤差向量幅度evm。

優(yōu)選的，所述仿真模塊還包括labview控制單元，該labview控制單元與dp-qpsk信號源單元、所述碼型發(fā)生器、所述任意波形發(fā)生器、所述高速示波器和所述dp-qpsk單元相連用于實(shí)現(xiàn)dp-qpsk信號源單元與所述碼型發(fā)生器和所述任意波形發(fā)生器之間，所述高速示波器與所述dp-qpsk單元之間的數(shù)據(jù)交互。

優(yōu)選的，所述碼型發(fā)生器、所述任意波形發(fā)生器、所述高速示波器、所述仿真模塊均設(shè)有支持gpib或usb或tcp/ip通訊協(xié)議的數(shù)據(jù)通訊接口。

優(yōu)選的，所述碼型發(fā)生器設(shè)有至少六路數(shù)字信號輸出端和三路控制信號輸出端。

優(yōu)選的，所述任意波形發(fā)生器設(shè)有至少兩路時鐘信號輸出端，且其采樣速率大于時鐘信號速率的兩倍。

優(yōu)選的，所述高速示波器的采樣速率和帶寬大于所述高速dac的速率和帶寬。

一種高速dac測試方法，其特征在于，包括如下步驟：

1)通過仿真模塊產(chǎn)生dp-qpsk數(shù)據(jù)流；

2)將dp-qpsk數(shù)據(jù)流輸入碼型發(fā)生器以輸出低速數(shù)字信號及控制信號，及將dp-qpsk數(shù)據(jù)流輸入任意波形發(fā)生器以輸出時鐘信號；

3)將低速數(shù)字信號轉(zhuǎn)換為高速數(shù)字信號，及根據(jù)時鐘信號將高速數(shù)字信號轉(zhuǎn)換為高速模擬信號；

4)將高速模擬信號發(fā)送至仿真模塊，仿真模塊進(jìn)行dp-qpsk編碼調(diào)制得到dp-qpsk調(diào)制光信號；

5)光接收機(jī)對dp-qpsk調(diào)制光信號進(jìn)行信號解碼和恢復(fù)，再將恢復(fù)的信號與dp-qpsk數(shù)據(jù)流進(jìn)行比對。由上述對本發(fā)明的描述可知，與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果：

本發(fā)明的系統(tǒng)和方法，通過仿真模塊產(chǎn)生dp-qpsk數(shù)據(jù)流，將其輸入碼型發(fā)生器和任意波形發(fā)生器以輸出低速數(shù)字信號和時鐘信號，將低速數(shù)字信號轉(zhuǎn)換為高速數(shù)字信號，及根據(jù)時鐘信號將高速數(shù)字信號轉(zhuǎn)換為高速模擬信號；再將高速模擬信號發(fā)送至仿真模塊，進(jìn)行dp-qpsk編碼調(diào)制得到dp-qpsk調(diào)制光信號，經(jīng)光接收機(jī)進(jìn)行信號解碼和恢復(fù)，將恢復(fù)的信號與dp-qpsk數(shù)據(jù)流進(jìn)行比對，計算信號的誤碼率和誤差向量幅度evm，實(shí)現(xiàn)測試和評估高速dac的性能。本發(fā)明的系統(tǒng)和方法單獨(dú)對高速dac進(jìn)行測試，實(shí)現(xiàn)方式和方法簡單、成本低。

附圖說明

圖1為本發(fā)明系統(tǒng)的組成模塊圖；

圖2為本發(fā)明dp-qpsk單元的組成圖；

其中：10、仿真模塊，11、dp-qpsk信號源單元，12、labview控制單元，13、dp-qpsk單元，14、光接收機(jī)，15、比較單元，16、激光器，17、分偏器，18、線性放大器，19、合偏器，20、qpsk調(diào)制器、21、分光器，22、合光器，23、mzm調(diào)制器，30、任意波形發(fā)生器，40、碼型發(fā)生器，50、高速緩存電路，60、高速dac，70、高速示波器。

具體實(shí)施方式

以下通過具體實(shí)施方式對本發(fā)明作進(jìn)一步的描述。

參照圖1，一種高速dac測試系統(tǒng)，包括：仿真模塊10、任意波形發(fā)生器30、碼型發(fā)生器40、高速緩存電路50、高速dac60和高速示波器70等。

該仿真模塊10包括dp-qpsk信號源單元11、labview控制單元12、dp-qpsk單元13、光接收機(jī)14和比較單元15。該dp-qpsk信號源單元11用于產(chǎn)生dp-qpsk數(shù)據(jù)流，并輸入至任意波形發(fā)生器30和碼型發(fā)生器40。該dp-qpsk單元13用于實(shí)現(xiàn)dp-qpsk編碼調(diào)制得到dp-qpsk調(diào)制光信號。該光接收機(jī)14與dp-qpsk單元13相連以將dp-qpsk調(diào)制光信號進(jìn)行解碼和恢復(fù)。該比較單元15與光接收機(jī)14和dp-qpsk信號源單元11相連以將恢復(fù)的信號與dp-qpsk數(shù)據(jù)流進(jìn)行比計算信號的誤碼率和誤差向量幅度evm，實(shí)現(xiàn)評測高速dac60。該labview控制單元12與dp-qpsk信號源單元11、碼型發(fā)生器40、任意波形發(fā)生器30、高速示波器70和dp-qpsk單元13相連用于實(shí)現(xiàn)dp-qpsk信號源單元11與碼型發(fā)生器40和任意波形發(fā)生器30之間，高速示波器70與dp-qpsk單元13之間的數(shù)據(jù)交互，其采用txt或csv文件等數(shù)據(jù)文件來實(shí)現(xiàn)交換數(shù)據(jù)。labview控制單元12設(shè)有支持gpib、usb或tcp/ip通訊協(xié)議的數(shù)據(jù)通訊接口。

任意波形發(fā)生器30與仿真模塊10相連以接收dp-qpsk數(shù)據(jù)流并輸出時鐘信號，其具有支持gpib、usb或tcp/ip通訊協(xié)議的數(shù)據(jù)通訊接口。任意波形發(fā)生器30還設(shè)有至少兩路時鐘信號輸出端，且其采樣速率大于時鐘信號速率的兩倍。

碼型發(fā)生器40，與仿真模塊10相連以接收dp-qpsk數(shù)據(jù)流，輸出低速數(shù)字信號及控制信號，其具有支持gpib、usb或tcp/ip通訊協(xié)議的數(shù)據(jù)通訊接口，以及至少六路數(shù)字信號輸出端和三路控制信號輸出端。

高速緩存電路50，用于將低速數(shù)字信號轉(zhuǎn)換為高速數(shù)字信號，其具有與碼型發(fā)生器40相連的低速數(shù)字信號和控制信號輸入端，以及與高速dac60相連的高速數(shù)字信號輸出端。

高速dac60，與任意波形發(fā)生器30和高速緩存電路50相連，用于根據(jù)時鐘信號將高速數(shù)字信號轉(zhuǎn)換為高速模擬信號。其設(shè)有高速數(shù)字信號輸入端、高速時鐘信號輸入端和高速模擬信號輸出端。

高速示波器70，與高速dac60相連，用于將高速模擬信號發(fā)送至仿真模塊10。其具有支持gpib、usb或tcp/ip通訊協(xié)議的數(shù)據(jù)通訊接口，及高速模擬信號輸入端。高速示波器70的采樣速率和帶寬大于高速dac60的速率和帶寬。

參照圖2，dp-qpsk單元13包括激光器16、分偏器17、四個線性放大器18、合偏器19和兩qpsk調(diào)制器20。該激光器16為cw激光器，仿真在一段較長時間范圍內(nèi)以連續(xù)方式持續(xù)發(fā)射激光。該分偏器17接收激光器16發(fā)射的光波，并輸出兩個正交的光波，其兩輸出端與兩qpsk調(diào)制器20一一對應(yīng)相連。每個線性放大器18通過labview控制單元12接收高速模擬信號，并對該信號的幅度進(jìn)行放大后送至qpsk調(diào)制器20，使之滿足后端的mzm調(diào)制器23(馬赫增德爾調(diào)制器)的調(diào)制幅度要求，其中兩個線性放大器18對應(yīng)一個qpsk調(diào)制器20。該qpsk調(diào)制器20將光波和高速模擬信號進(jìn)行qpsk調(diào)制并輸出qpsk調(diào)制光信號，兩個qpsk調(diào)制器20輸出兩路正交的qpsk調(diào)制光信號。該合偏器19與兩qpsk調(diào)制器20的輸出端相連將兩路正交的qpsk調(diào)制光信號進(jìn)行耦合得到dp-qpsk調(diào)制光信號。

其中，qpsk調(diào)制器20包括一個分光器21、兩個合光器22、兩個mzm調(diào)制器23。該分光器21與分偏器17一輸出端相連將光波分為兩路。該兩mzm調(diào)制器23分別與該分光器21及對應(yīng)的兩線性放大器18相連，因mzm調(diào)制器23通過控制其偏置電壓，可實(shí)現(xiàn)不同邊帶的調(diào)制。每個mzm調(diào)制器23根據(jù)高速模擬信號的變化對光波進(jìn)行調(diào)制得到調(diào)制信號，兩個mzm調(diào)制器23的相位相差90°以得到兩路正交的調(diào)制信號。該合光器22與兩mzm調(diào)制器23的輸出端相連以將兩路正交的調(diào)制信號進(jìn)行耦合得到qpsk調(diào)制光信號。

該光接收機(jī)14接收dp-qpsk調(diào)制光信號進(jìn)行信號解碼和恢復(fù)，送至比較單元15。該比較單元15將恢復(fù)的信號與dp-qpsk數(shù)據(jù)流進(jìn)行比對，計算信號的誤碼率和誤差向量幅度evm。不同性能的高速dac60會導(dǎo)致最終誤碼率和evm的不同，由此可以測試和評估高速dac60的性能。

本發(fā)明還提出一種高速dac測試方法，包括如下步驟：

1)通過仿真模塊10的dp-qpsk信號源單元11產(chǎn)生dp-qpsk數(shù)據(jù)流；

2)dp-qpsk數(shù)據(jù)流采用數(shù)據(jù)文件形式經(jīng)labview控制單元12，通過tcp/ip協(xié)議將數(shù)據(jù)傳輸?shù)酱a型發(fā)生器40和任意波形發(fā)生器30，碼型發(fā)生器40的采樣率為1ghz，存儲深度為128m，其輸出低速數(shù)字信號及控制信號。任意波形發(fā)生器30采樣率100ghz，輸出時鐘50ghz，輸出兩路相位相差180°時鐘信號。

3)將數(shù)據(jù)以100mbps的速率寫入到高速緩存電路50的flash中，flash緩存可以存儲1m的數(shù)據(jù)，flash有六十路數(shù)據(jù)輸出通道，每路可以以5gb/s及以下的速率讀出。flash的六十路數(shù)據(jù)輸出通道通過并行轉(zhuǎn)串行電路將六十路5gb/s數(shù)據(jù)轉(zhuǎn)換為六路50gb/s數(shù)據(jù)，被測高速dac60以高速工作時鐘50ghz的速率將高速緩存電路50輸出的六路50gb/s數(shù)據(jù)轉(zhuǎn)換成高速模擬信號。

4)高速示波器70采集被測的高速dac60輸出的模擬信號，高速示波器70采樣率160ghz，帶寬50ghz，兩路模擬輸入通道，高速示波器70采集的模擬波形，通過tcp/ip協(xié)議將數(shù)據(jù)采集到labview控制單元12，進(jìn)入仿真模塊10進(jìn)行處理，并保存為數(shù)據(jù)文件。labview控制單元12將高速模擬信號恢復(fù)為電信號發(fā)送至線性放大器18，結(jié)合dp-qpsk單元13進(jìn)行dp-qpsk編碼調(diào)制得到dp-qpsk調(diào)制光信號。

5)光接收機(jī)14可以對收到的信號進(jìn)行恢復(fù)和解碼，再和dp-qpsk信號源單元11的信號進(jìn)行對比，計算信號的誤碼率和誤差向量幅度evm。不同性能的高速dac60會導(dǎo)致最終誤碼率和evm的不同，由此，可以測試和評估高速dac的性能。

上述僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的設(shè)計構(gòu)思并不局限于此，凡利用此構(gòu)思對本發(fā)明進(jìn)行非實(shí)質(zhì)性的改動，均應(yīng)屬于侵犯本發(fā)明保護(hù)范圍的行為。