本發(fā)明具體涉及一種高速數(shù)傳接收機及其數(shù)據(jù)處理方法。

背景技術(shù)：

通信，是現(xiàn)代社會發(fā)展的重要保障，也是現(xiàn)代保證作戰(zhàn)指揮順利達成的重要手段之一。時下，人們常用的無線電通信，其最大的優(yōu)點在于迅速，而其最大缺點則是保密性差，而且極易受到干擾。

伴隨著激光的產(chǎn)生，一種新穎奇特的通信——激光通信問世了。激光通信具有抗干擾能力強、抗截獲能力強、安全保密性好、體積小重量輕功耗低等優(yōu)點，通信的質(zhì)量更高。尤其是近年來，隨著光導(dǎo)纖維通信的高速發(fā)展，給激光通信帶來了明媚的春天，成為現(xiàn)代通信的“熱門”領(lǐng)域。激光通信依據(jù)傳輸介質(zhì)的不同，主要分為光纖通信、大氣通信、空間通信和水下通信四類，其中最常見、發(fā)展最成熟的是大氣激光通信和光纖通信。

衛(wèi)星之間激光通信就是將信息電信號通過調(diào)制加載在激光上，通信的兩端通過初定位和調(diào)整，再經(jīng)過光束的捕獲、瞄準、跟蹤建立起動態(tài)光通信鏈路，然后光再通過真空或大氣信道傳輸信息。

而現(xiàn)有地面上通用數(shù)據(jù)激光傳輸?shù)牧鞒檀篌w如圖1所示，而現(xiàn)有的數(shù)傳接收機，其硬件模塊大體如圖2所示：接收機接收到激光信號后，通過電信號轉(zhuǎn)換器轉(zhuǎn)換為電信號，然后通過放大器和正交混頻器后分為I支路和Q支路，然后再次通過放大器放大后進入解調(diào)器，通過均衡器和限幅放大器后，通過CDR時鐘數(shù)據(jù)恢復(fù)，然后通過判決器進行數(shù)據(jù)判決后，通過串并轉(zhuǎn)換模塊轉(zhuǎn)換為并行數(shù)據(jù)，然后再通過并行譯碼器譯碼后通過PXIe接口對外發(fā)送。

但是，傳統(tǒng)的接收機很難適應(yīng)一些存在巨大多普勒頻移的場合，例如小衛(wèi)星之間的激光高速通信，其主要問題是：

1）在存在±200MHz比較大的多普勒的情況下，常規(guī)高速接收機技術(shù)無法使用；常規(guī)的PLL環(huán)路，很難實現(xiàn)高達±200MHz的動態(tài)范圍，必須首先將多普勒頻移去掉，才能使用常規(guī)的5Gbps接收機技術(shù)；

2）超高速ADC功耗太大，散熱將成為巨大的問題；

3）位同步環(huán)路十分復(fù)雜。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的之一在于提供一種能夠適用于大多普勒頻移情況下，例如小衛(wèi)星之間激光通信情況下，傳輸速率極高的高速數(shù)傳接收機。

本發(fā)明的目的之二在于提供一種所述高速數(shù)傳接收機的數(shù)據(jù)處理方法。

本發(fā)明提供的這種高速數(shù)傳接收機，包括電源模塊，和依次串接的電信號轉(zhuǎn)換器、第一放大器、正交混頻器、第二放大器和FPGA芯片，還包括一路反饋回路；所述反饋回路采集FPGA的輸入數(shù)據(jù)，并將數(shù)據(jù)輸出到正交混頻器，從而消除接收信號中的多普勒頻移。

所述的反饋回路為載波鎖相環(huán)路。

所述的高速數(shù)傳接收機，具體包括電源模塊，和依次串接的電信號轉(zhuǎn)換器、第一放大器、正交混頻器、第二放大器和FPGA芯片；高速數(shù)傳接收機接收的傳輸信號通過電信號轉(zhuǎn)換器轉(zhuǎn)換為電信號，通過正交混頻器后轉(zhuǎn)換為I支路信號和Q支路信號，然后通過FPGA中的GTH模塊中的均衡器均衡后，再通過限幅放大器放大，再依次進行CDR時鐘數(shù)據(jù)恢復(fù)和判決器判決后，再通過串并轉(zhuǎn)換模塊轉(zhuǎn)換為并行數(shù)據(jù)，再通過并行譯碼器譯碼后通過PXIe接口對外輸出數(shù)據(jù)，在第二放大器和FPGA芯片之間引出反饋信號，所述引出的反饋信號通過載波鎖相環(huán)路產(chǎn)生一路正交本地振蕩信號并輸入到正交混頻器中，從而與輸入正交混頻器的通過轉(zhuǎn)化后的含有大多普勒的電信號進行正交混頻，從而消除信號的多普勒頻移。

所述的通過載波鎖相環(huán)路產(chǎn)生一路正交本地振蕩信號，具體為在正交混頻器輸出的I支路和Q支路信號通過第二放大器后，從I支路和Q支路各引出一路信號，依次通過包絡(luò)檢波器、低通濾波器和模數(shù)轉(zhuǎn)換器后轉(zhuǎn)換為數(shù)字信號，再輸入到FPGA中，通過FPGA實現(xiàn)的數(shù)字鑒頻鑒相器和低通濾波器后輸入到直接頻率合成控制模塊的輸入端，同時FPGA進行多普勒搜索得到初始多普勒信號并傳輸?shù)街苯宇l率合成控制模塊的另一輸入端，直接頻率合成模塊輸出信號再通過數(shù)模轉(zhuǎn)換器轉(zhuǎn)換為模擬量信號輸入到正交調(diào)制器中，同時FPGA搜索得到的初始多普勒信號還通過鎖相環(huán)模塊輸入到正交調(diào)制器當中，正交調(diào)制器通過直接頻率控制模擬量控制信號和鎖相環(huán)信號產(chǎn)生消除載波多普勒頻移的本振信號，并輸入到正交混頻器中。

所述的正交調(diào)制器的調(diào)制方式為正交相移鍵控調(diào)制方式。

所述的FPGA芯片外部進行了抗輻射加固處理。

本發(fā)明還提供了一種所述高速數(shù)傳接收機采用的數(shù)據(jù)處理方法，包括如下步驟：

S1. 將接收的傳輸信號轉(zhuǎn)換為電信號；

S2. 將步驟S1得到的電信號通過第一次放大、正交混頻和第二次放大后，將信號進行采樣；

S3. 將步驟S2所述的采樣信號通過載波鎖相環(huán)路產(chǎn)生一路正交本地振蕩信號；

S4. 將步驟S1得到的電信號進行第一次放大，然后根據(jù)步驟S3得到的正交本地振蕩信號進行正交混頻，然后對混頻后的信號依次進行第二次放大、均衡、限幅放大、CDR時鐘數(shù)據(jù)恢復(fù)和判決后再轉(zhuǎn)換為并行信號并譯碼，從而得到最終的輸出信號。

步驟S3所述的將采樣信號通過載波鎖相環(huán)路產(chǎn)生一路正交本地振蕩信號，具體為采用如下步驟產(chǎn)生正交本地振蕩信號：

A. 將所述的采樣信號通過包絡(luò)檢波、低通濾波后轉(zhuǎn)換為數(shù)字信號，再通過數(shù)字鑒頻鑒相和低通濾波后得到直接頻率合成控制的第一路輸入信號；

B. 進行多普勒搜索得到初始多普勒信號，所述初始多普勒信號為直接頻率合成控制的第二路輸入信號，同時也作為鎖相環(huán)控制的輸入信號；

C. 對步驟A和步驟B得到的兩路輸入信號進行直接頻率合成控制，并將得到的控制量轉(zhuǎn)換為模擬量后作為正交調(diào)制的第一路輸入信號；

D. 將步驟B得到的鎖相環(huán)控制的輸入信號進行鎖相環(huán)控制，從而得到正交混頻器的第二路輸入信號；

E. 對步驟C和步驟D得到的兩路輸入信號進行正交調(diào)制，從而得到能夠消除載波多普勒頻移的本振信號。

本發(fā)明提供的這種高速數(shù)傳接收機及其數(shù)據(jù)處理方法，通過增加一路反饋性質(zhì)的載波鎖相環(huán)路，產(chǎn)生一路正交本地振蕩信號并輸入到正交混頻器，從而達到了可以控制載波的頻率，并去掉多普勒頻移的目的；因此本發(fā)明能夠適應(yīng)±200MHz大多普勒頻移，而且數(shù)據(jù)處理速度高（能夠支持10Gbps，甚至更高），而且本發(fā)明應(yīng)用的器件少，成本低，充分利用了FPGA的內(nèi)部GTX資源實現(xiàn)解調(diào)，可以在低SNR下使用，可以使用較復(fù)雜的編碼技術(shù)，而且本振的相位噪聲非常低，響應(yīng)速度快，可以快速準確跟蹤衛(wèi)星運動引起的多普勒頻移；本發(fā)明能夠提高的體積和功耗非常有限，極大的降低接收機的體積和功耗；而且，本發(fā)明的高速數(shù)傳接收機，不僅可以用于激光通信，也可用于微波通信等其他衛(wèi)星-衛(wèi)星通信形式，適用性好。

附圖說明

圖1為現(xiàn)有的數(shù)據(jù)空間激光傳輸?shù)牧鞒淌疽鈭D。

圖2為現(xiàn)有技術(shù)的數(shù)傳接收機的功能模塊圖。

圖3為本發(fā)明的高速數(shù)傳接收機的硬件模塊圖。

圖4為本發(fā)明的高速數(shù)傳接收機的DDS+PLL調(diào)制方式的電路示意圖。

圖5為本發(fā)明的高速數(shù)傳接收機的數(shù)據(jù)處理方法的方法流程圖。

具體實施方式

如圖3所示為本發(fā)明的高速數(shù)傳接收機的硬件模塊圖：本發(fā)明提供的這種高速數(shù)傳接收機，在接收傳輸信號后轉(zhuǎn)換為電信號，通過第一放大器后，輸入正交混頻器；正交混頻器的輸出信號，分別為I支路和Q支路，再通過第二放大器；此時本發(fā)明的高速數(shù)傳接收機采樣第二放大器的輸出信號，通過載波鎖相環(huán)路產(chǎn)生一個正交本地振蕩信號，和輸入的轉(zhuǎn)化后的含有大多普勒的電信號進行正交混頻，從而消除多普勒頻移。所述的載波鎖相環(huán)路，具體為采樣信號依次通過包絡(luò)檢波器、低通濾波器（LPF）和雙通道模數(shù)轉(zhuǎn)換器（雙通道ADC）后轉(zhuǎn)換為數(shù)字信號，再輸入到FPGA中；通過FPGA實現(xiàn)的數(shù)字鑒頻鑒相器（數(shù)字PFD）和低通濾波器（LPF）后輸入到直接頻率合成控制模塊（DDS控制）的輸入端，同時FPGA進行多普勒搜索得到初始多普勒信號并傳輸?shù)街苯宇l率合成控制模塊的另一輸入端，直接頻率合成模塊輸出信號再通過數(shù)模轉(zhuǎn)換器（DAC）轉(zhuǎn)換為模擬量信號輸入到正交調(diào)制器中，同時FPGA搜索得到的初始多普勒信號還通過鎖相環(huán)模塊（PLL）輸入到正交調(diào)制器當中，正交調(diào)制器通過直接頻率控制模擬量控制信號和鎖相環(huán)信號，采用正交相移鍵控調(diào)制方式（QPSK）產(chǎn)生消除載波多普勒頻移的本振信號，并輸入到正交混頻器中；此時，接收的傳輸信號通過電信號轉(zhuǎn)換器轉(zhuǎn)換為電信號，通過第一放大器后，輸入正交混頻器，正交混頻器根據(jù)接收的本振信號對電信信號進行混頻，然后通過第二放大器輸入到FPGA中，然后I支路和Q支路的信號再依次通過FPGA中GTH模塊中的均很器、限幅放大器、CDR時鐘數(shù)據(jù)恢復(fù)和判決器后，得到輸出信號，再通過串并轉(zhuǎn)換和并行譯碼器得到最終的并行數(shù)據(jù)，最后通過PXIe接口對外發(fā)送。

所述的載波鎖相環(huán)路的工作原理為：采用DDS+PLL組合技術(shù)，產(chǎn)生一個正交本地振蕩信號，和輸入的轉(zhuǎn)化后的含有大多普勒的電信號進行正交混頻，消除多普勒頻移。通過控制DDS來實現(xiàn)對多普勒頻率的精細反饋控制。正交混頻形成的基帶模擬信號送入到包絡(luò)檢波器，進行檢波后，進行低通濾波，送入高速ADC進行采樣、鑒相鑒頻器（PFD），再次低通濾波，得到殘留相位差信號。利用該相位差信號，推動DDS產(chǎn)生新的頻率，去修正本地的載波信號，直到完全鎖定，從而去掉多普勒頻率，恢復(fù)出I/Q基帶數(shù)據(jù)，供后續(xù)的基帶信號處理。其中控制模式為直接控制DDS的工作頻率，具有極高的反應(yīng)速度，可以準確的跟蹤多普勒頻移。

如圖4所示為本發(fā)明的高速數(shù)傳接收機的DDS+PLL調(diào)制方式的電路示意圖：考慮到高達±200MHz的多普勒頻移，以及需要快速響應(yīng)多普勒頻移，常規(guī)基于PLL的本振信號源無法實現(xiàn)，原因是PLL的反應(yīng)速度太慢。必須采用新方案。目前，采用DDS+PLL組合技術(shù)是最佳的技術(shù)方案。DDS的特點是響應(yīng)速度快，可以達到ns量級，但只能支持比較低的工作頻率，最大頻率范圍只能到400MHz。PLL的特點是精度高，相位噪聲小，頻率范圍比較大，可以工作在L/S/C等高頻波段，但反應(yīng)速度非常慢。DDS產(chǎn)生的高動態(tài)正交單載波信號和PLL產(chǎn)生的高精度高頻信號，進行正交混頻，產(chǎn)生新的頻率，消除了兩者的缺點，可以同時滿足精度和速度的矛盾要求，非常好的解決了對本振的需求。

如圖5所示為本發(fā)明的高速數(shù)傳接收機的數(shù)據(jù)處理方法的方法流程圖：本發(fā)明提供的這種所述高速數(shù)傳接收機采用的數(shù)據(jù)處理方法，包括如下步驟：

S1. 將接收的傳輸信號轉(zhuǎn)換為電信號；

S2. 將步驟S1得到的電信號通過第一次放大、正交混頻和第二次放大后，將信號進行采樣；

S3. 將步驟S2所述的采樣信號通過載波鎖相環(huán)路產(chǎn)生一路正交本地振蕩信號；具體為采用如下步驟產(chǎn)生正交本地振蕩信號：

A. 將所述的采樣信號通過包絡(luò)檢波、低通濾波后轉(zhuǎn)換為數(shù)字信號，再通過數(shù)字鑒頻鑒相和低通濾波后得到直接頻率合成控制的第一路輸入信號；

B. 進行多普勒搜索得到初始多普勒信號，所述初始多普勒信號為直接頻率合成控制的第二路輸入信號，同時也作為鎖相環(huán)控制的輸入信號；

C. 對步驟A和步驟B得到的兩路輸入信號進行直接頻率合成控制，并將得到的控制量轉(zhuǎn)換為模擬量后作為正交調(diào)制的第一路輸入信號；

D. 將步驟B得到的鎖相環(huán)控制的輸入信號進行鎖相環(huán)控制，從而得到正交混頻器的第二路輸入信號；

E. 對步驟C和步驟D得到的兩路輸入信號進行正交調(diào)制，從而得到能夠消除載波多普勒頻移的本振信號；

S4. 將步驟S1得到的電信號進行第一次放大，然后根據(jù)步驟S3得到的正交本地振蕩信號進行正交混頻，然后對混頻后的信號依次進行第二次放大、均衡、限幅放大、CDR時鐘數(shù)據(jù)恢復(fù)和判決后再轉(zhuǎn)換為并行信號并譯碼，從而得到最終的輸出信號。