本發(fā)明涉及微電子學的模擬集成電路設計領域，尤其涉及一種用于cmos圖像傳感器中混合cds的列級adc。

背景技術：

cmos圖像傳感器已經(jīng)被廣泛應用到諸如數(shù)字照相機，汽車安全記錄儀以及醫(yī)療設備等應用中。傳統(tǒng)cis結構示意圖如圖1，通常包括像素，相關雙采樣(cds)，模數(shù)轉換器(adc)和一些數(shù)字處理模塊等等。在這些模塊中，adc是將模擬的像素電壓值轉換為數(shù)字值的重要模塊。從adc的分類來看，存在芯片級adc,列級adc,像素級adc。通常，綜合速度，芯片面積以及功耗的多個方面考慮，列級adc被廣泛應用。但是，由于每列adc不可能完全一致，會產(chǎn)生很大的列級固定模式噪聲(fpn)。因此。模擬cds電路通常用于消除這一噪聲。模擬cds電路雖然結構簡單，速度快，但是由于電容的不匹配，時鐘饋通等因素卻很難提高它的精度。因此，可以采用將模擬cds和數(shù)字cds結合的方法來有效的消除這一誤差，從而提高其精度。

但是，在采用數(shù)字cds的adc中，由于要完成對像素的復位信號與曝光信號的兩次量化，再將量化的數(shù)字碼值做差，來消除列級的一些非理想因素，這樣會大大降低adc的量化速度。因此，為了迎合cmos圖像傳感器中高的幀頻的需要，本文提出了一種采用將數(shù)字/模擬混合cds(h-cds)的量化方式與兩步單斜adc相結合的方法。

技術實現(xiàn)要素：

為克服現(xiàn)有技術的不足，本發(fā)明旨在提出一種采用h-cds的兩步單斜adc的實現(xiàn)方式，滿足cmos圖像傳感器對讀出電路的高速度，低噪聲的要求。本發(fā)明采用的技術方案是，帶有混合cds的cmos圖像傳感器列級adc，包括比較器，鎖存器，計數(shù)器，電容c1、c2、c3和開關sadc1、sadc2、s1、s2和sf，像素輸出通過開關s1連接到電容c1、電容c3的上極板，電容c3的下極板接地，電容c1的下極板連接到比較器的同相輸入端；并且，比較器的同相輸入端通過開關s2與比較器的輸出端相連接，比較器的反相輸入端通過開關sf連接到斜坡信號，同時，反相輸入端又通過電容c2和開關sadc1連接到參考電壓，電容c2的上極板與比較器的反相輸入端相連，下極板通過開關sadc2連接到斜坡信號，比較器的輸出端連接到鎖存器的輸入端，鎖存器的輸出端連接到計數(shù)器的輸入端。

在一個具體實例中：

首先，像素輸出復位信號，開關s1和s2閉合，開關sadc1，sadc2,以及開關sf斷開，比較器進行自歸零操作；然后，對像素復位信號的粗量化階段開始：開關s1，s2斷開，開關sadc1，sf閉合，開關sadc2斷開，將斜坡發(fā)生器輸出的粗量化斜坡信號連接到比較器的同相輸入端，同時，也是電容c2的上極板，參考電壓vramp連接到電容c2的下極板；然后，斜坡信號電壓值由vramp開始下降，此時，計數(shù)器高3位開始計數(shù)，然后，斜坡信號一直下降到參考電壓vrefl1，在此過程中，當粗量化斜坡電壓值下降到小于像素復位信號電壓值時，比較器輸出變?yōu)檫壿嫷碗娖?，此時，開關sf斷開，并且，計數(shù)器高3位停止計數(shù)，至此，對像素復位信號的粗量化階段結束；然后，對像素復位信號的細量化階段開始：開關s1，s2，sadc1，sf斷開，開關sadc2閉合，將斜坡發(fā)生器輸出的細量化斜坡信號連接到電容c2的下極板，c2的上極板連接到比較器的同相輸入端，然后，細量化斜坡信號由vramp+δc開始下降，此時，計數(shù)器的低7位開始計數(shù).然后，細量化斜坡信號一直下降到參考電壓vramp，在此過程中，當細量化斜坡電壓值下降到小于像素復位信號電壓值時，計數(shù)器的低7位停止計數(shù)，至此，完成了對像素復位信號的細量化操作，對像素復位信號進行量化過程中，計數(shù)器進行向下計數(shù)操作，然后，開始對像素曝光信號的量化操作：關s1，s2斷開，開關sadc1，sf閉合，開關sadc2斷開，將斜坡發(fā)生器輸出的粗量化斜坡信號連接到比較器的同相輸入端，同時，也是電容c2的上極板，參考電壓vramp連接到電容c2的下極板，然后，斜坡信號電壓值由vramp開始下降，此時，計數(shù)器高3位開始計數(shù)，然后，斜坡信號一直下降到參考電壓vrefl2，在此過程中，當粗量化斜坡電壓值下降到小于像素曝光信號電壓值時，比較器輸出變?yōu)檫壿嫷碗娖剑淮藭r，開關sf斷開，并且，計數(shù)器高3位停止計數(shù)，至此，對像素曝光信號的粗量化階段結束，然后，對像素曝光信號的細量化階段開始：開關s1，s2，sadc1，sf斷開，開關sadc2閉合，將斜坡發(fā)生器輸出的細量化斜坡信號連接到電容c2的下極板，c2的上極板連接到比較器的同相輸入端，然后，細量化斜坡信號由vramp+δc開始下降，此時，計數(shù)器的低7位開始計數(shù).然后，細量化斜坡信號一直下降到參考電壓vramp，在此過程中，當細量化斜坡電壓值下降到小于像素曝光信號電壓值時，計數(shù)器的低7位停止計數(shù)，至此，完成了對像素曝光信號的細量化操作，對像素曝光信號進行量化過程中，計數(shù)器進行向上計數(shù)操作，至此，就完成了對像素曝光信號的細量化操作，此時，計數(shù)器的數(shù)字碼值就是對像素曝光信號和像素復位信號兩次量化的差值，至此，完成了數(shù)字cds與模擬cds的操作，以及模擬到數(shù)字的轉換。

本發(fā)明的特點及有益效果是：

通過將h-cds量化方法與兩步單斜adc相結合，不僅有效的提高了adc的量化速度，而且，極大地減弱了列級fpn的影響，滿足了cmos圖像傳感器中對讀出電路的高速，低噪聲的要求。

附圖說明：

圖1傳統(tǒng)cmos圖像傳感器結構示意圖。

圖2采用h-cds列級adc電路結構示意圖。

圖3采用h-cds兩步單斜adc工作原理示意圖。

具體實施方式

本發(fā)明的技術方案是，采用h-cds的兩步單斜列級adc電路結構框圖如圖2。它包括了比較器，鎖存器，計數(shù)器，電容c1,c2,c3和開關sadc1，sadc2,s1,s2,和sf。像素輸出通過開關s1連接到電容c1，c3的上極板。電容c3的下極板接地，電容c1的下極板連接到比較器的同相輸入端。并且，比較器的同相輸入端通過開關s2與比較器的輸出端相連接。比較器的反相輸入端通過開關sf連接到斜坡信號，同時，反相輸入端又通過電容c2和開關sadc1連接到參考電壓。電容c2的上極板與比較器的反相輸入端相連，下極板通過開關sadc2連接到斜坡信號。比較器的輸出端連接到鎖存器的輸入端，鎖存器的輸出端連接到計數(shù)器的輸入端。其工作原理圖和電路時序圖如圖3。其工作方式如下：首先，像素輸出復位信號，開關s1和s2閉合，開關sadc1，sadc2,以及開關sf斷開，比較器進行自歸零操作。然后，對像素復位信號的粗量化階段開始：開關s1，s2斷開，開關sadc1，sf閉合，開關sadc2斷開，將斜坡發(fā)生器輸出的粗量化斜坡信號連接到比較器的同相輸入端，同時，也是電容c2的上極板。參考電壓vramp連接到電容c2的下極板。然后，斜坡信號電壓值由vramp開始下降，此時，計數(shù)器高3位開始計數(shù)。然后，斜坡信號一直下降到參考電壓vrefl1。在此過程中，當粗量化斜坡電壓值下降到小于像素復位信號電壓值時，比較器輸出變?yōu)檫壿嫷碗娖健４藭r，開關sf斷開，并且，計數(shù)器高3位停止計數(shù)。至此，對像素復位信號的粗量化階段結束。然后，對像素復位信號的細量化階段開始：開關s1，s2，sadc1，sf斷開，開關sadc2閉合。將斜坡發(fā)生器輸出的細量化斜坡信號連接到電容c2的下極板，c2的上極板連接到比較器的同相輸入端。然后，細量化斜坡信號由vramp+δc開始下降，此時，計數(shù)器的低7位開始計數(shù).然后，細量化斜坡信號一直下降到參考電壓vramp。在此過程中，當細量化斜坡電壓值下降到小于像素復位信號電壓值時，計數(shù)器的低7位停止計數(shù)。至此，完成了對像素復位信號的細量化操作。對像素復位信號進行量化過程中，計數(shù)器進行向下計數(shù)操作。然后，開始對像素曝光信號的量化操作：關s1，s2斷開，開關sadc1，sf閉合，開關sadc2斷開，將斜坡發(fā)生器輸出的粗量化斜坡信號連接到比較器的同相輸入端，同時，也是電容c2的上極板。參考電壓vramp連接到電容c2的下極板。然后，斜坡信號電壓值由vramp開始下降，此時，計數(shù)器高3位開始計數(shù)。然后，斜坡信號一直下降到參考電壓vrefl2。在此過程中，當粗量化斜坡電壓值下降到小于像素曝光信號電壓值時，比較器輸出變?yōu)檫壿嫷碗娖?。此時，開關sf斷開，并且，計數(shù)器高3位停止計數(shù)。至此，對像素曝光信號的粗量化階段結束。然后，對像素曝光信號的細量化階段開始：開關s1，s2，sadc1，sf斷開，開關sadc2閉合。將斜坡發(fā)生器輸出的細量化斜坡信號連接到電容c2的下極板，c2的上極板連接到比較器的同相輸入端。然后，細量化斜坡信號由vramp+δc開始下降，此時，計數(shù)器的低7位開始計數(shù).然后，細量化斜坡信號一直下降到參考電壓vramp。在此過程中，當細量化斜坡電壓值下降到小于像素曝光信號電壓值時，計數(shù)器的低7位停止計數(shù)。至此，完成了對像素曝光信號的細量化操作。對像素曝光信號進行量化過程中，計數(shù)器進行向上計數(shù)操作。至此，就完成了對像素曝光信號的細量化操作。此時，計數(shù)器的數(shù)字碼值就是對像素曝光信號和像素復位信號兩次量化的差值，至此，完成了數(shù)字cds與模擬cds的操作，以及模擬到數(shù)字的轉換。

圖2是列級adc的結構示意圖。它包括一個差分輸入，單端輸出的比較器，鎖存器和計數(shù)器。比較器的反相輸入端與像素輸出信號相連，比較器的同相輸入端與斜坡信號發(fā)生器的輸出端相連，并且，斜坡信號發(fā)生器由每列adc共享。在對像素復位信號進行粗量化操作時，斜坡發(fā)生器的輸出電壓范圍是由vramp至vrefl1,其中共經(jīng)歷4個臺階，每個臺階高度為δc1＝(vramp-vrefl1)/4,此時，計數(shù)器的高3位實行向下計數(shù)操作。在對像素曝光信號進行細量化操作時，斜坡發(fā)生器的輸出電壓范圍是由vramp+δc1至vramp,其中，共經(jīng)歷128個臺階，每個臺階高度為δc1/128。此時，計數(shù)器的低7位實行向下計數(shù)操作。在對像素曝光信號進行粗量化操作時，斜坡發(fā)生器的輸出電壓范圍是由vramp至vrefl2,其中共經(jīng)歷8個臺階，每個臺階高度為δc2＝(vramp-vrefl1)/8。此時，計數(shù)器的高3位實行向上計數(shù)操作。在對像素曝光信號進行細量化操作時，斜坡發(fā)生器的輸出電壓范圍是由vramp+δc2至vramp,其中，共經(jīng)歷128個臺階，每個臺階高度為δc2/128。此時，計數(shù)器的低7位實行向上計數(shù)操作。其中，δc1＝δc2。