本發(fā)明涉及nfc(nearfieldcommunication，近距離無線通信)技術(shù)和移動互聯(lián)網(wǎng)技術(shù)領(lǐng)域，具體涉及一種能自適應(yīng)載波波形的調(diào)制解調(diào)系統(tǒng)。

背景技術(shù)：

nfc技術(shù)，最早是在2002年由荷蘭飛利浦和日本索尼公司共同開發(fā)，由諾基亞和索尼等著名廠商聯(lián)合主推的一種近距離非接觸式識別和互聯(lián)技術(shù)，由原有的13.56mhz非接觸式射頻識別(radiofrequencyidentification，rfid)技術(shù)和無線互聯(lián)技術(shù)整合rfid讀寫器、rfid標(biāo)簽和點(diǎn)對點(diǎn)通信功能演變而來，能與兼容設(shè)備在短距離內(nèi)進(jìn)行識別和數(shù)據(jù)交換。

近年來，移動互聯(lián)網(wǎng)發(fā)展迅猛，以智能手機(jī)為代表的移動設(shè)備，因其攜帶方便，應(yīng)用擴(kuò)展靈活多樣等特點(diǎn)，成為人們越來越重要的信息終端。移動設(shè)備對近距離互聯(lián)技術(shù)的需求使得nfc技術(shù)找到了它適合的應(yīng)用平臺。

nfc技術(shù)在國外已經(jīng)被炒得火熱，盡管很多手機(jī)已經(jīng)集成了nfc功能，但是并沒有經(jīng)過完善的測試，這就導(dǎo)致在使用過程中有很多的不確定性，nfc微小的差異在實際應(yīng)用中會產(chǎn)生較大的性能偏差。而許多廠商的不測試、不完善測試導(dǎo)致了實際應(yīng)用推廣的難度。而且由于應(yīng)用場景不同，生產(chǎn)廠家、生產(chǎn)技術(shù)的參差不齊和技術(shù)標(biāo)準(zhǔn)不同等原因，現(xiàn)在流通的nfc標(biāo)簽并不能達(dá)到統(tǒng)一的標(biāo)準(zhǔn)，其中最明顯的即各類nfc標(biāo)簽進(jìn)行數(shù)據(jù)調(diào)制的載波波形不一，據(jù)試驗測試，以正弦波、方波兩種最為常見。

這些問題直接導(dǎo)致了現(xiàn)有的nfc測試儀器有與某些nfc標(biāo)簽的不兼容、不匹配、終端標(biāo)準(zhǔn)不一等問題，以至于無法進(jìn)行正確的測試。

技術(shù)實現(xiàn)要素：

為了解決現(xiàn)有的nfc測試儀器無法正確測試的問題，本發(fā)明基于fpga(field－programmablegatearray，現(xiàn)場可編程門陣列)提出了一種能自適應(yīng)載波波形的調(diào)制解調(diào)系統(tǒng)。

本發(fā)明提供的調(diào)制解調(diào)系統(tǒng)，采用fpga實現(xiàn)，包括調(diào)制鏈路和解調(diào)鏈路。

所述調(diào)制鏈路包括：載波恢復(fù)模塊、幀封裝模塊和編碼模塊。

場上的載波輸入fpga，經(jīng)過載波恢復(fù)模塊得到與載波同頻同相的時鐘信號，之后把時鐘信號傳給編碼模塊；fpga將arm(advancedriscmachines，精簡指令芯片)傳來的數(shù)據(jù)通過幀封裝模塊封裝成幀后傳給編碼模塊；編碼模塊得到時鐘和成幀的數(shù)據(jù)后完成編碼，編碼后的波形經(jīng)過乘法器和載波調(diào)制到一起。

所述解調(diào)鏈路包括：方波化模塊、信號自動識別模塊、載波頻率測量模塊和字節(jié)封裝模塊。

模擬信號經(jīng)過采樣后得到離散的數(shù)字信號，離散的數(shù)字信號進(jìn)入fpga之后進(jìn)入方波化模塊，經(jīng)過判決，將離散的數(shù)字信號轉(zhuǎn)化為連續(xù)的數(shù)字信號輸出；連續(xù)的數(shù)字信號進(jìn)入信號自動識別模塊，識別出信號的制式、速率和通信的方向，之后改寫相應(yīng)的寄存器，再把輸入寄存器的值輸出給字節(jié)封裝模塊。

同時，進(jìn)入fpga的離散的數(shù)字信號進(jìn)入載波頻率測量模塊，測量出數(shù)字信號的頻率，之后改寫相應(yīng)的寄存器，然后把輸入寄存器的值輸出給字節(jié)封裝模塊。

字節(jié)封裝模塊整合兩路輸入寄存器的值，再將兩路輸入寄存器的值重新整合封裝成既定的4個字節(jié)形式。

arm等主控設(shè)備和模擬前端等設(shè)備與本發(fā)明所述的一種可自適應(yīng)載波波形的調(diào)制解調(diào)系統(tǒng)采用接口連接，能更好的實現(xiàn)各部分之間的獨(dú)立性。

本發(fā)明的優(yōu)點(diǎn)與積極效果在于：

1)本發(fā)明基于fpga改進(jìn)了傳統(tǒng)的依賴數(shù)學(xué)運(yùn)算的解調(diào)方式，因fpga內(nèi)部不同邏輯塊可并行執(zhí)行，可同時處理不同事務(wù)，具有很高的執(zhí)行效率的優(yōu)點(diǎn)，可負(fù)責(zé)大量的數(shù)據(jù)運(yùn)算及實時處理，所以本發(fā)明采用同步采樣的方式進(jìn)行數(shù)據(jù)解調(diào)，減小了因載波波形差異和噪聲等因素對該測試儀表準(zhǔn)確性的影響。

2)本發(fā)明實現(xiàn)的一個可用于自適應(yīng)nfc測試儀表的調(diào)制解調(diào)系統(tǒng)及其方法，確保了測試儀表可用來測試現(xiàn)有的各類nfc標(biāo)簽，如公交卡、手機(jī)內(nèi)嵌入的nfc標(biāo)簽等的物理性能。

3)本發(fā)明實現(xiàn)了nfc模擬射頻性能測試技術(shù)，為解決不同nfc終端和pos機(jī)之間的兼容性問題了提供測試平臺，從而有效地解決了現(xiàn)有測試儀表的兼容與匹配問題。

附圖說明

圖1是14443-a協(xié)議下調(diào)制鏈路發(fā)送數(shù)據(jù)鏈路的設(shè)計方案示意圖；

圖2是14443-a協(xié)議下傳統(tǒng)的解調(diào)方式示意圖；

圖3是本發(fā)明在14443-a協(xié)議下改進(jìn)后的解調(diào)方式示意圖；

圖4是本發(fā)明調(diào)制解調(diào)系統(tǒng)的功能設(shè)計框圖；

圖5是載波為正弦波時傳統(tǒng)的解調(diào)系統(tǒng)的解調(diào)結(jié)果；

圖6是載波為方波時傳統(tǒng)的解調(diào)系統(tǒng)的解調(diào)結(jié)果；

圖7是應(yīng)用本發(fā)明的解調(diào)鏈路方案對載波的解調(diào)結(jié)果。

具體實施方式

下面將結(jié)合附圖和具體實施例對本發(fā)明作進(jìn)一步的詳細(xì)說明。

本發(fā)明提出的一種能自適應(yīng)載波波形的調(diào)制解調(diào)系統(tǒng)，按功能可分為調(diào)制鏈路與解調(diào)鏈路兩部分，調(diào)制鏈路由fpga編碼調(diào)制與前端模擬調(diào)制電路組成；解調(diào)鏈路由fpga編碼解調(diào)與前端模擬解調(diào)電路組成。本發(fā)明中對前端模擬電路的設(shè)計方案不作詳細(xì)介紹。

調(diào)制鏈路一方面接收控制指令，將控制指令映射成具體的可被前端模擬調(diào)制電路識別的指令；另一方面接收數(shù)據(jù)，將接收的具體數(shù)據(jù)按照相應(yīng)的協(xié)議進(jìn)行調(diào)制。本調(diào)制鏈路采用fpga實現(xiàn)，具體包括：載波恢復(fù)模塊、幀封裝模塊和編碼模塊。

實現(xiàn)原理為：場上的載波輸入fpga，經(jīng)過載波恢復(fù)模塊得到與載波同頻同相的時鐘信號，之后把時鐘信號傳給編碼模塊；fpga收到arm傳來的數(shù)據(jù)后，通過幀封裝模塊封裝成幀后也傳給編碼模塊；編碼模塊得到時鐘信號和成幀的數(shù)據(jù)后完成編碼，編碼后的波形經(jīng)過乘法器和載波調(diào)制到一起。

解調(diào)鏈路的主要功能是接收前端模擬解調(diào)電路傳來的信號，將其解調(diào)并存儲轉(zhuǎn)發(fā)至邏輯控制部分進(jìn)行后續(xù)的處理。解調(diào)鏈路采用fpga實現(xiàn)，具體包括：方波化模塊，信號自動識別模塊，載波頻率測量模塊和字節(jié)封裝模塊。

實現(xiàn)原理為：前端模擬電路輸出的模擬信號經(jīng)過采樣后得到離散的數(shù)字信號，離散的數(shù)字信號進(jìn)入fpga，一方面首先進(jìn)入方波化模塊，經(jīng)過判決，將離散的數(shù)字信號轉(zhuǎn)化為連續(xù)的數(shù)字信號輸出；之后進(jìn)入信號自動識別模塊，識別出是何種制式、何種速率、通信的方向，之后改寫相應(yīng)的寄存器，在寄存器中輸入信號的制式、速率和通信方向的值，再把輸入寄存器的值輸出給字節(jié)封裝模塊。另一方面，進(jìn)入fpga的數(shù)字信號進(jìn)入載波頻率測量模塊，測量出數(shù)字信號頻率，之后改寫相應(yīng)的寄存器，在寄存器中輸入數(shù)字信號頻率的值，然后將輸入寄存器的值輸出給字節(jié)封裝模塊。字節(jié)封裝模塊整合兩路輸入寄存器的值再重新整合封裝成既定的4個字節(jié)形式。

下面將以nfc協(xié)議中的iso/ieci4443-a協(xié)議為例，基于fpga的控制設(shè)計，對本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)的說明。

以iso/ieci4443-a協(xié)議為例，在調(diào)制鏈路中，pcd(proximitycouplingdevice，近程耦合設(shè)備)發(fā)送的數(shù)據(jù)為ask(幅移鍵控)調(diào)制，載波頻率為fc，編碼方式為修正的米勒碼(modifiedmiller)編碼。

在調(diào)制鏈路中發(fā)送數(shù)據(jù)鏈路的設(shè)計方案，如圖1所示，具體為：arm發(fā)送數(shù)據(jù)部分分為兩路控制載波產(chǎn)生，其中一路為arm發(fā)送控制指令，選擇相應(yīng)的脈沖映射機(jī)制，映射機(jī)制從控制指令選擇出具體的指令，然后發(fā)送到dds(directdigitalsynthesizer，直接數(shù)字式頻率合成器)配置電磁場，產(chǎn)生載波。

另一路為arm發(fā)送具體的數(shù)據(jù)信息，經(jīng)過奇偶校驗保證具體數(shù)據(jù)的傳輸正確，發(fā)送的串行數(shù)據(jù)經(jīng)過串并轉(zhuǎn)換得到10位的并行數(shù)據(jù)，將并行數(shù)據(jù)存儲到fifo(firstinfirstout，先入先出隊列)中，將數(shù)據(jù)封裝成幀，封裝成幀的數(shù)據(jù)傳輸?shù)骄幋a模塊。

在編碼模塊中對時鐘和封裝成幀的數(shù)據(jù)進(jìn)行modifiedmiller編碼，輸入到dac(digitaltoanalogconverter，模數(shù)轉(zhuǎn)換器)后生成基帶信號。最終將產(chǎn)生的基帶信號輸入乘法器和載波進(jìn)行調(diào)制，調(diào)制后得到的輸出信號發(fā)送至模擬發(fā)射部分。

完成上述調(diào)制過程后，pcd接收數(shù)據(jù)鏈路的主要功能為將picc(proximitycardorobject，近程卡片)返回的數(shù)據(jù)根據(jù)其協(xié)議進(jìn)行解析，將協(xié)議解析后的數(shù)據(jù)交給arm進(jìn)行后續(xù)處理。

pcd接收數(shù)據(jù)鏈路的工作原理為：將adc(analogtodigitalconverter，數(shù)模轉(zhuǎn)換器)采集的數(shù)據(jù)經(jīng)包絡(luò)檢波后，使用中值判決的方法進(jìn)行初步判決，經(jīng)過adc轉(zhuǎn)換、同步采樣、解調(diào)及解碼、校驗、成幀和存儲，最后將該數(shù)據(jù)傳送到arm做后續(xù)處理。

以iso/iec14443-a協(xié)議為例，當(dāng)前端模擬電路發(fā)出的數(shù)據(jù)速率為fc/128時，picc接收到此數(shù)據(jù)信號后，picc返回的發(fā)送數(shù)據(jù)為副載波調(diào)制，調(diào)制方式為ook(on-offkeying，二進(jìn)制啟閉鍵控調(diào)制)，副載波頻率為fc/16，編碼方式為曼徹斯特(manchester)編碼，對解碼后的數(shù)據(jù)交給arm進(jìn)行后續(xù)處理。

傳統(tǒng)的解調(diào)方式如圖2所示，將前端模擬電路輸出的模擬信號經(jīng)過高通濾波器得到副載波，對此副載波進(jìn)行hilbert變換，然后求絕對值取平均，最后進(jìn)行判決和位同步。完成解調(diào)后對發(fā)出的數(shù)據(jù)信號進(jìn)行校驗，然后繼續(xù)協(xié)議解析和數(shù)據(jù)存儲轉(zhuǎn)發(fā)。

經(jīng)實驗可知傳統(tǒng)的解調(diào)方式對副載波波形要求較高，當(dāng)副載波為正弦波，且噪聲比較小，波形失真小時，解調(diào)效果最佳。

而實際測試可知，現(xiàn)存的picc的調(diào)制方式的載波波形并不統(tǒng)一，副載波波形有正弦波和方波兩種方式，而且當(dāng)噪聲比較大時，波形會嚴(yán)重失真，這種情況下，傳統(tǒng)的解調(diào)方式的解調(diào)正確率非常低。因此，本發(fā)明的調(diào)制解調(diào)系統(tǒng)方案對傳統(tǒng)的解調(diào)方式進(jìn)行了改進(jìn)，以同步采樣判決的方式代替數(shù)學(xué)運(yùn)算，使解調(diào)的成功率在極大程度上有了提高，解決了波形失真及波形為非正弦波情況下解調(diào)效果不好的問題。

如圖3所示，在本發(fā)明改進(jìn)的解調(diào)方法下，解調(diào)的過程為：對前端模擬電路輸出的模擬信號進(jìn)行判決，通過載波同步得到與模擬信號同頻同相的時鐘信號。前端模擬電路輸出的模擬信號通過包絡(luò)檢波得到包絡(luò)信號，然后對包絡(luò)信號進(jìn)行采樣，得到離散的數(shù)字信號及數(shù)據(jù)信息，fpga將采樣后得到的數(shù)據(jù)存入固定長度為m的移位寄存器，移位寄存器中只保留最新得到的m個數(shù)據(jù)，較早的數(shù)據(jù)移出移位寄存器；然后，計算移位寄存器里的m個數(shù)據(jù)的均值av，將av作為判決門限對采樣的包絡(luò)信號進(jìn)行判決，判決完之后即可得到0/1比特流數(shù)據(jù)。對比特流數(shù)據(jù)利用時鐘信號進(jìn)行位同步，再進(jìn)行解碼，得到解調(diào)之后的基帶信號。對得到的基帶信號進(jìn)行校驗，若沒有出錯則進(jìn)行協(xié)議解析。協(xié)議解析之后得到的有效數(shù)據(jù)存入fifo，通過串口發(fā)送給下一級。

本發(fā)明改進(jìn)的解調(diào)方法中，將數(shù)學(xué)運(yùn)算改為同步采樣的方式，首先，將模擬前端發(fā)出的模擬信號進(jìn)行模數(shù)轉(zhuǎn)換，將數(shù)據(jù)位數(shù)降低，不僅可以大大縮減運(yùn)算量，而且擺脫了波形不定及波形失真的影響。其次，采用同步采樣的方式，不僅可以簡略解調(diào)步驟，而且可以打破解調(diào)與解碼的界限，實現(xiàn)解調(diào)的同時也完成解碼。

本發(fā)明調(diào)制解調(diào)系統(tǒng)主要完成射頻信號的收發(fā)，確保無線信號的傳輸性能，其性能直接影響到該調(diào)制解調(diào)系統(tǒng)的性能。天線按照nfc所采用的無線頻段專門設(shè)計，可以適配12.56m到13.56m的無線信號。

本發(fā)明的一種能自適應(yīng)載波波形的調(diào)制解調(diào)系統(tǒng)的功能設(shè)施框圖，如圖4所示，調(diào)制解調(diào)系統(tǒng)的工作流程為：fpga一方面將控制指令進(jìn)行映射并配置電磁場，完成對載波的配置；另一方面將要傳輸?shù)臄?shù)據(jù)進(jìn)行轉(zhuǎn)換，完成對數(shù)據(jù)的基帶編碼，生成基帶信號。在模擬乘法器模塊，完成基帶信號的ask調(diào)制；然后，將調(diào)制后的信號通過一級放大以及功放驅(qū)動的進(jìn)一步放大后，通過天線發(fā)送出去。

將從天線取下來的模擬信號通過包絡(luò)檢波之后，獲取包絡(luò)信號，然后，通過adc以某頻率進(jìn)行采樣，采樣后送到fpga進(jìn)行解調(diào)。

采用傳統(tǒng)的調(diào)制解調(diào)方式下當(dāng)載波波形為正弦波時，仿真結(jié)果如圖5所示。采用傳統(tǒng)的調(diào)制解調(diào)方式下當(dāng)載波波形為方波時，仿真結(jié)果如圖6所示。其中，mod_data信號為解調(diào)部分輸入信號，hilbert_rq與hilbert_iq為希爾伯特變換后的信號，out_abs為求絕對值加和后數(shù)據(jù)，out_lpf為低通濾波后數(shù)據(jù)，result_judge為解調(diào)后數(shù)據(jù)。由圖5和圖6的比較可知，當(dāng)載波波形不確定，或者由于干擾載波有比較大的偏差時，傳統(tǒng)的解調(diào)系統(tǒng)并不能進(jìn)行準(zhǔn)確解調(diào)。

采用本發(fā)明的同步采樣的方式進(jìn)行解調(diào)，得到的解調(diào)結(jié)果如圖7所示。其中，input_data是輸入信號，jude是判決后的信號，result_fulbit是解調(diào)得到的基帶信號，mch_code是曼徹斯特解碼后的信號。由于采用同步采樣和平均求取判決值，因此執(zhí)行效率明顯提高，屏蔽了載波波形的干擾，有效地解決了現(xiàn)有測試儀表的兼容與匹配問題，提高了測試儀表的準(zhǔn)確性。