本發(fā)明涉及通信領(lǐng)域，特別涉及一種選取及驗(yàn)證PCIE鏈路均衡參數(shù)的方法及裝置。

背景技術(shù)：

PCIE總線(快速外設(shè)組件互聯(lián)總線（Peripheral Component Interconnect Express）)現(xiàn)已被廣泛應(yīng)用，從PCIE1.0的速率2.5Gbps到PCIE2.0的速率5Gbps再到PCIE3.0的速率8.0Gbps，傳輸速率是越來越高，要在原有的廉價(jià) PCB 和接插件上實(shí)現(xiàn)可靠傳輸也還要解決一些新的問題，其中最大的問題是信號(hào)的損耗，為了解決這個(gè)問題，在PCIE1.0和 PCIE2.0中使用了去加重（ De-emphasis） 技術(shù)，即信號(hào)的發(fā)射端（TX）在發(fā)送信號(hào)時(shí)對(duì)跳變 bit加大幅度發(fā)送，這樣可以部分補(bǔ)償一下傳輸線路對(duì)高頻成分的衰減，從而得到比較好的眼圖；而對(duì)于PCIE3.0來說，由于信號(hào)速率更高，需要采用更加復(fù)雜的 2 階去加重技術(shù)。即除了跳變 bit 增大幅度發(fā)送去加重信號(hào)以外，在跳變 bit 的前 1 個(gè) bit也要增大幅度發(fā)送，這種方法解決了PCIE3.08Gbps傳輸速率的發(fā)射端的問題，但是經(jīng)過研究發(fā)現(xiàn)，僅僅在發(fā)射端對(duì)信號(hào)高頻進(jìn)行補(bǔ)償還是不夠，如是PCIE3.0標(biāo)準(zhǔn)中又規(guī)定在芯片接收端（RX 端）還要對(duì)信號(hào)做均衡（ Equalization），也就是在芯片接收端的芯片內(nèi)部增加一個(gè)均衡電路，這個(gè)均衡電路可以抬高接收到的信號(hào)中的高頻分量，從而對(duì)線路的損耗進(jìn)行進(jìn)一步的補(bǔ)償，在鏈路訓(xùn)練階段發(fā)射端和芯片接收端會(huì)協(xié)商一個(gè)合適的參數(shù)。由于一些芯片串并收發(fā)均衡算法不完善，若完全按照PCIE3.0協(xié)議標(biāo)準(zhǔn)發(fā)射端、芯片接收端采用自適應(yīng)方式，可能會(huì)造成在協(xié)議狀態(tài)機(jī)跳轉(zhuǎn)時(shí)間段內(nèi)無(wú)法協(xié)商到合適的參數(shù)，從而造成鏈路不穩(wěn)定。亟需尋找一個(gè)方法有效選取最合適穩(wěn)定的芯片接收端的均衡參數(shù)，并固定下來。

技術(shù)實(shí)現(xiàn)要素：

下面對(duì)本發(fā)明中出現(xiàn)的名詞作以下解釋：

PCIE：英文全稱Peripheral Component Interconnect Express，中文全稱為快速外設(shè)組件互聯(lián)總線，是最新的總線和接口標(biāo)準(zhǔn)，屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸，所連接的設(shè)備分配獨(dú)享通道帶寬，不共享總線帶寬，主要支持主動(dòng)電源管理，錯(cuò)誤報(bào)告，端對(duì)端的可靠性傳輸，熱插拔以及服務(wù)質(zhì)量等功能。

自適應(yīng)：本文中的自適應(yīng)是指自適應(yīng)濾波器，它是能夠根據(jù)輸入信號(hào)自動(dòng)調(diào)整性能進(jìn)行數(shù)字信號(hào)處理的數(shù)字濾波器。

眼圖：是由于示波器的余輝作用，將掃描所得的每一個(gè)碼元波形重疊在一起，從而形成眼圖，其是指利用實(shí)驗(yàn)的方法估計(jì)和改善（通過調(diào)整）傳輸系統(tǒng)性能時(shí)在示波器上觀察到的一種圖形。觀察眼圖的方法是：用一個(gè)示波器跨接在接收濾波器的輸出端，然后調(diào)整示波器掃描周期，使示波器水平掃描周期與接收碼元的周期同步，這時(shí)示波器屏幕上看到的圖形像人的眼睛，故稱為“眼圖”。

去加重：英文全稱De-emphasis，將已經(jīng)加重的發(fā)射信號(hào)恢復(fù)為原來信號(hào)形式的過程。去加重是相對(duì)于預(yù)加重而言的。預(yù)加重后的信號(hào)在分析處理之后需要進(jìn)行去加重處理，即加上-6dB/倍頻程下降的頻率特性來還原成原來的特性。

均衡：指芯片接收端的均衡器產(chǎn)生與信道相反的特性，用來抵消信道的時(shí)變多徑傳播特性引起的碼間干擾。碼間干擾是移動(dòng)無(wú)線通信信道中傳輸高速數(shù)據(jù)時(shí)的主要障礙，而均衡是對(duì)付碼間干擾的有效手段。由于移動(dòng)衰落信道具有隨機(jī)性和時(shí)變性，這就要求均衡器必須能夠?qū)崟r(shí)地跟蹤移動(dòng)通信信道的時(shí)變特性，這種均衡器稱為自適應(yīng)均衡器。

針對(duì)以上技術(shù)問題，本發(fā)明的目的是提供一種選取及驗(yàn)證PCIE鏈路均衡參數(shù)的方法及裝置，有效的選取了芯片接收端的均衡參數(shù)。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用以下的技術(shù)方案：

本發(fā)明提供一種選取及驗(yàn)證PCIE鏈路均衡參數(shù)的方法，包括：

選取PCIE鏈路的多組拉偏參數(shù)；

將拉偏參數(shù)輪次寫入到PCIE芯片接收端對(duì)應(yīng)的寄存器中；

接收拉偏參數(shù)在運(yùn)行的過程中產(chǎn)生的錯(cuò)誤參數(shù)，并記錄在誤碼寄存器中；

選取中心參數(shù)；

對(duì)PCIE鏈路進(jìn)行協(xié)商，判斷中心參數(shù)的集中度，若集中度集中，則該中心參數(shù)有效，該中心參數(shù)為PCIE鏈路均衡參數(shù)，若集中度分散，則重新選取中心參數(shù)。

進(jìn)一步地，在選取PCIE鏈路的多組拉偏參數(shù)之前，還包括：預(yù)設(shè)PCIE鏈路的初始參數(shù)。

進(jìn)一步地，在預(yù)設(shè)PCIE鏈路的初始參數(shù)之前，還包括：關(guān)閉PCIE芯片接收端的自適應(yīng)功能。

進(jìn)一步地，選取PCIE鏈路的多組拉偏參數(shù)，包括：選取預(yù)設(shè)PCIE鏈路的初始參數(shù)的周邊一定范圍內(nèi)的多個(gè)參數(shù)。

進(jìn)一步地，將拉偏參數(shù)輪次寫入到PCIE芯片接收端對(duì)應(yīng)的寄存器中，具體包括：

將每組拉偏參數(shù)生成不同的寄存器文件；

使用自動(dòng)化腳本的方式將寄存器文件輪次寫入到PCIE芯片接收端對(duì)應(yīng)的寄存器中。

進(jìn)一步地，選取中心參數(shù)，具體包括：

導(dǎo)出接收的錯(cuò)誤參數(shù)；

將接收的錯(cuò)誤參數(shù)與拉偏參數(shù)對(duì)應(yīng)，形成可視表格；

對(duì)可視表格一定范圍內(nèi)的拉偏參數(shù)的上下左右選擇多個(gè)參數(shù)進(jìn)行眼圖讀取，記錄眼高，繪制眼高曲線圖；

選取眼高曲線圖處于上升段的參數(shù)為中心參數(shù)。

一種選取及驗(yàn)證PCIE鏈路均衡參數(shù)的裝置，包括：

第一選取模塊，用于選取PCIE鏈路的多組拉偏參數(shù)；

寫入模塊，用于將拉偏參數(shù)輪次寫入到PCIE芯片接收端對(duì)應(yīng)的寄存器中；

記錄模塊，用于接收拉偏參數(shù)在運(yùn)行的過程中產(chǎn)生的錯(cuò)誤參數(shù)，并記錄在誤碼寄存器中；

第二選取模塊，用于選取中心參數(shù)；

判斷模塊，用于對(duì)PCIE鏈路進(jìn)行協(xié)商，判斷中心參數(shù)的集中度，若集中度集中，則該中心參數(shù)有效，該中心參數(shù)為PCIE鏈路均衡參數(shù)，若集中度分散，則重新選取中心參數(shù)。

進(jìn)一步地，還包括：

預(yù)設(shè)模塊，預(yù)設(shè)PCIE鏈路的初始參數(shù)。

進(jìn)一步地，還包括：

開關(guān)模塊，用于關(guān)閉PCIE芯片接收端的自適應(yīng)功能。

進(jìn)一步地，還包括：

誤碼導(dǎo)出模塊，用于導(dǎo)出接收的錯(cuò)誤參數(shù)；

優(yōu)選地，還包括：表格生成模塊，用于將接收的錯(cuò)誤參數(shù)與拉偏參數(shù)對(duì)應(yīng)，形成可視表格；

優(yōu)選地，還包括：眼高曲線繪制模塊，用于對(duì)可視表格內(nèi)一定范圍內(nèi)的拉偏參數(shù)的上下左右選擇多個(gè)參數(shù)進(jìn)行眼圖讀取，記錄眼高，繪制眼高曲線圖。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果如下：

1、使用自動(dòng)化腳本的方式將寄存器文件輪次寫入到PCIE芯片接收端對(duì)應(yīng)的寄存器中代替原先以手動(dòng)方式將寄存器文件輪次寫入到PCIE芯片接收端對(duì)應(yīng)的寄存器中，降低了人工勞動(dòng)強(qiáng)度和風(fēng)險(xiǎn)，保證了機(jī)械、重復(fù)性工作的精準(zhǔn)度，節(jié)省了人力成本；

2、由參數(shù)的集中度確認(rèn)拉偏參數(shù)的選取的有效性，保障了PCIE鏈路傳輸過程中最低的誤碼率，有效的避免了信號(hào)的衰減，提高了鏈路傳輸?shù)目煽啃?，提高了信?hào)傳輸?shù)馁|(zhì)量。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹。

圖1為本發(fā)明一種選取及驗(yàn)證PCIE鏈路均衡參數(shù)的方法的流程示意圖之一。

圖2為本發(fā)明一種選取及驗(yàn)證PCIE鏈路均衡參數(shù)的方法的流程示意圖之二。

圖3為本發(fā)明一種選取及驗(yàn)證PCIE鏈路均衡參數(shù)的裝置的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面結(jié)合附圖和具體實(shí)施方式，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分的實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

實(shí)施例1

本發(fā)明一種選取及驗(yàn)證PCIE鏈路均衡參數(shù)的方法，如圖1所示，包括：

S101：選取PCIE鏈路的多組拉偏參數(shù)；

S102：將拉偏參數(shù)輪次寫入到PCIE芯片接收端對(duì)應(yīng)的寄存器中；

S103：接收拉偏參數(shù)在運(yùn)行的過程中產(chǎn)生的錯(cuò)誤參數(shù)，并記錄在誤碼寄存器中；

S104：選取中心參數(shù)；

S105：對(duì)PCIE鏈路進(jìn)行協(xié)商，判斷中心參數(shù)的集中度，若集中度集中，則該中心參數(shù)有效，該中心參數(shù)即為PCIE鏈路均衡參數(shù)，若集中度分散，則返回S104重新選取中心參數(shù)。

作為一種可實(shí)施方式，PCIE鏈路為PCIE3.0鏈路，PCIE3.0鏈路需要事先選取20組拉偏參數(shù)，然后將選取的20組拉偏參數(shù)輪次寫入到PCIE3.0芯片接收端對(duì)應(yīng)的寄存器中，接收拉偏參數(shù)在運(yùn)行的過程中產(chǎn)生的錯(cuò)誤參數(shù)，并記錄在誤碼寄存器中，然后導(dǎo)出接收的錯(cuò)誤參數(shù)，將接收的錯(cuò)誤參數(shù)與得到這個(gè)結(jié)果當(dāng)時(shí)所運(yùn)行的拉偏參數(shù)對(duì)應(yīng)，形成可視表格，對(duì)可視表格內(nèi)+/-6dB范圍內(nèi)的拉偏參數(shù)上下左右各選擇2個(gè)參數(shù)讀取眼圖，記錄眼高，繪制眼高曲線圖，選取眼高曲線圖處于上升段的參數(shù)為中心參數(shù)，重啟實(shí)驗(yàn)機(jī)臺(tái)，對(duì)PCIE3.0鏈路進(jìn)行反復(fù)協(xié)商，判斷中心參數(shù)的集中度，若集中度集中，則該中心參數(shù)有效，該中心參數(shù)即為PCIE3.0鏈路均衡參數(shù)，若集中度分散，則需重新進(jìn)行中心參數(shù)的選取，直到選出有效的中心參數(shù)。

實(shí)施例2

本發(fā)明另一種選取及驗(yàn)證PCIE鏈路均衡參數(shù)的方法，如圖2所示，包括：

S201：關(guān)閉PCIE芯片接收端的自適應(yīng)功能；

S202：預(yù)設(shè)PCIE鏈路的多組初始參數(shù)；

S203：選取PCIE鏈路初始參數(shù)的周邊一定范圍內(nèi)的多個(gè)參數(shù)為拉偏參數(shù)；

S204：將每組拉偏參數(shù)生成不同的寄存器文件；

S205：使用自動(dòng)化腳本的方式將寄存器文件輪次寫入到PCIE芯片接收端對(duì)應(yīng)的寄存器中；

S206：接收拉偏參數(shù)在運(yùn)行的過程中產(chǎn)生的錯(cuò)誤參數(shù)，并記錄在誤碼寄存器中；

S207：導(dǎo)出接收的錯(cuò)誤參數(shù)，將接收的錯(cuò)誤參數(shù)與拉偏參數(shù)對(duì)應(yīng)，形成可視表格；

S208：對(duì)可視表格內(nèi)一定范圍內(nèi)的拉偏參數(shù)上下左右選擇一定數(shù)量的參數(shù)進(jìn)行眼圖讀取，記錄眼高，繪制眼高曲線圖；

S209：選取眼高曲線圖處于上升段的參數(shù)為中心參數(shù)。

S210：對(duì)PCIE鏈路進(jìn)行協(xié)商，判斷中心參數(shù)的集中度，若集中度集中，則該中心參數(shù)有效，該中心參數(shù)為即PCIE鏈路均衡參數(shù)，若集中度分散，則返回S209重新選取中心參數(shù)。

作為一種可實(shí)施方式，PCIE鏈路為PCIE3.0鏈路，步驟中一定范圍是指+/-4dB的范圍；首先需要先關(guān)閉PCIE3.0芯片接收端的具有的自適應(yīng)功能，并預(yù)設(shè)PCIE3.0鏈路的20組初始參數(shù)，選取這20組初始參數(shù)的周邊+/-4dB的參數(shù)為拉偏參數(shù)，將得到的20組拉偏參數(shù)生成不同的寄存器文件，使用自動(dòng)化腳本的方式將寄存器文件輪次寫入到PCIE3.0芯片接收端對(duì)應(yīng)的寄存器中，在拉偏參數(shù)運(yùn)行的過程中會(huì)產(chǎn)生錯(cuò)誤，將接收的錯(cuò)誤參數(shù)記錄在誤碼寄存器中，然后導(dǎo)出接收的錯(cuò)誤參數(shù)，將接收的錯(cuò)誤參數(shù)與得到這個(gè)結(jié)果當(dāng)時(shí)所運(yùn)行的那組拉偏參數(shù)對(duì)應(yīng)，形成可視表格；對(duì)可視表格內(nèi)+/-4dB范圍內(nèi)的所有拉偏參數(shù)上下左右各選擇3組參數(shù)讀取眼圖，記錄眼高，繪制眼高曲線圖；選取眼高曲線圖處于上升段的參數(shù)為中心參數(shù)，重啟實(shí)驗(yàn)機(jī)臺(tái)，對(duì)PCIE3.0鏈路進(jìn)行反復(fù)協(xié)商，判斷中心參數(shù)的集中度，若集中度集中，則該中心參數(shù)有效，該中心參數(shù)即為PCIE3.0鏈路均衡參數(shù)，若集中度分散，則返回S209重新選取中心參數(shù)。

實(shí)施例3

本發(fā)明一種選取及驗(yàn)證PCIE鏈路均衡參數(shù)的裝置，如圖3所示，包括：第一選取模塊101，寫入模塊102，記錄模塊103，第二選取模塊104，判斷模塊105，開關(guān)模塊106，誤碼導(dǎo)出模塊107，表格生成模塊108，眼高曲線繪制模塊109，預(yù)設(shè)模塊110。

開關(guān)模塊106用于關(guān)閉PCIE芯片接收端的自適應(yīng)功能；預(yù)設(shè)模塊110用于預(yù)設(shè)PCIE鏈路的初始參數(shù)；第一選取模塊101用于選取PCIE鏈路初始參數(shù)的周邊一定范圍內(nèi)的20個(gè)參數(shù)為拉偏參數(shù)；寫入模塊102用于將拉偏參數(shù)輪次寫入到PCIE芯片接收端對(duì)應(yīng)的寄存器中；記錄模塊103用于接收拉偏參數(shù)在運(yùn)行的過程中產(chǎn)生的錯(cuò)誤參數(shù)，并記錄在誤碼寄存器中；誤碼導(dǎo)出模塊107用于導(dǎo)出接收的錯(cuò)誤參數(shù)；表格生成模塊108用于將接收的錯(cuò)誤參數(shù)與拉偏參數(shù)對(duì)應(yīng)，形成可視表格；眼高曲線繪制模塊109：用于對(duì)可視表格內(nèi)+/-4dB范圍內(nèi)的拉偏參數(shù)上下左右各選擇3組參數(shù)進(jìn)行眼圖讀取，記錄眼高，繪制眼高曲線圖；第二選取模塊104用于選取眼高曲線圖處于上升段的參數(shù)為中心參數(shù)；判斷模塊105用于判斷中心參數(shù)的集中度，若集中度集中，則該中心參數(shù)有效，該中心參數(shù)為PCIE鏈路均衡參數(shù)，若集中度分散，則重新選取中心參數(shù)。

本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例的全部或部分步驟可以通過硬件來完成，也可以通過程序來指令相關(guān)的硬件完成。最后需要說明的是：以上所述僅為本發(fā)明的較佳實(shí)施例，僅用于說明本發(fā)明的技術(shù)方案，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)所做的任何修改、等同替換、改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍內(nèi)。