本實用新型涉及航天電子偵察接收機和衛(wèi)星通信接收機設計技術(shù)領(lǐng)域，尤其涉及一種航天電子偵察五通道接收機中的K波段頻率綜合器。

背景技術(shù)：

頻率綜合器是電子偵察、通信、導航、雷達等電子系統(tǒng)實現(xiàn)高性能指標的關(guān)鍵器件，很多現(xiàn)代電子系統(tǒng)的功能實現(xiàn)都直接與頻率綜合器的性能有關(guān)，因此頻率綜合器被稱為電子系統(tǒng)的“心臟”；目前，頻率綜合器的設計通常采用直接倍頻、DDS、DRO和PLL等方法，直接倍頻方法其輸出端的寄生分量多，輸出頻率不便于程控，集成度差且體積較大；DDS在1GHz以下頻率綜合器應用較多，但對于K波段較高頻率時，需要增加多個倍頻、濾波單元，限制了其應用范圍；DRO調(diào)諧帶寬較窄，且頻率穩(wěn)定度較差；PLL方式輸出頻率可大范圍程控，且體積小、成本低，但由于目前的PLL芯片頻率限制，無法達到20GHz以上的K頻段。

隨著航天電子偵察技術(shù)不斷發(fā)展，星載多通道偵察及通信接收機中對頻率綜合器的要求越來越高，目前的頻率綜合器無法同時滿足航天電子偵察上對于小體積、寬頻率范圍、低相位噪聲、快速跳變以及達到20GHz以上的K頻段的需求。

技術(shù)實現(xiàn)要素：

本實用新型的目的是提供一種航天電子偵察五通道接收機中的K波段頻率綜合器，體積小，相位噪聲低，且頻率可達到20GHz以上的K頻段。

本實用新型采用的技術(shù)方案為：一種航天電子偵察五通道接收機中的K波段頻率綜合器，包括鎖相環(huán)電路和與鎖相環(huán)電路的射頻信號輸出端相連接的倍頻器，所述鎖相環(huán)電路包括整數(shù)分頻鑒相器、環(huán)路低通濾波器、壓控振蕩器和帶通濾波器，所述整數(shù)分頻鑒相器與五通道接收機的控制處理芯片控制連接，整數(shù)分頻鑒相器的信號輸出端連接環(huán)路低通濾波器的信號輸入端，環(huán)路低通濾波器的信號輸出端連接壓控振蕩器的電壓控制輸入端用于控制壓控振蕩器的輸出頻率，壓控振蕩器的二分頻信號輸出端連接帶通濾波器的信號輸入端，帶通濾波器的信號輸出端連接整數(shù)分頻鑒相器的信號輸入端用于和參考頻率進行相位比較，所述壓控振蕩器的射頻信號輸出端連接倍頻器的射頻信號輸入端。

進一步地所述整數(shù)分頻鑒相器包括第一中央處理器，第一中央處理器的參考輸入端連接有第二十電容C20，第一中央處理器的參考輸入端與第二十電容C20的第一端相連接，第二十電容C20的第二端與第三電阻R3、第四電阻R4和第五電阻R5組成的第一π型衰減網(wǎng)絡的輸出端連接，所述第一π型衰減網(wǎng)絡的輸入端連接100MHz恒溫晶體振蕩器的輸出端；第一中央處理器的電阻設置端連接第二電阻R2到地；第一中央處理器的模擬地端和電荷泵地端直接連接到地；第一中央處理器的射頻輸入補充輸入端連接第二十三電容C23到地；第一中央處理器的模擬電源供電端與地間并聯(lián)第二十八電容C28和第二十九電容C29，第一中央處理器的模擬電源供電端還連第一中央處理器的數(shù)字電源供電端；第一中央處理器的電荷泵電源供電端與地之間并聯(lián)第十七電容C17、第十八電容C18和第十九電容C19，第一中央處理器的電荷泵電源供電端還連接+5V電源；第一中央處理器的數(shù)字電源供電端與地間并聯(lián)第六電容C6、第十三電容C13和第十四電容C14，第一中央處理器的數(shù)字電源供電端還連接電源轉(zhuǎn)換模塊的電壓輸出端，電源轉(zhuǎn)換模塊的電壓輸入端與地間并聯(lián)第九電容C9、第五電容C5和第二電容C2，電源轉(zhuǎn)換模塊的電壓輸入端還連接+5V電源, 電源轉(zhuǎn)換模塊的接地端接地；第一中央處理器的數(shù)字地端直接接地；第一中央處理器的片選使能端與地間并聯(lián)第八電容C8、第十五電容C15和第十六電容C16，第一中央處理器的片選使能端還連接第一中央處理器的數(shù)字電源供電端；第一中央處理器的裝載使能端與地之間串聯(lián)第七電容C7，第一中央處理器的串行數(shù)據(jù)輸入端與地之間串聯(lián)第十一電容C11，第一中央處理器的裝載使能端和串行數(shù)據(jù)輸入端還分別與五通道接收機的控制處理芯片連接，第一中央處理器的串行時鐘輸入端直接與五通道接收機的控制處理芯片連接。

進一步地所述的環(huán)路低通濾波器包括運算放大器，運算放大器的同相輸入端分別與第二十二電容C22的第一端、第六電阻R6的第一端和第一中央處理器的電荷泵輸出端連接，第二十二電容C22的第二端接地，第六電阻R6的第二端連接第二十六電容C26后接地；運算放大器的反相輸入端連接第九電阻R9到地，運算放大器的反相輸入端還連接第七電阻R7的第一端，第七電阻R7的第二端連接第十三電阻R13的第一端，第十三電阻R13的第二端連接運算放大器的輸出端；運算放大器的電源供電端與地間并聯(lián)第二十一電容C21和第二十五電容C25，運算放大器的電源供電端還連接第一電感L1的第一端，第一電感L1的第二端連接+12V電源輸出端，+12V電源輸出端與地間還并聯(lián)第一電容C1和第三電容C3。

進一步地所述壓控振蕩器包括第二中央處理器，第二中央處理器的電壓控制輸入端與運算放大器的輸出端之間串聯(lián)第八電阻R8，第二中央處理器的電壓控制輸入端還連接第三十電容C30后接地，第二中央處理器的所有N/C端、地端和第一電源輸入端均直接接地，第二中央處理器的第二電源輸入端與地間并聯(lián)第三十二電容C32、第三十四電容C34、第三十八電容C38和第十九電容C19，第二中央處理器的第二電源輸入端還連接第二電感L2的第一端，第二電感L2的第二端連接電源轉(zhuǎn)換模塊的電壓輸出端；第二中央處理器的二分頻信號輸出端與第十二電阻R12、第十一電阻R11和第十電阻R10所組成的第二π型衰減網(wǎng)絡的輸入端相連接，第二π型衰減網(wǎng)絡的輸出端接帶通濾波器的信號輸入端，帶通濾波器的信號輸出端連接第二十四電容C24的第一端，第二十四電容C24的第二端連接第一中央處理器的射頻預分頻輸入端。

進一步地所述倍頻器包括第三中央處理器，第三中央處理器的射頻信號輸入端連接第二中央處理器的射頻信號輸出端，第三中央處理器的N/C端和地端均直接接地，第三中央處理器的第一地端和第一電壓輸入端之間還并聯(lián)第三十一電容C31、第三十七電容C37和第三十九電容C39，第三中央處理器的第三地端和第二電壓輸入端之間還并聯(lián)第三十五電容C35、第三十六電容C36和第三十三電容C33，第三中央處理器的第一電壓輸入端和第二電壓輸入端還連接第三電感L3的第一端，第三電感L3的第二端與地間并聯(lián)第四電容C4和第十二電容C12，第三電感L3的第二端還連接+5V電源。

進一步地還包括同軸衰減器和射頻放大器，所述同軸衰減器的輸入端連接第三中央處理器的射頻信號輸出端，同軸衰減器的輸出端連接射頻放大器的輸入端，射頻放大器的輸出端連接分路器的輸入端。

進一步地所述倍頻器為二次倍頻器。

進一步地所述第一中央處理器的型號為ADF4107。

進一步地所述第三中央處理器的型號為HMC814。

本實用新型將整數(shù)分頻鑒相器與五通道接收機的控制處理芯片控制連接，方便了五通道接收機根據(jù)接收到的分路信號對整數(shù)分頻鑒相器進行控制，通過壓控振蕩器的二分頻信號輸出端為整數(shù)分頻鑒相器的信號輸入端提供鑒相頻率輸入，降低了相位噪聲，同時利用倍頻器將壓控振蕩器的射頻頻率進一步提高到了K頻段，裝置的元器件減少，集成度增高，既提高了輸出頻率又有效減小了設備體積，從而滿足了航天電子偵察五通道接收機對程控式K頻段頻率綜合器高頻率、小體積、低功耗的要求。

附圖說明

圖1為本實用新型的組成原理框圖；

圖2為本實用新型的電路原理圖；

圖3為本實用新型的鎖相環(huán)電路的相位噪聲電路仿真圖。

具體實施方式

如圖1、2和3所示，本實用新型包括鎖相環(huán)電路和與鎖相環(huán)電路的射頻信號輸出端相連接的倍頻器，所述鎖相環(huán)電路包括整數(shù)分頻鑒相器、環(huán)路低通濾波器、壓控振蕩器和帶通濾波器L1，所述整數(shù)分頻鑒相器與五通道接收機的控制處理芯片控制連接，整數(shù)分頻鑒相器的信號輸出端連接環(huán)路低通濾波器的信號輸入端，環(huán)路低通濾波器的信號輸出端連接壓控振蕩器的電壓控制輸入端用于控制壓控振蕩器的輸出頻率，壓控振蕩器的二分頻信號輸出端連接帶通濾波器L1的信號輸入端，帶通濾波器L1的信號輸出端連接整數(shù)分頻鑒相器的信號輸入端用于和參考頻率進行相位比較，所述壓控振蕩器的射頻信號輸出端連接倍頻器的射頻信號輸入端。

所述整數(shù)分頻鑒相器包括第一中央處理器U1，第一中央處理器U1的參考輸入端(REFin)連接第二十電容C20的第一端，第二十電容C20的第二端與第三電阻R3、第四電阻R4和第五電阻R5組成的第一π型衰減網(wǎng)絡的輸出端連接，所述第一π型衰減網(wǎng)絡的輸入端連接100MHz恒溫晶體振蕩器的輸出端，π型衰減網(wǎng)絡可以減少駐波或反射的形成；第一中央處理器U1的電阻設置端(Rset)連接第二電阻R2到地；第一中央處理器U1的電荷泵輸出端（CP）連接環(huán)路低通濾波器的輸入端；第一中央處理器U1的模擬地端(CPGND)和電荷泵地端(AGND)直接連接到地；第一中央處理器U1的射頻輸入補充輸入端(RFinB)連接第二十三電容C23到地；第一中央處理器U1的模擬電源供電端(AVDD)與地間并聯(lián)第二十八電容C28和第二十九電容C29，第一中央處理器U1的模擬電源供電端(AVDD)還連第一中央處理器U1的數(shù)字電源供電端(DVDD)；第一中央處理器U1的電荷泵電源供電端（Vp）與地并聯(lián)第十七電容C17、第十八電容C18和第十九電容C19，第一中央處理器U1的電荷泵電源供電端（Vp）還連接+5V電源；第一中央處理器U1的數(shù)字電源供電端(DVDD)與地間并聯(lián)第六電容C6、第十三電容C13和第十四電容C14，第一中央處理器U1的數(shù)字電源供電端（DVDD）還連接電源轉(zhuǎn)換模塊V1的電壓輸出端(Vout)，電源轉(zhuǎn)換模塊V1的電壓輸入端(Vin)與地間并聯(lián)第九電容C9、第五電容C5和第二電容C2，電源轉(zhuǎn)換模塊V1的電壓輸入端(Vin)還連接+5V電源, 電源轉(zhuǎn)換模塊V1的接地端(Gnd/adj)接地；第一中央處理器U1的數(shù)字地端（DGND）直接接地；第一中央處理器U1的片選使能端（CE）與地間并聯(lián)第八電容C8、第十五電容C15和第十六電容C16，第一中央處理器U1的片選使能端（CE）還連接第一中央處理器U1的數(shù)字電源供電端(DVDD)；第一中央處理器U1的裝載使能端(LE)與地之間串聯(lián)第七電容C7，第一中央處理器U1的串行數(shù)據(jù)輸入端(DATA)與地之間串聯(lián)第十一電容C11，第一中央處理器U1的裝載使能端(LE)和串行數(shù)據(jù)輸入端(DATA)還分別與五通道接收機的控制處理芯片控制連接，第一中央處理器U1的串行時鐘輸入端(CLK)直接與五通道接收機的控制處理芯片控制連接；第一中央處理器U1的多功能輸出端（MUXO）連接第一電阻R1的第一端，第一電阻R1的第二端與地間并聯(lián)第一發(fā)光二極管D1和第十電容C10，第一電阻R1的第二端還連接五通道接收機的多路復用器，用于進行實驗或其它備用功能。

所述的環(huán)路低通濾波器包括運算放大器F1，運算放大器F1的同相輸入端分別與第二十二電容C22的第一端、第六電阻R6的第一端和第一中央處理器U1的電荷泵輸出端（CP）連接，第二十二電容C22的第二端接地，第六電阻R6的第二端連接第二十六電容C26后接地；運算放大器F1的反相輸入端連接第九電阻R9到地，運算放大器F1的反相輸入端還連接第七電阻R7的第一端，第七電阻R7的第二端連接第十三電阻R13的第一端，第十三電阻R13的第二端連接運算放大器F1的輸出端；運算放大器F1的電源供電端與地間并聯(lián)第二十一電容C21和第二十五電容C25，運算放大器F1的電源供電端還連接第一電感L1的第一端，第一電感L1的第二端連接+12V電源輸出端，+12V電源輸出端與地間還并聯(lián)第一電容C1和第三電容C3。

所述的壓控振蕩器包括第二中央處理器U2，第二中央處理器U2的電壓控制輸入端（VTUNE）與運算放大器F1的輸出端之間串聯(lián)第八電阻R8，第二中央處理器U2的電壓控制輸入端（VTUNE）還連接第三十電容C30后接地，第二中央處理器U2的所有N/C端、地端（GND）和第一電源輸入端（VCC1）均直接接地，第二中央處理器U2的第二電源輸入端（VCC2）與地間并聯(lián)第三十二電容C32、第三十四電容C34、第三十八電容C38和第十九電容C19，第二中央處理器U2的第二電源輸入端（VCC2）還連接第二電感L2的第一端，第二電感L2的第二端連接電源轉(zhuǎn)換模塊V1的電壓輸出端(Vout)；第二中央處理器U2的二分頻信號輸出端(RFOUT/2)與第十二電阻R12、第十一電阻R11和第十電阻R10所組成的第二π型衰減網(wǎng)絡的輸入端相連接，第二π型衰減網(wǎng)絡的輸出端接帶通濾波器L1的信號輸入端，帶通濾波器L1的信號輸出端連接第二十四電容C24的第一端，第二十四電容C24的第二端連接第一中央處理器U1的射頻預分頻輸入端(RFinA)。

所述的倍頻器包括第三中央處理器U3，第三中央處理器U3的射頻信號輸入端(RFIN)連接第二中央處理器U2的射頻信號輸出端(RFOUT)，第三中央處理器U3的N/C端和地端（GND1、GND2、GND3、GND4）均直接接地，第三中央處理器U3的第一地端（GND1）和第一電壓輸入端（Vdd1）之間還并聯(lián)第三十一電容C31、第三十七電容C37和第三十九電容C39，第三中央處理器U3的第三地端（GND3）和第二電壓輸入端（Vdd2）之間還并聯(lián)第三十五電容C35、第三十六電容C36和第三十三電容C33，第三中央處理器U3的第一電壓輸入端（Vdd1）和第二電壓輸入端（Vdd2）還連接第三電感L3的第一端，第三電感L3的第二端與地間并聯(lián)第四電容C4和第十二電容C12，第三電感L3的第二端還連接+5V電源。

本電路中整數(shù)分頻鑒相器用于比較參考輸入信號經(jīng)內(nèi)部分頻器分頻后得到的參考鑒相頻率和壓控振蕩器經(jīng)內(nèi)部分頻器分頻后而得到的射頻鑒相頻率之間頻率/相位差，并輸出相應誤差電壓信號，該誤差電壓經(jīng)過環(huán)路低通濾波器的積分放大處理來控制壓控振蕩器的輸出頻率，使其不斷改變，直到參考鑒相頻率與射頻鑒相頻率的相位相等時，整數(shù)分頻鑒相器輸出的誤差電壓為零，此時環(huán)路處于鎖定狀態(tài)，壓控振蕩器的輸出信號的相位跟隨參考信號的變化而變化。

所述的環(huán)路低通濾波器是本電路設計的核心部分，因為本裝置的誤差電壓范圍、鎖定時間、相位噪聲、雜波抑制等參數(shù)均由它決定；本電路中采用了有源三階濾波器的方案，可以更好的抑制雜波、減少相位噪聲以及鎖定時間，環(huán)路帶寬為50kHz,同時運用ADS公司的ADIsimPLL的軟件進行了仿真，大大縮短了調(diào)試過程。

本電路采用0.254mm厚的RO4350B的微波板材，壓控振蕩器后所有的射頻信號的微帶線寬必須嚴格按照50Ω進行設計，電路中的第一中央處理器U1采用AD公司ADF4107，倍頻器采用二次倍頻，倍頻器中第三中央處理器U3型號為hittite公司的HMC814，采用二次倍頻器可以大大減少元器件的數(shù)量，集成度更高；倍頻器的輸入頻率范圍為6.5～12.3GHz,輸出頻率范圍為13～24.61GHz,第三中央處理器U3的射頻信號輸出端(RFOUT)連接輸出端口。

本裝置還包括同軸衰減器、射頻放大器S1和六分路器P1，射頻放大器S1的型號為HMC-C020，同軸衰減器的輸入端連接所述輸出端口，同軸衰減器的輸出端接入射頻放大器S1的輸入端，射頻放大器S1的輸出端連接六分路器P1的輸入端，經(jīng)過六分路器P1分路后的信號其中五路分別提供給五通道接收機，另外一路用于測試和維修；通過適當調(diào)整同軸衰減器的衰減量使射頻放大器S1輸出電平為21dBm左右，然后該信號經(jīng)六分路器P1后會有10 dB左右的衰減，六分路器P1的每路輸出信號的幅度則將達到11 dBm左右，完全滿足一般變頻器的使用要求。

本電路將整數(shù)分頻鑒相器中第一中央處理器U1的串行時鐘輸入端(CLK)、串行數(shù)據(jù)輸入端(DATA)和裝載使能端(LE)均由五通道接收機的控制處理芯片F(xiàn)PGA統(tǒng)一管理，方便了五通道接收機根據(jù)接收到的分路信號對整數(shù)分頻鑒相器進行控制；通過壓控振蕩器的內(nèi)部二分頻信號輸出端(RFOUT/2)為整數(shù)分頻鑒相器的射頻預分頻輸入端(RFinA)提供輸入，將整數(shù)分頻鑒相器的射頻預分頻輸入端(RFinA)信號進行有效降低，同時還利用二次倍頻器將壓控振蕩器的射頻頻率進一步提高到了K波，且實物體積僅為77mm×50mm×15mm（不包含接插件），這樣既提高了輸出頻率又有效減小了設備體積，從而滿足了航天電子五通道接收機對程控式K波段頻率綜合器高頻率、小體積、低功耗的要求；表1為本裝置中鎖相環(huán)電路的相位噪聲仿真數(shù)據(jù)，表2為本裝置中鎖相環(huán)電路的相位噪聲實測數(shù)據(jù)；從表1和表2中的數(shù)據(jù)可看出，本裝置具有較高的輸出頻率、較低的相位噪聲。

表1

表2

最后應說明的是：以上實施例僅用以說明本實用新型的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本實用新型進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應當理解：其依然可以對前述實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應技術(shù)方案的本質(zhì)脫離本實用新型實施例技術(shù)方案的范圍。