本實(shí)用新型涉及數(shù)據(jù)傳輸技術(shù)領(lǐng)域，特別涉及一種SDRAM控制器及應(yīng)用其的協(xié)議轉(zhuǎn)換器。

背景技術(shù)：

隨以太網(wǎng)以其成本低、網(wǎng)管簡單、易于升級(jí)等優(yōu)點(diǎn)，已成為最廣泛的網(wǎng)絡(luò)傳輸方式，但其缺點(diǎn)是傳輸距離有限，面對(duì)當(dāng)前數(shù)量眾多的SDH環(huán)以及由SDH、PDH提供的大量的E1鏈路，可以利用已有的E1資源傳輸以太網(wǎng)數(shù)據(jù)，從而實(shí)現(xiàn)長距離的傳輸。然而，由于以太網(wǎng)鏈路與E1鏈路的碼流速率差別很大(以太網(wǎng)鏈路的碼流速率為10/100Mbps、E1鏈路的碼流速率為2.048Mbps)，在以太網(wǎng)鏈路轉(zhuǎn)換成E1鏈路過程中，勢必會(huì)產(chǎn)生數(shù)據(jù)已被接收但卻來不及轉(zhuǎn)換的情況，難以保證轉(zhuǎn)換過程無損、有序的完成。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于克服上述現(xiàn)有技術(shù)的不足，提供一種用于以太網(wǎng)鏈路與E1鏈路轉(zhuǎn)換的協(xié)議轉(zhuǎn)換器。

為實(shí)現(xiàn)上述目的，本實(shí)用新型采用以下技術(shù)方案：

一種用于以太網(wǎng)鏈路與E1鏈路轉(zhuǎn)換的協(xié)議轉(zhuǎn)換器，包括以太網(wǎng)控制器芯片、以太網(wǎng)接頭與輔助電路、E1接頭與輔助電路、CPU、FPGA芯片、SDRAM存儲(chǔ)器及EPROM存儲(chǔ)器，所述以太網(wǎng)控制器芯片分別連接以太網(wǎng)接頭與輔助電路、CPU及FPGA芯片，所述FPGA芯片分別連接所述E1接頭與輔助電路、SDRAM存儲(chǔ)器，所述EPROM存儲(chǔ)器分別連接所述CPU、FPGA芯片。

優(yōu)選地，所述FPGA芯片包括SDRAM控制器、異步FIFO群、HDLC模塊、以太網(wǎng)接口模塊及E1接口模塊，所述SDRAM控制器分別與所述異步FIFO群和SDRAM存儲(chǔ)器交互，并通過SDRAM存儲(chǔ)器實(shí)現(xiàn)多數(shù)據(jù)幀的二級(jí)數(shù)據(jù)緩存，所述異步FIFO群用于實(shí)現(xiàn)時(shí)鐘調(diào)整并完成單數(shù)據(jù)幀的一級(jí)數(shù)據(jù)緩存，所述HDLC模塊與異步FIFO群交互數(shù)據(jù)，用于實(shí)現(xiàn)HDLC成/解幀以區(qū)分以太網(wǎng)各數(shù)據(jù)幀，所述以太網(wǎng)接口模塊分別與以太網(wǎng)控制器芯片、異步FIFO群交互數(shù)據(jù)，所述E1接口模塊分別與E1接頭與輔助電路、HDLC模塊交互數(shù)據(jù)。

優(yōu)選地，所述SDRAM控制器包括操作控制模塊、讀寫控制模塊及計(jì)數(shù)刷新模塊，所述讀寫控制模塊和計(jì)數(shù)刷新模塊分別與所述操作控制模塊進(jìn)行信號(hào)交互，所述操作控制模塊用于向SDRAM存儲(chǔ)器輸出控制信號(hào)，所述讀寫控制模塊用于控制SDRAM存儲(chǔ)器的數(shù)據(jù)線、地址線以及異步FIFO群，所述計(jì)數(shù)刷新模塊用于根據(jù)計(jì)數(shù)發(fā)出刷新命令給操作控制模塊。

優(yōu)選地，所述E1接口模塊具有HDB3編碼子模塊和HDB3解碼子模塊。

優(yōu)選地，所述以太網(wǎng)控制器芯片和FPGA芯片分別連接有晶振。

優(yōu)選地，所述FPGA芯片采用XC2S50FPGA芯片。

優(yōu)選地，所述SDRAM存儲(chǔ)器采用IS61C1024芯片。

優(yōu)選地，所述以太網(wǎng)控制器芯片采用KS8995芯片。

采用上述技術(shù)方案后，本實(shí)用新型與背景技術(shù)相比，具有如下優(yōu)點(diǎn)：

本實(shí)用新型通過設(shè)置FPGA芯片與SDRAM存儲(chǔ)器的配合，為數(shù)據(jù)轉(zhuǎn)換過程提供二級(jí)緩存，來完成具有可變比特率的以太網(wǎng)數(shù)據(jù)流和具有固定比特率的E1數(shù)據(jù)流之間的轉(zhuǎn)換，解決了已被接收卻還未被轉(zhuǎn)換的數(shù)據(jù)的存儲(chǔ)問題，在一定程度上確保了轉(zhuǎn)換過程無損、有序的完成。

附圖說明

圖1為本實(shí)用新型的結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型FPGA芯片的結(jié)構(gòu)示意圖；

圖3為本實(shí)用新型SDRAM控制器的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。

實(shí)施例

請參閱圖1，本實(shí)用新型公開了一種用于以太網(wǎng)鏈路與E1鏈路轉(zhuǎn)換的協(xié)議轉(zhuǎn)換器，包括以太網(wǎng)控制器芯片1、以太網(wǎng)接頭與輔助電路2、E1接頭與輔助電路3、CPU4、FPGA芯片5、SDRAM存儲(chǔ)器6及EPROM存儲(chǔ)器7，其中：

參考圖1所示，以太網(wǎng)控制器芯片1分別連接以太網(wǎng)接頭與輔助電路2、CPU4及FPGA芯片5，F(xiàn)PGA芯片5分別連接E1接頭與輔助電路3、SDRAM存儲(chǔ)器6，EPROM存儲(chǔ)器7分別連接CPU4、FPGA芯片5。在本實(shí)施例中，以太網(wǎng)控制器芯片1采用KS8995芯片；CPU4采用P89LPC922芯片；FPGA芯片5采用XC2S50FPGA芯片5；SDRAM存儲(chǔ)器6采用IS61C1024芯片；EPROM存儲(chǔ)器7采用Platform Flash PROM XCF01SFG48芯片。

以太網(wǎng)控制器芯片1和FPGA芯片5分別連接有晶振8，兩個(gè)晶振8采用不同的型號(hào)。

以太網(wǎng)接頭與輔助電路2能夠與滿足RJ-45接口標(biāo)準(zhǔn)的雙絞線連接，實(shí)現(xiàn)以太網(wǎng)鏈路的電壓變換和信號(hào)轉(zhuǎn)換；E1接頭與輔助電路3實(shí)現(xiàn)非差分信號(hào)與差分信號(hào)的轉(zhuǎn)換，通過75Ω非平衡接口接入E1鏈路。

配合圖1和圖2所示，F(xiàn)PGA芯片5包括SDRAM控制器51、異步FIFO群、HDLC模塊53、以太網(wǎng)接口模塊54及E1接口模塊55，其中：

SDRAM控制器51分別與異步FIFO群和SDRAM存儲(chǔ)器6交互，并通過SDRAM存儲(chǔ)器6實(shí)現(xiàn)多數(shù)據(jù)幀的二級(jí)數(shù)據(jù)緩存；異步FIFO群用于實(shí)現(xiàn)時(shí)鐘調(diào)整并完成單數(shù)據(jù)幀的一級(jí)數(shù)據(jù)緩存；HDLC模塊53與異步FIFO群交互數(shù)據(jù)，用于實(shí)現(xiàn)HDLC成/解幀以區(qū)分以太網(wǎng)各數(shù)據(jù)幀；以太網(wǎng)接口模塊54分別與以太網(wǎng)控制器芯片1、異步FIFO群交互數(shù)據(jù)；E1接口模塊55分別與以E1接頭與輔助電路3、HDLC模塊53交互數(shù)據(jù)。

異步FIFO群不僅能將幀信息提取出并存儲(chǔ)，實(shí)現(xiàn)了在系統(tǒng)中的一級(jí)緩存，還解決了跨時(shí)鐘域的時(shí)鐘速率調(diào)整問題。時(shí)鐘調(diào)整使得SDRAM控制器51和SDRAM存儲(chǔ)器6在同一時(shí)鐘域下工作就成為了可能，這為兩者間的數(shù)據(jù)交互提供了同步的穩(wěn)定性。SDRAM存儲(chǔ)器6的大容量和較高讀取存儲(chǔ)速率使得它成為二級(jí)緩存的較佳選擇，它能保證彌補(bǔ)FIFO群有限的存儲(chǔ)空間和較小的數(shù)據(jù)吞吐量，并確保數(shù)據(jù)在高速緩存過程中的完整性。SDRAM控制器51負(fù)責(zé)通過與SDRAM存儲(chǔ)器6連接的三根指令輸入線/RAS、/CAS、/WE來定義對(duì)SDRAM存儲(chǔ)器6的操作指令，其中主要包括模式配置、行激活、讀、寫、停止、預(yù)充電、刷新這七個(gè)操作指令，并保證SDRAM存儲(chǔ)器6能工作正常；SDRAM控制器51可通過查詢實(shí)時(shí)地掌握異步FIFO群和SDRAM存儲(chǔ)器6的狀態(tài)，并充當(dāng)兩者間的數(shù)據(jù)和控制命令調(diào)度中心，保證數(shù)據(jù)緩存的準(zhǔn)確性。由于以太網(wǎng)數(shù)據(jù)鏈路的寫入SDRAM存儲(chǔ)器6的速率大于讀出速率，為了防止緩沖區(qū)溢出造成數(shù)據(jù)損傷，通過SDRAM控制器51實(shí)時(shí)地監(jiān)控SDRAM存儲(chǔ)器6的緩沖區(qū)，并在達(dá)到警戒水平線時(shí)向以太網(wǎng)接口模塊54發(fā)出警告，以便以太網(wǎng)接口模塊54中的TX_MII模塊發(fā)出暫停幀以降低緩沖區(qū)可能溢出的壓力。

配合圖2和圖3所示，SDRAM控制器51包括操作控制模塊511、讀寫控制模塊512及計(jì)數(shù)刷新模塊513，讀寫控制模塊512和計(jì)數(shù)刷新模塊513分別與操作控制模塊511進(jìn)行信號(hào)交互，操作控制模塊511用于向SDRAM存儲(chǔ)器6輸出控制信號(hào)，讀寫控制模塊512用于控制SDRAM存儲(chǔ)器6的數(shù)據(jù)線、地址線以及異步FIFO群，計(jì)數(shù)刷新模塊513用于根據(jù)計(jì)數(shù)發(fā)出刷新命令給操作控制模塊511。在本實(shí)施例中，SDRAM控制器51負(fù)責(zé)通過與SDRAM存儲(chǔ)器6連接的三根指令輸入線/RAS、/CAS、/WE來定義對(duì)SDRAM的操作指令，其中主要包括模式配置、行激活、讀、寫、停止、預(yù)充電、刷新這七個(gè)操作指令，并保證SDRAM存儲(chǔ)器6能工作正常。

E1接口模塊55具有HDB3編碼子模塊和HDB3解碼子模塊。

根據(jù)數(shù)據(jù)流的進(jìn)出類型，將其劃分為Eth(以太網(wǎng))至E1寫入、Eth至E1讀出、E1至Eth寫入及E1至Eth讀出四種狀態(tài)。相應(yīng)的，異步FIFO群包括Eth至E1寫入異步FIFO群521、Eth至E1讀出異步FIFO群522、E1至Eth寫入異步FIFO群523及E1至Eth讀出異步FIFO群異步FIFO群524。

下面以Eth到E1數(shù)據(jù)流為例，對(duì)本實(shí)用新型的工作過程進(jìn)行說明，具體如下：

以太網(wǎng)接口模塊54與以太網(wǎng)控制器芯片1交互以太網(wǎng)鏈路的數(shù)據(jù)，負(fù)責(zé)提供物理層的MII(Media Independent Interface介質(zhì)獨(dú)立接口)提取出數(shù)據(jù)幀，并與Eth至E1寫入異步FIFO群521交互；

Eth至E1寫入異步FIFO群521記錄下每一幀的數(shù)據(jù)、長度和CRC校驗(yàn)結(jié)果,完成時(shí)鐘調(diào)整合及單數(shù)據(jù)幀的一級(jí)數(shù)據(jù)緩存；

SDRAM控制器51詢察Eth至E1寫入異步FIFO群521，在寫入異步FIFO群接收到完整的一幀后，從中讀出CRC校驗(yàn)正確的數(shù)據(jù)并寫入SDRAM存儲(chǔ)器6中，通過SDRAM存儲(chǔ)器6實(shí)現(xiàn)多數(shù)據(jù)幀高速大容量的二級(jí)數(shù)據(jù)緩存。然后等到Eth至E1讀出異步FIFO群522可供寫入后，SDRAM控制器51將從SDRAM存儲(chǔ)器6讀出的數(shù)據(jù)寫入Eth至E1讀出異步FIFO群522之中；

HDLC模塊53從Eth至E1讀出異步FIFO群522中，按照協(xié)議標(biāo)準(zhǔn)進(jìn)行成幀處理以便分開以太網(wǎng)各數(shù)據(jù)幀，再傳送給E1接口模塊55；

E1接口模塊55負(fù)責(zé)將數(shù)據(jù)進(jìn)行HDB3編碼，并提供必要的極性變換，任何發(fā)送到E1接頭與輔助電路3；

E1接頭與輔助電路3進(jìn)行非差分信號(hào)與差分信號(hào)的轉(zhuǎn)換，最后通過75Ω非平衡接口接入E1鏈路。

從E1到Eth數(shù)據(jù)流的工作原理同Eth到E1數(shù)據(jù)流基本相同。不同之處在于：E1接口模塊55負(fù)責(zé)從E1鏈路的碼流中提取時(shí)鐘，經(jīng)過HDB3解碼，再發(fā)給HDLC模塊53；而HDLC模塊53按照協(xié)議標(biāo)準(zhǔn)進(jìn)行解幀處理，發(fā)送給E1至Eth寫入異步FIFO群523；以太網(wǎng)接口模塊54從E1至Eth讀出異步FIFO群異步FIFO群524讀出下一幀數(shù)據(jù)，進(jìn)行CRC校驗(yàn)后，附在數(shù)據(jù)之后發(fā)送給以太網(wǎng)控制器芯片1。

以上所述，僅為本實(shí)用新型較佳的具體實(shí)施方式，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。因此，本實(shí)用新型的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。