技術(shù)總結(jié)
本實用新型公開了一種面向AES算法的抗側(cè)信道攻擊的隨機掩碼防護密碼芯片，包括CPU、安全訪問邏輯SAL、EEPROM存儲器、SRAM存儲器、隨機掩碼生成器、AES算法的FPGA、隨機掩碼補償電路，其特征在于：所述CPU、安全訪問邏輯SAL、隨機掩碼生成器、AES算法的FPGA、隨機掩碼補償電路通過總線互聯(lián)；安全訪問邏輯SAL分別與EEPROM存儲器、SRAM存儲器連接；隨機掩碼生成器與AES算法的FPGA、隨機掩碼補償電路連接。本實用新型專利針對使用AES算法的FPGA芯片進行掩碼防護來完成加密功能，優(yōu)化了AES算法，可以有效地抵抗多種側(cè)信道攻擊，提高了密碼芯片的安全性。

技術(shù)研發(fā)人員：焦鉻;李浪;鄒祎
受保護的技術(shù)使用者：衡陽師范學院
文檔號碼：201621238794
技術(shù)研發(fā)日：2016.11.19
技術(shù)公布日：2017.05.03