1.一種多功能網(wǎng)關(guān)，其特征在于：包括主處理器、GPRS模塊、以太網(wǎng)控制芯片、網(wǎng)口模塊、多個(gè)ZIGEBB節(jié)點(diǎn)模塊、系統(tǒng)接口配置模塊、直流電源，所述GPRS模塊、以太網(wǎng)控制芯片、系統(tǒng)接口配置模塊、多個(gè)ZIGEBB節(jié)點(diǎn)模塊分別與主處理器通過(guò)RS232接口相連，所述網(wǎng)口模塊連接在以太網(wǎng)控制芯片上，所述直流電源分別給主處理器、GPRS模塊、多個(gè)ZIGEBB節(jié)點(diǎn)模塊供電，所述直流電源上連接有電源適配器，所述電源適配器上連接有市電接入開關(guān)，所述直流電源上還連接有直流匯流箱，所述直流匯流箱上連接有光伏發(fā)電組件和風(fēng)力發(fā)電組件，所述直流匯流箱與直流電源之間設(shè)置有直流配電柜，所述直流匯流箱與直流配電柜之間設(shè)置有穩(wěn)壓電路。
2.根據(jù)權(quán)利要求1所述的多功能網(wǎng)關(guān)，其特征在于：所述主處理器采用STM32處理器。
3.根據(jù)權(quán)利要求2所述的多功能網(wǎng)關(guān)，其特征在于：所述ZIGEBB節(jié)點(diǎn)采用MC13213芯片。
4.根據(jù)權(quán)利要求3所述的多功能網(wǎng)關(guān)，其特征在于：所述GPRS模塊采用SIM900A芯片。
5.根據(jù)權(quán)利要求4所述的多功能網(wǎng)關(guān)，其特征在于：所述以太網(wǎng)控制芯片采用ENC28J60芯片。
6.根據(jù)權(quán)利要求5所述的多功能網(wǎng)關(guān)，其特征在于：所述網(wǎng)口模塊采用網(wǎng)絡(luò)插座變壓器HR911105A。
7.根據(jù)權(quán)利要求6所述的多功能網(wǎng)關(guān)，其特征在于：所述穩(wěn)壓電路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、功率PMOS管MP、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十八NMOS管MN18、第十九NMOS管MN19、電阻RM和電容CM；第五PMOS管MP5的源極、第六PMOS管MP6的源極、第十PMOS管MP10的源極、功率PMOS管MP的源極、第一NMOS管MN1的漏極、第二NMOS管MN2的漏極、第三NMOS管MN3的漏極、第四NMOS管MN4的漏極、第十六NMOS管MN16的漏極和第十七NMOS管MN17的漏極連接電壓輸入端VDD；第一NMOS管MN1的柵極、第二NMOS管MN2的柵極和第十七NMOS管MN17的柵極連接輸入基準(zhǔn)電壓VREF；第一NMOS管MN1的源極連接第一PMOS管MP1的源極，第一PMOS管MP1的柵極和漏極連接第二PMOS管MP2的柵極、第六NMOS管MN6的漏極與第七NMOS管MN7的漏極；第二NMOS管MN2的源極連接第三PMOS管MP3的源極，第三NMOS管MN3的源極連接第二PMOS管MP2的源極，第二PMOS管MP2的漏極連接第八NMOS管MN8的漏極和柵極與第五NMOS管MN5的柵極；第三PMOS管MP3的柵極連接第四PMOS管MP4的柵極和漏極、第十NMOS管MN10的漏極與第十一NMOS管MN11的漏極，第四PMOS管MP4的源極連接第四NMOS管MN4的源極；第三PMOS管MP3的漏極連接第九NMOS管MN9的漏極和柵極、第十二NMOS管MN12的柵極，第十二NMOS管MN12的漏極連接第六PMOS管MP6的漏極、電容CM的一端、功率PMOS管MP的柵極、第十PMOS管MP10的柵極和第十四NMOS管MN14的漏極，第六PMOS管MP6的柵極連接第五PMOS管MP5的柵極和漏極與第五NMOS管MN5的漏極；第六NMOS管MN6的柵連接第十一NMOS管MN11的柵極、第十三NMOS管MN13的柵極和漏極、第十PMOS管MP10的漏極；第七NMOS管MN7的柵極、第十NMOS管MN10的柵極、第十八NMOS管MN18的柵極和第十九NMOS管MN19的柵極連接輸入偏置電壓VB；電容CM的另一端和電阻RM的一端連接，第三NMOS管MN3的柵極、第四NMOS管MN4的柵極連接功率PMOS管MP的漏極、電阻RM的另一端和第七PMOS管MP7的源極的連接點(diǎn)作輸出端VOUT；第七PMOS管MP7的柵極和漏極與第八PMOS管MP8的源極連接，第八PMOS管MP8的柵極和漏極與第九PMOS管MP9的源極連接；第十四NMOS管MN14的柵極連接第十五NMOS管MN15的柵極和漏極、第十一PMOS管MP11的漏極，第十一PMOS管MP11的柵極連接第十二PMOS管MP12的漏極和第十八NMOS管MN18的漏極；第十二PMOS管MP12的柵極連接第十三PMOS管MP13的柵極和漏極、第十九NMOS管MN19的漏極，第十二PMOS管MP12的源極連接第十六NMOS管MN16的源極；第十一PMOS管MP11的源極連接第十三PMOS管MP13的源極和第十七NMOS管MN17的源極；第九PMOS管MP9的柵極和漏極、第五NMOS管MN5的源極、第六NMOS管MN6的源極、第七NMOS管MN7的源極、第八NMOS管MN8的源極、第九NMOS管MN9的源極、第十NMOS管MN10的源極、第十一NMOS管MN11的源極、第十二NMOS管MN12的源極、第十三NMOS管MN13的源極、第十四NMOS管MN14的源極、第十五NMOS管MN15的源極、第十八NMOS管MN18的源極、第十九NMOS管MN19的源極均接電壓輸出端VSS。