1.一種雷電高清監(jiān)視器，包括：監(jiān)視器主體和設(shè)置于所述監(jiān)視器主體內(nèi)部的主控板，其特征在于，所述監(jiān)視器主體，包括：分別與所述主控板相耦接的顯示單元，接口單元，和電源單元，其中，所述接口單元，包括：Thunderbolt接口，SDI接口，和HDMI接口。
2.根據(jù)權(quán)利要求1所述的雷電高清監(jiān)視器，其特征在于，所述主控板設(shè)置有：FPGA處理單元，及分別與所述FPGA處理單元相耦接的圖像處理單元，轉(zhuǎn)換單元，和均衡單元，其中，
所述轉(zhuǎn)換單元，與所述Thunderbolt接口相耦接，用于接收所述Thunderbolt接口傳輸?shù)男盘?，進行轉(zhuǎn)換后發(fā)送至FPGA處理單元；
所述均衡單元，與所述SDI接口相耦接，用于接收所述SDI接口傳輸?shù)男盘?，進行均衡后發(fā)送至所述FPGA處理單元；
所述圖像處理單元，與所述HDMI接口相耦接，用于接收所述HDMI接口傳輸?shù)男盘枺M行處理，然后輸出；
所述FPGA處理單元，用于接收所述轉(zhuǎn)換單元，圖像處理單元，和均衡單元傳輸?shù)男盘枺幚砗筮M行輸出。
3.根據(jù)權(quán)利要求2所述的雷電高清監(jiān)視器，其特征在于，所述轉(zhuǎn)換單元為雷電轉(zhuǎn)serdes轉(zhuǎn)換單元，其用于將所述Thunderbolt接口傳輸?shù)囊曨l信號轉(zhuǎn)換為高速串行數(shù)據(jù)。
4.根據(jù)權(quán)利要求2所述的雷電高清監(jiān)視器，其特征在于，所述均衡單元為均衡器，其用于將所述SDI接口傳輸?shù)腟DI視頻信號轉(zhuǎn)換為高速串行差分信號。
5.根據(jù)權(quán)利要求3或4所述的雷電高清監(jiān)視器，其特征在于，所述高速串行采用8B/10B編碼方式。
6.根據(jù)權(quán)利要求2所述的雷電高清監(jiān)視器，其特征在于，所述FPGA處理單元還用于將所述Thunderbolt接口傳輸?shù)男盘栟D(zhuǎn)換為SDI信號，以SDI環(huán)出方式進行輸出。
7.根據(jù)權(quán)利要求6所述的雷電高清監(jiān)視器，其特征在于，所述SDI信號接口包括：SDI信號輸入接口，SDI信號環(huán)出接口，和雷電轉(zhuǎn)SDI信號輸出接口，其中，
所述SDI信號輸入接口，用于SDI視頻信號的輸入；
所述SDI信號環(huán)出接口，用于SDI視頻信號的輸出；
所述雷電轉(zhuǎn)SDI信號輸出接口，用于雷電轉(zhuǎn)SDI信號后的SDI視頻信號輸出。
8.根據(jù)權(quán)利要求2所述的雷電高清監(jiān)視器，其特征在于，所述圖像處理單元與所述顯示單元相耦接，用于將處理過后的圖像信號發(fā)送至所述顯示單元進行顯示，其中，
所述顯示單元，包括：IPS液晶顯示面板；
所述圖像處理單元，包括：數(shù)字信號處理模塊及外圍電路。
9.根據(jù)權(quán)利要求2所述的雷電高清監(jiān)視器，其特征在于，所述監(jiān)視器主體還設(shè)置有網(wǎng)口單元，音頻接口單元，和/或揚聲單元，其中，
所述網(wǎng)口單元連接有ARM處理單元；
所述音頻接口單元包括音頻輸入接口和音頻輸出接口。
10.根據(jù)權(quán)利要求9所述的雷電高清監(jiān)視器，其特征在于，所述主控板還設(shè)置有分別與所述FPGA處理單元相耦接的：液晶顯示控制單元，電源控制單元，和/或音頻控制單元，其中，
液晶顯示控制單元，與所述顯示單元相連接，用于控制所述顯示單元的視頻顯示；
電源控制單元，與所述電源單元相連接，用于電源供給的控制；
音頻控制單元，與所述音頻接口單元和所述揚聲單元相連接，用于控制音頻數(shù)據(jù)的輸入和輸出。