本實(shí)用新型涉及計(jì)算機(jī)技術(shù)領(lǐng)域，特別涉一種計(jì)算機(jī)網(wǎng)絡(luò)安全控制器。

背景技術(shù)：

隨著網(wǎng)絡(luò)技術(shù)的不斷發(fā)展，網(wǎng)絡(luò)安全問(wèn)題日益嚴(yán)峻。目前為止，大多數(shù)安全網(wǎng)絡(luò)系統(tǒng)的開(kāi)發(fā)商都把精力投入到開(kāi)發(fā)安全邊界網(wǎng)關(guān)(如防火墻、加密路由器等)和設(shè)計(jì)安全的應(yīng)用層協(xié)議(如安全電子郵件、SSL和SSH等)上，而對(duì)局域網(wǎng)內(nèi)部的安全卻不夠重視。為提高局域網(wǎng)數(shù)據(jù)傳輸?shù)陌踩?，開(kāi)發(fā)相應(yīng)的安全網(wǎng)絡(luò)設(shè)備十分必要。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于解決上述不足，提供一種計(jì)算機(jī)網(wǎng)絡(luò)安全控制器，提高運(yùn)行性能，具有方便快捷、可重構(gòu)性強(qiáng)的特點(diǎn)。

本實(shí)用新型所解決的技術(shù)問(wèn)題可以采用以下技術(shù)方案來(lái)實(shí)現(xiàn)：

一種計(jì)算機(jī)網(wǎng)絡(luò)安全控制器，包括一FPGA模塊，所述FPGA模塊分別與SDRAMA模塊、存儲(chǔ)模塊、PCI總線接口模塊及系統(tǒng)接口模塊電連接互通，所述FPGA模塊內(nèi)置設(shè)有一嵌入式中央處理器，所述嵌入式中央處理器采用Nios處理器，所述嵌入式中央處理器分別控制連接以太網(wǎng)發(fā)送和接收緩沖控制模塊、局域網(wǎng)協(xié)議轉(zhuǎn)換模塊及DES加解密模塊，所述FPGA模塊內(nèi)置Avalon總線和PCI總線，所述PCI總線接口模塊將所述Avalon總線和PCI總線完成隔離，所述存儲(chǔ)模塊內(nèi)保存設(shè)有BSP程序、嵌入式實(shí)時(shí)操作系統(tǒng)、應(yīng)用程序和運(yùn)行過(guò)程中的中間數(shù)據(jù)，所述系統(tǒng)接口模塊由網(wǎng)絡(luò)接口、下載接口及調(diào)試接口構(gòu)成。

所述FPGA模塊采用EP1C20F400C8器件。

PCI總線接口模塊采用PCI9054總線接口芯片。

所述以太網(wǎng)發(fā)送和接收緩沖控制模塊由接收緩沖模塊、發(fā)送緩沖模塊及控制模塊構(gòu)成。

所述接收緩沖模塊用于負(fù)責(zé)暫存從網(wǎng)絡(luò)傳來(lái)的尚未提交的數(shù)據(jù)幀，所述發(fā)送緩沖模塊用于負(fù)責(zé)暫存高層發(fā)送過(guò)來(lái)的尚未向網(wǎng)絡(luò)發(fā)送的數(shù)據(jù)幀，所述控制模塊將數(shù)據(jù)幀暫存到所述接收緩沖模塊和發(fā)送緩沖模塊中并控制所述緩沖模塊和發(fā)送緩沖模塊將數(shù)據(jù)幀發(fā)送或提交。

本實(shí)用新型與現(xiàn)有技術(shù)相比具有如下突出優(yōu)點(diǎn)和效果：本實(shí)用新型通過(guò)優(yōu)化設(shè)計(jì)，提高了局域網(wǎng)內(nèi)部網(wǎng)絡(luò)安全性，提高運(yùn)行性能，具有方便快捷、可重構(gòu)性強(qiáng)的特點(diǎn)。

附圖說(shuō)明

圖1為本實(shí)用新型實(shí)施例的整體控制結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本實(shí)用新型實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下面結(jié)合具體圖示，進(jìn)一步闡述本實(shí)用新型。

如圖1所示，本實(shí)用新型提供的一種計(jì)算機(jī)網(wǎng)絡(luò)安全控制器，包括一FPGA模塊2，F(xiàn)PGA模塊2采用EP1C20F400C8器件，F(xiàn)PGA模塊2分別與SDRAMA模塊3、存儲(chǔ)模塊4、PCI總線接口模塊5及系統(tǒng)接口模塊1電連接互通，F(xiàn)PGA模塊2內(nèi)置設(shè)有一嵌入式中央處理器21，嵌入式中央處理器21采用Nios處理器，嵌入式中央處理器21分別控制連接以太網(wǎng)發(fā)送和接收緩沖控制模塊24、局域網(wǎng)協(xié)議轉(zhuǎn)換模塊22及DES加解密模塊23，嵌入式中央處理器21可以實(shí)現(xiàn)管理和控制整體的運(yùn)行，F(xiàn)PGA模塊2內(nèi)置Avalon總線和PCI總線，PCI總線接口模塊5將Avalon總線和PCI總線完成隔離，方便允許Avalon總線和PCI總線上的主設(shè)備各自獨(dú)立運(yùn)行，增強(qiáng)了整體的適應(yīng)性和控制能力，PCI總線接口模塊5采用PCI9054總線接口芯片，存儲(chǔ)模塊4內(nèi)保存設(shè)有BSP程序、嵌入式實(shí)時(shí)操作系統(tǒng)、應(yīng)用程序和運(yùn)行過(guò)程中的中間數(shù)據(jù)，系統(tǒng)接口模塊1由網(wǎng)絡(luò)接口11、下載接口12及調(diào)試接口13構(gòu)成，網(wǎng)絡(luò)接口11實(shí)現(xiàn)整體系統(tǒng)與以太網(wǎng)的連接，下載接口12是在基于FPGA模塊2的開(kāi)發(fā)過(guò)程中下載硬件描述綜合文件的接口，調(diào)試接口13是在系統(tǒng)開(kāi)關(guān)過(guò)程中實(shí)現(xiàn)與嵌入式中央處理器21連接的接口，以太網(wǎng)發(fā)送和接收緩沖控制模塊24由接收緩沖模塊241、發(fā)送緩沖模塊242及控制模塊243構(gòu)成，接收緩沖模塊241用于負(fù)責(zé)暫存從網(wǎng)絡(luò)傳來(lái)的尚未提交的數(shù)據(jù)幀，發(fā)送緩沖模塊242用于負(fù)責(zé)暫存高層發(fā)送過(guò)來(lái)的尚未向網(wǎng)絡(luò)發(fā)送的數(shù)據(jù)幀，控制模塊243將數(shù)據(jù)幀暫存到接收緩沖模塊241和發(fā)送緩沖模塊242中并控制接收緩沖模塊241和發(fā)送緩沖模塊242將數(shù)據(jù)幀發(fā)送或提交，局域網(wǎng)協(xié)議轉(zhuǎn)換模塊22為用戶自定義局域網(wǎng)協(xié)議提供了硬件基礎(chǔ)，保證了通用性，DES加解密模塊23是具有DES加密算法的硬件實(shí)現(xiàn)模塊，DES加解密模塊23負(fù)責(zé)對(duì)向網(wǎng)絡(luò)發(fā)生的數(shù)據(jù)幀進(jìn)行加密或?qū)木W(wǎng)絡(luò)接收到的數(shù)據(jù)幀進(jìn)行解密，實(shí)現(xiàn)安全通信的效果，提高整體網(wǎng)絡(luò)安全性能。

本實(shí)用新型通過(guò)優(yōu)化設(shè)計(jì)，提高了局域網(wǎng)內(nèi)部網(wǎng)絡(luò)安全性，提高運(yùn)行性能，具有方便快捷、可重構(gòu)性強(qiáng)的特點(diǎn)。

由技術(shù)常識(shí)可知，本實(shí)用新型可以通過(guò)其它的不脫離其精神實(shí)質(zhì)或必要特征的實(shí)施方案來(lái)實(shí)現(xiàn)。因此，上述公開(kāi)的實(shí)施方案，就各方面而言，都只是舉例說(shuō)明，并不是僅有的。所有在本實(shí)用新型范圍內(nèi)或在等同于本實(shí)用新型的范圍內(nèi)的改變均被本實(shí)用新型包含。