本申請(qǐng)涉及一種聽力設(shè)備。更具體地，其涉及包括開關(guān)電容器穩(wěn)壓電源的聽力設(shè)備。

背景技術(shù)：

開關(guān)電容器電源通常在助聽器和耳機(jī)中使用，其效率和小尺寸是重要的設(shè)計(jì)參數(shù)。當(dāng)開關(guān)電容器電源以固定的輸入輸出比進(jìn)行操作時(shí)，開關(guān)電容器電源的效率具有最大值。通常地，優(yōu)化效率的方式是將從電源提供的電路設(shè)計(jì)成以輸入電壓乘以固定比例，例如，2：1進(jìn)行工作。在聽力儀器中，由于輸入電壓是電池電壓和從電池汲取的電流的函數(shù)，因此，輸入電壓高度變化。因此，始終從開關(guān)電容器電源提供固定電壓不是最優(yōu)的。

nmos晶體管的閾值電壓vt(也由體效應(yīng)表示)可以表達(dá)為：

其中vt0是0伏的閾值電壓，vsb是源極到體端的電壓(source-to-bulkterminalvoltage)，φf是費(fèi)米電勢(shì)，并且γ是體閾值電勢(shì)。通過改變體偏置電壓，閾值電壓vt也可發(fā)生變化。當(dāng)vt變化時(shí)，nmos晶體管的電容也發(fā)生變化。對(duì)于pmos晶體管的vt存在類似的表達(dá)式。

cmos柵極的傳播延遲是晶體管的電源電壓vdd和vt的函數(shù)，并且可表達(dá)為：

其中k是比例常數(shù)，cl是負(fù)載電容，α是速度飽和。集成cmos電路的總功耗是動(dòng)態(tài)功率，靜態(tài)漏電流和短路功率的總和。短路功率出現(xiàn)在信號(hào)轉(zhuǎn)換期間，并且如果仔細(xì)地設(shè)計(jì)電路，其通常可忽略不計(jì)。因此總功率可被描述為：

ptot＝ceffv²f+pleak，其中pleak＝pgate+psubthr+pbtbt(3)

其中，pgate可忽略(忽略不計(jì))，psubthr是亞閾值功率，pbtbt是帶-帶隧穿功率。根據(jù)技術(shù)，如果電路適合于在預(yù)定范圍的電源電壓的具體的電源電壓下進(jìn)行操作，則可節(jié)省相當(dāng)大量的電力。在例如，助聽器中，電池電壓可隨時(shí)間顯著變化。如果電流消耗也發(fā)生變化，例如，如果間歇性地采用消耗大量電力的板載無線電路，則電路的適應(yīng)性將有益于延長電池壽命。

集成cmos電路的襯底上的電勢(shì)可以表示為反向偏置電壓，體偏電壓或體偏置電壓。貫穿本文，這些術(shù)語可互換使用。在發(fā)表在雜志internationaljournalofdistributedsensornetworks，4：p.213-222，2008的文章“anadaptivebody-biasgeneratorforlowvoltagecmosvlsicircuits”中公開了自適應(yīng)反向偏置電壓發(fā)生器。該反向偏置電壓發(fā)生器能夠以0.1v的增量自適應(yīng)地提供范圍為-0.4v到0.3v的電壓。然而，存在對(duì)于能夠提供由電流消耗的測(cè)量控制的、連續(xù)變化的反向偏置電壓的自適應(yīng)反向偏置電壓發(fā)生器的需求。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)第一方面，本發(fā)明公開了一種用于具有第一多個(gè)n型半導(dǎo)體和第二多個(gè)p型半導(dǎo)體的聽力設(shè)備的功率控制電路，所述功率控制電路包括：開關(guān)電容器電源；襯底偏置控制電路，期望性能基準(zhǔn)電路；性能監(jiān)測(cè)器電路；上述開關(guān)電容器電源適合于為聽力設(shè)備提供電源電壓，襯底偏置控制電路適合于向所述第一多個(gè)n型半導(dǎo)體的體端提供第一襯底偏置控制電壓，并向所述第二多個(gè)p型半導(dǎo)體的體端提供第二襯底偏置控制電壓，其中，性能監(jiān)測(cè)器電路適合于監(jiān)測(cè)第一多個(gè)n型半導(dǎo)體和第二多個(gè)p型半導(dǎo)體的一個(gè)或多個(gè)性能參數(shù)，并且向襯底偏置控制電路的第一輸入提供一個(gè)或多個(gè)性能參數(shù)的性能參數(shù)測(cè)量，期望性能基準(zhǔn)電路向襯底偏置控制電路的第二輸入提供性能基準(zhǔn)，并且襯底偏置控制電路適合于通過分別連續(xù)改變第一襯底偏置控制電壓和第二襯底偏置控制電壓的電平來優(yōu)化功率消耗以延長電池壽命。

根據(jù)第二方面，本發(fā)明公開了一種操作用于具有第一多個(gè)n型半導(dǎo)體和第二多個(gè)p型半導(dǎo)體的聽力設(shè)備的功率電路操作方法，其中，功率電路包括：開關(guān)電容器電源；襯底偏置控制電路，期望性能基準(zhǔn)電路；性能監(jiān)測(cè)器電路；上述開關(guān)電容器電源適合于為聽力設(shè)備提供電源電壓，襯底偏置控制電路適合于向所述第一多個(gè)半導(dǎo)體的體端提供第一襯底偏置控制電壓，并向所述第二多個(gè)半導(dǎo)體的體端提供第二襯底偏置控制電壓，其中性能監(jiān)測(cè)器適合于監(jiān)測(cè)第一多個(gè)n型半導(dǎo)體和第二多個(gè)p型半導(dǎo)體的一個(gè)或多個(gè)性能參數(shù)，并且其中該方法包括以下步驟：

向襯底偏置控制電路的第一輸入提供一個(gè)或多個(gè)性能參數(shù)的性能參數(shù)測(cè)量；

使用期望性能基準(zhǔn)電路向襯底偏置控制電路的第二輸入提供性能基準(zhǔn)；以及

通過監(jiān)測(cè)第一多個(gè)n型半導(dǎo)體和第二多個(gè)p型半導(dǎo)體的一個(gè)或多個(gè)性能參數(shù)來，并且使用襯底偏置控制電路分別連續(xù)地改變第一襯底偏置控制電壓和第二襯底偏置控制電壓的電平抵消由開關(guān)電容器電源提供的電源電壓的變化。

開關(guān)電容器電源的電壓比恒定，通過使聽力設(shè)備電路中的半導(dǎo)體的操作條件適合于可用的工作電壓，可以使電路中的半導(dǎo)體電流泄漏最小化，從而在電池電壓或電流消耗發(fā)生變化時(shí)，優(yōu)化功率消耗以延長電池壽命。

一個(gè)或多個(gè)性能參數(shù)可包括與協(xié)同操作n型和p型半導(dǎo)體有關(guān)的性能參數(shù)。

在實(shí)施例中，功率控制電路的性能監(jiān)測(cè)器包括環(huán)形振蕩器，襯底偏置控制電路包括鎖相環(huán)，并且期望性能基準(zhǔn)電路包括具有固定頻率的振蕩器。環(huán)形振蕩器在由半導(dǎo)體中的平均傳播延遲給出的頻率下進(jìn)行操作。因此，在本實(shí)施例中，一個(gè)或多個(gè)性能參數(shù)包括環(huán)形振蕩器的振蕩頻率。當(dāng)電源電壓升高時(shí)，傳播延遲減小，使得環(huán)形振蕩器頻率增加。襯底偏置控制電路分別將升高的頻率轉(zhuǎn)換為較大的p體偏置電壓和較小的n體偏置電壓。這增加了包括環(huán)形振蕩器的電路中的半導(dǎo)體的傳播延遲，使得其頻率減小。因此，建立了自調(diào)節(jié)循環(huán)。

一個(gè)或多個(gè)性能參數(shù)可包括與n型半導(dǎo)體相關(guān)的第一性能參數(shù)和與p型半導(dǎo)體相關(guān)的第二性能參數(shù)，并且襯底偏置控制電路可適合于分別基于第一性能參數(shù)和第二性能參數(shù)，單獨(dú)地提供第一襯底偏置控制電壓以及第二襯底偏置控制電壓。

在可替代實(shí)施例中，功率控制電路的性能監(jiān)測(cè)器包括一組電流監(jiān)測(cè)器，并且襯底偏置控制電路包括一組運(yùn)算放大器。

第一性能參數(shù)可以是n型半導(dǎo)體的導(dǎo)通電流，第二性能參數(shù)可以是p型半導(dǎo)體的導(dǎo)通電流，并且該組電流監(jiān)測(cè)器可適合于監(jiān)測(cè)n型半導(dǎo)體和p型半導(dǎo)體的導(dǎo)通電流。

該組運(yùn)算放大器可適合于分別基于第一性能參數(shù)和第二性能參數(shù)，單獨(dú)地提供第一襯底偏置控制電壓和第二襯底偏置控制電壓。

在可替代實(shí)施例中，通過設(shè)置有施加在柵極和漏極之間的固定電壓的通用片上p晶體管的恒定電流，被用于通過運(yùn)算放大器來提供p體偏置電壓。p體偏置電壓也被提供到通用p晶體管的體端，通用p晶體管通過改變p體偏置電壓來形成調(diào)節(jié)p晶體管的操作條件的閉環(huán)。類似地，通過設(shè)置有施加在柵極和源極之間的固定電壓的通用片上n晶體管的恒定電流，被用于通過另一運(yùn)算放大器來提供n體偏置電壓。n體偏置電壓也被提供給通用n晶體管的體端，n晶體管通過改變n體偏置電壓來形成調(diào)節(jié)n晶體管的操作條件的另一閉環(huán)。因此，在本實(shí)施例中，一個(gè)或多個(gè)性能參數(shù)包括p晶體管的導(dǎo)通電流和n晶體管的導(dǎo)通電流。

在實(shí)施例中，分別同步調(diào)節(jié)第一襯底偏置控制電壓和第二襯底偏置控制電壓的電平。這確保在整個(gè)電路中保持操作對(duì)稱。

在實(shí)施例中，聽力設(shè)備包括功率控制電路。

在實(shí)施例中，聽力設(shè)備為耳機(jī)。

在實(shí)施例中，聽力設(shè)備是助聽器。

其它特征和實(shí)施例從權(quán)利要求中顯而易見。

附圖說明

現(xiàn)參考附圖更詳細(xì)地描述功率控制電路，其中

圖1是示出功率控制電路、性能監(jiān)測(cè)器和襯底偏置電壓控制電路的框圖；

圖2是示出圖1所示的功率控制電路的性能監(jiān)測(cè)器的實(shí)施例的框圖；

圖3是示出圖1所示的功率控制電路的性能監(jiān)測(cè)器的可替代實(shí)施例的框圖；以及

圖4是示出圖1所示的功率控制電路的調(diào)節(jié)循環(huán)的時(shí)間圖。

附圖標(biāo)記說明

1功率控制電路

2相位頻率檢測(cè)器電路

3電荷泵電路

4單端轉(zhuǎn)差分轉(zhuǎn)換電路

5性能監(jiān)測(cè)器電路

5a性能監(jiān)測(cè)器的第一反相器

5b性能監(jiān)測(cè)器的第二反相器

5c性能監(jiān)測(cè)器的第三反相器

5d性能監(jiān)測(cè)器的第四反相器

5e性能監(jiān)測(cè)器的第五反相器

6基準(zhǔn)反相器

7基準(zhǔn)晶體

8lp濾波器的電阻器

9lp濾波器電容器

10襯底偏置控制電路

11期望性能基準(zhǔn)電路

15測(cè)量性能的線路

16供電電壓

17n體(bulk)偏置電壓線路

18p體偏置電壓線路

20體偏置供電電路

21開關(guān)電容器2∶1降壓轉(zhuǎn)換器

22數(shù)字電路

23電池

40可替代功率控制電路

41通用p型晶體管

42通用n型晶體管

43第一電壓基準(zhǔn)

44第二電壓基準(zhǔn)

45第一電流發(fā)生器

46第二電路發(fā)生器

47a第一電阻器

47b第二電阻器

48a第三電阻器

48b第四電阻器

49第一運(yùn)算放大器

50第二運(yùn)算放大器

具體實(shí)施方式

圖1是示出了聽力設(shè)備電路20功率控制電路1、性能監(jiān)測(cè)器5和襯底偏置電壓控制電路10的框圖。電池23向開關(guān)電容器2∶1降壓轉(zhuǎn)換器21的輸入端提供電壓vbat，反過來，開關(guān)電容器2∶1降壓電壓轉(zhuǎn)換器21又向數(shù)字電路22提供輸出電壓vdd作為電源電壓。輸出電壓vdd也被饋送到性能監(jiān)測(cè)器5的第一輸入。襯底偏置電壓控制電路10向數(shù)字電路22的半導(dǎo)體(未示出)和性能監(jiān)測(cè)器電路5提供p體偏置電壓pb和n體偏置電壓nb。體偏置電壓nb和pb也被饋送(未示出)到降壓轉(zhuǎn)換器21。性能監(jiān)測(cè)器5將測(cè)量的性能信號(hào)作為第一輸入信號(hào)提供給襯底偏置電壓控制電路10。期望性能基準(zhǔn)電路11將基準(zhǔn)信號(hào)作為第二輸入信號(hào)提供給襯底偏置電壓控制電路10。性能監(jiān)測(cè)器5和襯底偏置電壓控制電路10構(gòu)成功率控制電路1。

在操作期間，降壓轉(zhuǎn)換器21從電池23的電壓vbat向數(shù)字電路22提供輸出電壓vdd。通過生能監(jiān)測(cè)器5監(jiān)測(cè)輸出電壓vdd。性能監(jiān)測(cè)器5適合于提供測(cè)量的性能信號(hào)m，性能信號(hào)m是迫使襯底偏置電壓控制電路10向數(shù)字電路22提供額定襯底偏置電壓pb和nb的值。

由于某些原因，如果電池電壓vbat降到低于額定電壓，則因降壓轉(zhuǎn)換器21的固定降壓轉(zhuǎn)換率，輸出電壓vdd也將降低，并且測(cè)量的性能信號(hào)m將相應(yīng)地降低。襯底偏置電壓控制電路10持續(xù)地將測(cè)量的性能信號(hào)與來自期望性能基準(zhǔn)電路11的基準(zhǔn)信號(hào)進(jìn)行比較，當(dāng)測(cè)量信號(hào)m降低時(shí)，如上所述，襯底偏置電壓控制電路10將相應(yīng)地降低p襯底偏置電壓pb并升高n襯底偏置電壓nb。當(dāng)p襯底偏置電壓降低且n襯底偏置電壓升高時(shí)，數(shù)字電路22、性能監(jiān)測(cè)器5和降壓轉(zhuǎn)換器21中的p晶體管和n晶體管的閾值電壓vth也降低。當(dāng)閾值電壓vth降低時(shí)，半導(dǎo)體元件的電容也將減小。這導(dǎo)致平均傳播延遲τd減小，反過來增加了整個(gè)電路的開關(guān)頻率，以便補(bǔ)償vdd的降低。

如果電池電壓vbat應(yīng)該升高到額定電壓以上，則輸出電壓vdd也升高，并且測(cè)量的性能信號(hào)m將相應(yīng)地升高。這使得襯底偏置電壓控制電路10相應(yīng)地升高p襯底偏置電壓pb并降低n襯底偏置電壓nb。當(dāng)p襯底偏置電壓升高且n襯底偏置電壓降低時(shí)，數(shù)字電路22、性能監(jiān)測(cè)器5和降壓轉(zhuǎn)換器21中的p晶體管和n晶體管的閾值電壓vth升高。當(dāng)閾值電壓vth升高時(shí)，半導(dǎo)體元件的電容將增加。這導(dǎo)致平均傳播延遲τd增加，反過來降低了整個(gè)電路的開關(guān)頻率，以便補(bǔ)償于vdd的升高。

圖2是如圖1所示的示例性功率控制電路1的示意圖。功率控制電路1包括襯底偏置電壓控制電路10，期望性能基準(zhǔn)電路11和配置為環(huán)形振蕩器的五個(gè)cmos反相器5a、5b、5c、5d、5e。環(huán)形振蕩器將用于以在下文中更詳細(xì)地討論的方式來監(jiān)測(cè)電路性能。襯底偏置電壓控制電路10包括相位頻率檢測(cè)器電路2，電荷泵電路3和包括第一電阻器8和電容9的低通濾波器電路，以及單端轉(zhuǎn)差分電壓轉(zhuǎn)換電路(single-to-differentialvoltageconvertercircuit)4。期望性能基準(zhǔn)電路11包括cmos反相器6和基準(zhǔn)晶體7，并且來自期望性能基準(zhǔn)電路11的信號(hào)將作為輸入信號(hào)被饋送到襯底偏置電壓控制電路10的相位頻率檢測(cè)器2的第一輸入。cmos反相器5a、5b、5c、5d和5e中的每一者包括耦合為反相器電路的pmos晶體管和nmos晶體管。反相器的所有pmos晶體管使其漏極端與地耦合并且使其體端與p體端pb耦合，然而，反相器的所有nmos晶體管使其源極端與vdd耦合，并使其漏極端與相應(yīng)pmos晶體管的源極端耦合，且使其體端與n體端pn耦合。第五cmos反相器5e的輸出與第一反相器5a的輸入耦合。當(dāng)向環(huán)形振蕩器施加電力時(shí)，其將自發(fā)地以由下式確定的頻率f0開始振蕩：

其中τd是單個(gè)cmos反相器的傳播延遲，m是環(huán)形振蕩器中反相器的數(shù)量。環(huán)形振蕩器的頻率通常是用作基準(zhǔn)或時(shí)鐘信號(hào)的晶體振蕩器的頻率的多倍。環(huán)形振蕩器的輸出信號(hào)作為監(jiān)測(cè)器性能信號(hào)被饋送到襯底偏置電壓控制電路10的相位頻率檢測(cè)器2的第二輸入。當(dāng)監(jiān)測(cè)器性能信號(hào)相對(duì)于期望的性能基準(zhǔn)信號(hào)超前時(shí)，相位頻率檢測(cè)器2提供一系列正脈沖，并且當(dāng)監(jiān)測(cè)器生能信號(hào)相對(duì)于期望性能基準(zhǔn)信號(hào)滯后時(shí)，提供一組負(fù)脈沖。來自相位頻率檢測(cè)器2的輸出信號(hào)被用作電荷泵電路3的輸入。電荷泵3提供一組期望電壓電平的脈沖。來自電荷泵電路3的輸出在通過由第一電阻器8和第一電容器9構(gòu)成的低通濾波器進(jìn)行平滑，產(chǎn)生緩慢變化的dc電壓后，用作單端轉(zhuǎn)差分轉(zhuǎn)換電路4的輸入。在單端轉(zhuǎn)差分轉(zhuǎn)換電路4中，輸入信號(hào)用于分別為電路中的半導(dǎo)體的p-體端和n-體端產(chǎn)生p體電壓電平和n體電壓電平。

因此，在本實(shí)施例中，一個(gè)或多個(gè)性能參數(shù)包括環(huán)形振蕩器的振蕩頻率fo。

當(dāng)功率控制電路1運(yùn)行時(shí)，環(huán)形振蕩器以頻率fo運(yùn)行。如果電源電壓vdd降低，則頻率fo減小。這導(dǎo)致環(huán)形振蕩器到相位頻率檢測(cè)器2的輸入信號(hào)相對(duì)于來自期望性能基準(zhǔn)電路11的輸出滯后，因此，如上所述，來自電荷泵電路3的輸出電壓相應(yīng)地降低。單端轉(zhuǎn)差分轉(zhuǎn)換電路4的輸入電壓的降低導(dǎo)致p體偏置電壓降低和n體偏置電壓升高，從而導(dǎo)致電路的平均傳播延遲τd減小，使得環(huán)形振蕩器頻率根據(jù)等式(4)升高。如果電源電壓vdd升高，則頻率fo也增加。這導(dǎo)致環(huán)形振蕩器到相位頻率檢測(cè)器2的輸入信號(hào)相對(duì)于來自期望性能基準(zhǔn)電路11的輸出超前，從而導(dǎo)致來自電荷泵電路3的輸出電壓相應(yīng)地升高。單端轉(zhuǎn)差分轉(zhuǎn)換電路4的輸入電壓的升高導(dǎo)致p體偏置電壓升高和n體偏置電壓降低，從而導(dǎo)致電路的平均傳播延遲τd增加，使得環(huán)形振蕩器頻率降低。以這種方式，有效地建立了能夠分別控制p偏置電壓和n偏置電壓的自調(diào)節(jié)循環(huán)，因此該聽力設(shè)備電路可在相對(duì)寬的vdd電壓電平的范圍內(nèi)安全地操作，而不會(huì)經(jīng)歷過度的電流泄漏。

圖3是可替代的襯底偏置電壓控制電路40的示意圖。該電路包括：通用p型mos晶體管41；通用n型mos晶體管42；第一基準(zhǔn)電壓發(fā)生器43；第二基準(zhǔn)電壓發(fā)生器44；第一基準(zhǔn)電流發(fā)生器45；第二基準(zhǔn)電流發(fā)生器46；第一分壓器網(wǎng)絡(luò)，其包括第二電阻器47a和第三電阻器47b；第二分壓器網(wǎng)絡(luò)，其包括第四電阻器48a和第五電阻器48b；以及，第一運(yùn)算放大器49和第二運(yùn)算放大器50?？商娲囊r底偏置電壓控制電路40可以用于取代圖1所示的襯底偏置電壓控制電路10。在可替代的襯底偏置電壓控制電路40中，通過分別不斷地測(cè)量pmos晶體管41和nmos晶體管42的ion來監(jiān)測(cè)性能。因此，在本實(shí)施例中，一個(gè)或多個(gè)性能參數(shù)包括pmos晶體管41的ion和nmos晶體管42的ion。如果vdd降低，則pmos晶體管41的ion將減小，并且將導(dǎo)致第一運(yùn)算放大器49的正端上的電勢(shì)降低。這反過來將降低第一運(yùn)算放大器49的輸出電壓，并且因此降低pmos晶體管41的體端上的體偏置電壓。類似地，nmos晶體管42的ion將減小，并且使得第二運(yùn)算放大器50的正端上的電勢(shì)升高，這反過來將升高第二運(yùn)算放大器50的輸出電壓，并且因此升高nmos晶體管42的體端上的體偏置電壓。如果vdd升高，則pmos晶體管41的體端上的體偏置電壓將降低，并且nmos晶體管42的體端上的體偏置電壓將升高。換句話說，可替代的襯底偏置電壓控制電路40的操作與圖2中示出的襯底偏置電壓控制電路10的操作類似。

圖4是示出圖1所示的襯底偏置電壓控制電路的操作的時(shí)間圖。該時(shí)間圖具有示出了圖2所示的環(huán)形振蕩器的頻率fo隨時(shí)間變化的上曲線圖，以及分別示出聽力設(shè)備電路的相應(yīng)的p體偏置電壓vbp和n體偏置電壓vbn的下曲線圖。

在圖4的上曲線圖中，從橫坐標(biāo)到點(diǎn)t1，環(huán)形振蕩器頻率fo恒定。同樣地，從橫坐標(biāo)到點(diǎn)t1，下曲線圖中的p體電壓vbp和n體電壓vbn都恒定。從點(diǎn)t1到點(diǎn)t2，環(huán)形振蕩器頻率fo增加。相應(yīng)地，在下曲線圖中，p體電壓vbp降低，n體電壓vbn升高。從點(diǎn)t2到點(diǎn)t3，環(huán)形振蕩器頻率fo減小，p體電壓vbp升高且n體電壓vbn降低。從點(diǎn)t3到點(diǎn)t4，環(huán)形振蕩器頻率fo增加，p體電壓vbp降低且n體電壓vbn升高。從點(diǎn)t4向前，fo恒定，因此vbp和vbn也恒定。因此，顯然可實(shí)現(xiàn)有效的、用于連續(xù)控制電子電路的cmos體偏置電壓的自調(diào)節(jié)循環(huán)系統(tǒng)。這對(duì)于在完全耗盡的絕緣體上硅半導(dǎo)體(fullydepletedsilicon-on-insulatorsemiconductor)技術(shù)中實(shí)現(xiàn)電路是特別有利的。

盡管以特定方式描述了上文所公開的電路，但是本領(lǐng)域技術(shù)人員將意識(shí)到，在不違背權(quán)利要求中限定的基本思想的情況下，可以以等同的方式構(gòu)造電路。