本發(fā)明屬于無線通信技術(shù)領(lǐng)域，尤其涉及一種基于MIMO-OFDM系統(tǒng)的定時(shí)同步方法。

背景技術(shù)：

IEEE802.11ac協(xié)議采用MIMO-OFDM作為主要的傳輸技術(shù)，支持最大8×8天線配置。定時(shí)同步是接收機(jī)里面最關(guān)鍵的一環(huán)，定時(shí)同步包括幀同步和符號(hào)同步，幀同步能準(zhǔn)確判斷分組數(shù)據(jù)的到來，符號(hào)同步在幀同步的基礎(chǔ)上準(zhǔn)確定位OFDM符號(hào)的起始位置。如圖1所示IEEE802.11ac協(xié)議的幀結(jié)構(gòu)，IEEE802.11ac協(xié)議利用前導(dǎo)中的10個(gè)周期短訓(xùn)練序列來設(shè)計(jì)定時(shí)同步算法。多入多出系統(tǒng)定時(shí)同步算法的主要問題在于如何降低漏警概率以及保證每一路都能定位到OFDM符號(hào)的循環(huán)前綴之間，提高定時(shí)同步的準(zhǔn)確率，保證后續(xù)的FFT模塊能夠得到正確的數(shù)據(jù)。如圖2所示，當(dāng)符號(hào)同步結(jié)果為window range1或者window range3的時(shí)候，視為定時(shí)同步錯(cuò)誤，最直觀的后果就是均衡后的星座圖非常散亂；而window range2定位到循環(huán)前綴中間，視為同步準(zhǔn)確。

普通定時(shí)同步算法將各路數(shù)據(jù)經(jīng)過峰值檢測(cè)模塊，當(dāng)分組數(shù)據(jù)到來，將各路峰值檢測(cè)模塊最晚輸出高電平的時(shí)刻用來控制各路后續(xù)的符號(hào)同步。普通算法的局限性在于其容忍的各路峰值檢測(cè)模塊輸出高電平時(shí)刻差要低于循環(huán)前綴長(zhǎng)度的二分之一，隨著接收天線數(shù)目增多以及帶寬的增加，容易造成漏警和后續(xù)符號(hào)同步的不準(zhǔn)確。

技術(shù)實(shí)現(xiàn)要素：

發(fā)明目的：針對(duì)以上問題，本發(fā)明提出一種基于MIMO-OFDM系統(tǒng)的定時(shí)同步方法。

技術(shù)方案：為實(shí)現(xiàn)本發(fā)明的目的，本發(fā)明所采用的技術(shù)方案是：一種基于MIMO-OFDM系統(tǒng)的定時(shí)同步方法，包括以下步驟：

(1)各路接收天線同時(shí)接收數(shù)據(jù)，匯聚到一塊FPGA中，保證數(shù)據(jù)對(duì)齊；

(2)利用短訓(xùn)練序列定義精同步和粗同步的定時(shí)度量，利用精同步和粗同步的結(jié)果來判斷各路分組數(shù)據(jù)的到來；

(3)分析步驟(2)中各路幀同步的結(jié)果，聯(lián)合判斷該MIMO-OFDM系統(tǒng)是否有分組數(shù)據(jù)到來；

(4)利用步驟(3)的判斷結(jié)果和步驟(2)中的計(jì)算結(jié)果，得到各路的數(shù)據(jù)符號(hào)起始位置。

步驟(1)具體包括：

步驟1.1：由一個(gè)時(shí)鐘源同時(shí)向各路接收天線發(fā)送采樣信號(hào)，該信號(hào)同時(shí)到達(dá)各天線，保證各路天線同時(shí)接收數(shù)據(jù)；

步驟1.2：在FPGA上開辟N個(gè)緩存區(qū)，各路天線上的基帶信號(hào)傳送到FPGA上對(duì)應(yīng)的緩存區(qū)；當(dāng)N個(gè)緩存區(qū)中都有數(shù)據(jù)時(shí)，開始定時(shí)同步檢測(cè)；其中，N為天線路數(shù)。

步驟(2)具體包括：

步驟2.1：計(jì)算當(dāng)前時(shí)刻n接收到的L個(gè)數(shù)據(jù)與前D時(shí)刻接收到的L個(gè)數(shù)據(jù)的相關(guān)累加和p1(n)：

其中，L為循環(huán)前綴長(zhǎng)度，r(n)是n時(shí)刻的接收數(shù)據(jù)，r*(n)是n時(shí)刻的接收數(shù)據(jù)的共軛，D是互相關(guān)時(shí)刻差。

步驟2.2：計(jì)算當(dāng)前時(shí)刻n接收到的L個(gè)數(shù)據(jù)與前2D時(shí)刻接收到的L個(gè)數(shù)據(jù)的相關(guān)累加和p2(n)：

步驟2.3：計(jì)算當(dāng)前時(shí)刻n接收到的L個(gè)數(shù)據(jù)的自相關(guān)累加和p3(n)：

步驟2.4：同時(shí)計(jì)算各路當(dāng)前時(shí)刻n的粗同步判決變量w1(n)：

ω1(n)＝|p1(n)|-|p2(n)| 4

步驟2.5：同時(shí)計(jì)算各路當(dāng)前時(shí)刻n的精同步判決變量w2(n)：

ω2(n)＝|p1(n)|/|p3(n)| 5

步驟2.6：各路粗同步判決變量分別經(jīng)過峰值檢測(cè)模塊，判定是否有分組數(shù)據(jù)的到來，若有，則輸出高電平；

步驟2.7：各路精同步判決變量分別經(jīng)過平臺(tái)檢測(cè)模塊，判定是否有分組數(shù)據(jù)的到來，若有，則輸出高電平；

步驟2.8：若峰值檢測(cè)模塊和平臺(tái)檢測(cè)模塊同時(shí)輸出高電平，則判定該路幀同步成功，輸出一個(gè)高電平；否則幀同步不成功，輸出低電平。

步驟(3)具體包括：

步驟3.1：步驟(2)中各路幀同步結(jié)果分別經(jīng)過一個(gè)脈沖擴(kuò)展模塊；

步驟3.2：N個(gè)脈沖擴(kuò)展模塊的輸出經(jīng)過一個(gè)“與”門，當(dāng)“與”門輸出高電平時(shí)，判定該MIMO系統(tǒng)有分組數(shù)據(jù)到來；否則，判定沒有分組數(shù)據(jù)到來。

步驟(4)具體包括：

步驟4.1：步驟(2)中各路輸出結(jié)果分別經(jīng)過一個(gè)脈沖延遲模塊，輸出信號(hào)記為P_i(n),(i＝1,2,…,N)；步驟(3)中的輸出結(jié)果經(jīng)過一個(gè)脈沖擴(kuò)展模塊輸出信號(hào)記為R(n)；

步驟4.2：設(shè)Q_i(n)＝P_i(n)&R(n)(i＝1,2,…,N)，Q_i(n)再經(jīng)過一個(gè)延遲脈沖擴(kuò)展模塊，確定各路的符號(hào)同步位置，用來獲得下一個(gè)模塊處理的數(shù)據(jù)。

有益效果：本發(fā)明應(yīng)用于多路天線接收系統(tǒng)中，通過將多路峰值檢測(cè)模塊輸出信號(hào)聯(lián)合進(jìn)行幀同步以及獨(dú)立進(jìn)行符號(hào)同步，擴(kuò)大了多路的幀同步時(shí)刻差容忍范圍，提高了每一路的符號(hào)同步的準(zhǔn)確率；從實(shí)際工程角度來看，其降低了各路同步閾值的設(shè)置難度，更加具有實(shí)用價(jià)值。

附圖說明

圖1是IEEE802.11ac協(xié)議的幀結(jié)構(gòu)示意圖；

圖2是符號(hào)同步3種定位的示意圖；

圖3是本發(fā)明方法的硬件實(shí)現(xiàn)平臺(tái)；

圖4是峰值檢測(cè)模塊和平臺(tái)檢測(cè)模塊的實(shí)現(xiàn)方案；

圖5是基于MIMO-OFDM系統(tǒng)的定時(shí)同步方法；

圖6是本發(fā)明的方法和普通方法的性能對(duì)比示意圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明的技術(shù)方案作進(jìn)一步的說明。

本發(fā)明所述的定時(shí)同步方法的硬件實(shí)現(xiàn)是在NI-PXI硬件平臺(tái)上完成的，NI-PXI硬件具有高靈活性、高性能、低成本的特點(diǎn)。PXI架構(gòu)提供了高帶寬、低時(shí)延以及最佳的同步性能。NI-PXI硬件平臺(tái)包括機(jī)箱、控制器、FPGA模塊、射頻適配模塊和LabVIEW編程環(huán)境。LabVIEW軟件是NI公司的創(chuàng)新軟件產(chǎn)品，它采用圖形化的編程語(yǔ)言，數(shù)據(jù)流式的編程思想。LabVIEW還提供了許多模擬儀器的控件，包括示波器和萬用表等，通過在前面板放置這些虛擬儀器，為用戶提供一個(gè)測(cè)試的直觀環(huán)境，同時(shí)也能達(dá)到很好的演示效果。另外，LabVIEW軟件中集成了NI出品的各個(gè)模塊的驅(qū)動(dòng)程序以及接口，在簡(jiǎn)單組裝硬件平臺(tái)之后，用戶可以在LabVIEW環(huán)境中操作所有底層硬件。

本發(fā)明實(shí)施例使用的FPGA模塊型號(hào)為FPGA 7975R，軟件開發(fā)環(huán)境為L(zhǎng)abVIEW 2013。基于IEEE 802.11ac協(xié)議，接收天線N有4個(gè)，帶寬為40M，循環(huán)前綴長(zhǎng)度L為32。

本發(fā)明的基于MIMO-OFDM系統(tǒng)的定時(shí)同步方法，具體包括以下步驟：

(1)各路接收天線同時(shí)接收數(shù)據(jù)，并且匯聚到一塊FPGA中，保證數(shù)據(jù)對(duì)齊。具體包括以下步驟：

步驟1.1：由一個(gè)時(shí)鐘源向各路接收天線發(fā)送采樣信號(hào)，經(jīng)過等長(zhǎng)的布線，該信號(hào)同時(shí)到達(dá)各天線，保證各天線同時(shí)接收數(shù)據(jù)；

步驟1.2：選取一塊FPGA開辟N個(gè)緩存區(qū)，N為天線個(gè)數(shù)，各天線上的基帶信號(hào)匯合到該FPGA的相應(yīng)緩存區(qū)；當(dāng)N個(gè)緩存區(qū)中都有數(shù)據(jù)時(shí)，開始定時(shí)同步檢測(cè)。

具體地，結(jié)合圖3，選取一塊FPGA開辟4個(gè)FIFO，各天線上的基帶信號(hào)匯合到該FPGA的相應(yīng)緩存區(qū)，當(dāng)4個(gè)FIFO中數(shù)據(jù)個(gè)數(shù)都大于0的時(shí)候，開始進(jìn)行定時(shí)同步檢測(cè)。

(2)利用短訓(xùn)練序列定義精同步和粗同步的定時(shí)度量，利用精同步和粗同步的結(jié)果來判斷各路分組數(shù)據(jù)的到來。具體包括以下步驟：

步驟2.1：計(jì)算當(dāng)前時(shí)刻n接收到的L個(gè)數(shù)據(jù)與前D時(shí)刻接收到的L個(gè)數(shù)據(jù)的相關(guān)累加和p1(n)：

其中，L為循環(huán)前綴長(zhǎng)度，本實(shí)施例中為32，D是互相關(guān)時(shí)刻差，本實(shí)施例中為32，r(n)是n時(shí)刻的接收數(shù)據(jù)，r*(n)是n時(shí)刻的接收數(shù)據(jù)的共軛。

步驟2.2：計(jì)算當(dāng)前時(shí)刻n接收到的L個(gè)數(shù)據(jù)與前2D時(shí)刻接收到的L個(gè)數(shù)據(jù)的相關(guān)累加和p2(n)：

步驟2.3：計(jì)算當(dāng)前時(shí)刻n接收到的L個(gè)數(shù)據(jù)的自相關(guān)累加和p3(n)：

步驟2.4：同時(shí)計(jì)算各路當(dāng)前時(shí)刻n的粗同步判決變量w1(n)：

ω1(n)＝|p1(n)|-|p2(n)| 4

步驟2.5：同時(shí)計(jì)算各路當(dāng)前時(shí)刻n的精同步判決變量w2(n)：

ω2(n)＝|p1(n)|/|p3(n)| 5

步驟2.6：各路粗同步判決變量分別經(jīng)過峰值檢測(cè)模塊，判定是否有分組數(shù)據(jù)的到來；若有，則輸出高電平。

峰值檢測(cè)模塊設(shè)置三個(gè)參數(shù)，分別是thre_max、thre_min和keep_len1。峰值檢測(cè)模塊初始狀態(tài)為搜索狀態(tài)，w1(n)很小；數(shù)據(jù)分組到來的時(shí)候，w1(n)開始增大，當(dāng)達(dá)到thre_max的時(shí)候，進(jìn)入捕獲狀態(tài)；當(dāng)w1(n)達(dá)到峰值的時(shí)候，記錄下峰值時(shí)刻τ₁，進(jìn)入到跟蹤狀態(tài)；當(dāng)下降到thre_min的時(shí)候，記錄下時(shí)刻τ₂。設(shè)Δτ＝τ₂-τ₁，若Δτ>keep_len1，則判定該路分組數(shù)據(jù)到來，峰值檢測(cè)模塊輸出一個(gè)高電平。否則，返回搜索狀態(tài)。

峰值檢測(cè)模塊的三個(gè)參數(shù)設(shè)置如表1所示。以第一路接受天線為例，峰值檢測(cè)模塊初始狀態(tài)為搜索狀態(tài)，w1(n)很??；數(shù)據(jù)分組到來的時(shí)候，w1(n)開始增大，當(dāng)達(dá)到0.41573的時(shí)候，進(jìn)入捕獲狀態(tài)；當(dāng)w1(n)達(dá)到峰值的時(shí)候，記錄峰值時(shí)刻τ₁，進(jìn)入到跟蹤狀態(tài)；當(dāng)下降到0.48091的時(shí)候，記錄時(shí)刻τ₂。設(shè)Δτ＝τ₂-τ₁，若Δτ>5，則判定該路分組數(shù)據(jù)到來，峰值檢測(cè)模塊輸出一個(gè)高電平。

表1

步驟2.7：各路精同步判決變量分別經(jīng)過平臺(tái)檢測(cè)模塊，判定是否有分組數(shù)據(jù)的到來；若有，則輸出高電平。

該模塊需要設(shè)置兩個(gè)參數(shù)，即θ和keep_len2。利用STF的周期性，當(dāng)分組數(shù)據(jù)到來的時(shí)候，w2(n)>θ，并且會(huì)保持一段時(shí)間τ₃。當(dāng)τ₃>keep_len2的時(shí)候，平臺(tái)檢測(cè)模塊輸出高電平。

步驟2.8：峰值檢測(cè)和平臺(tái)檢測(cè)模塊的實(shí)現(xiàn)方案如圖4所示，若峰值檢測(cè)模塊和平臺(tái)檢測(cè)模塊同時(shí)輸出高電平，則判定該路幀同步成功，輸出一個(gè)高電平；否則幀同步不成功，輸出低電平。

(3)分析步驟(2)中各路幀同步的結(jié)果，聯(lián)合判斷該MIMO-OFDM系統(tǒng)是否有分組數(shù)據(jù)到來。具體包括以下步驟：

步驟3.1：步驟(2)中各路幀同步結(jié)果分別經(jīng)過一個(gè)脈沖擴(kuò)展模塊，脈沖擴(kuò)展模塊參數(shù)需要設(shè)置一個(gè)參數(shù)E₁。當(dāng)脈沖擴(kuò)展模塊輸入一個(gè)低電平時(shí)，輸出一個(gè)低電平；而當(dāng)脈沖擴(kuò)展模塊輸入一個(gè)高電平時(shí)，接下來的E₁個(gè)時(shí)鐘里，該模塊都將輸出高電平，而與輸入無關(guān)。

步驟3.2：N個(gè)脈沖擴(kuò)展模塊的輸出經(jīng)過一個(gè)“與”門，當(dāng)“與”門輸出高電平時(shí)，判定該MIMO系統(tǒng)有分組數(shù)據(jù)到來；否則，判定沒有分組數(shù)據(jù)到來。即，4個(gè)脈沖擴(kuò)展模塊輸出經(jīng)過一個(gè)“與”門，產(chǎn)生一個(gè)輸出結(jié)果。

(4)步驟(3)的判斷結(jié)果結(jié)合步驟(2)中計(jì)算出來的各路幀同步時(shí)刻，得到各自的數(shù)據(jù)符號(hào)起始位置。具體包括以下步驟：

步驟4.1：步驟(2)中各路輸出結(jié)果分別經(jīng)過一個(gè)脈沖延遲模塊，該模塊需要設(shè)置一個(gè)參數(shù)D₁，經(jīng)過該模塊的信號(hào)會(huì)延遲D₁個(gè)時(shí)鐘輸出，輸出信號(hào)記為P_i(n),(i＝1,2,…,N)。步驟(3)中的輸出結(jié)果經(jīng)過一個(gè)脈沖擴(kuò)展模塊，該脈沖擴(kuò)展長(zhǎng)度設(shè)置為E₂，輸出信號(hào)記為R(n)。

具體地，延遲長(zhǎng)度設(shè)置為32，輸出信號(hào)記為P_i(n),(i＝1,2,…,N)。步驟(3)中的輸出結(jié)果經(jīng)過一個(gè)脈沖擴(kuò)展模塊，該脈沖擴(kuò)展長(zhǎng)度設(shè)置為33，輸出信號(hào)記為R(n)。

步驟4.2：如圖5所示，設(shè)Q_i(n)＝P_i(n)&R(n)(i＝1,2,…,N)，“與”門輸出經(jīng)過一個(gè)延遲脈沖擴(kuò)展模塊，確定各路的符號(hào)同步位置，以用來獲得下一個(gè)模塊處理的數(shù)據(jù)。其中，延遲脈沖擴(kuò)展模塊功能相當(dāng)于Q_i(n)經(jīng)過一個(gè)級(jí)聯(lián)的脈沖延遲模塊以及脈沖擴(kuò)展模塊，參數(shù)設(shè)置分別為D₂和E₃。具體地，兩個(gè)參數(shù)分別設(shè)置為1280和2400。各路數(shù)據(jù)經(jīng)過相對(duì)應(yīng)的計(jì)算延遲，當(dāng)Q_i(n)為高電平時(shí)，各路數(shù)據(jù)將會(huì)保存到FIFO中，供下一個(gè)模塊使用。

為了說明該定時(shí)同步方法的穩(wěn)定性，本發(fā)明提供了和普通方法的性能對(duì)比圖，如圖6所示。其中，縱坐標(biāo)檢測(cè)概率指能夠正確檢測(cè)分組數(shù)據(jù)到來并且每一路數(shù)據(jù)符號(hào)同步都能正確定位到其第一個(gè)數(shù)據(jù)碼元的循環(huán)前綴之間；橫坐標(biāo)表示信噪比。可以看出在相同信噪比的情況下，該種方法性能明顯優(yōu)于普通方法。