一種讀取電路及其驅(qū)動方法、X射線像素電路與流程

文檔序號：11844354閱讀：284來源：國知局

本發(fā)明屬于光電探測技術領域，具體涉及一種讀取電路及其驅(qū)動方法、X射線像素電路。

背景技術：

通常來說，光電探測器包括陣列和讀取電路，讀取電路的性能和參數(shù)的不同，與光電探測器整體的性能有很大的關系，選擇合適的讀取電路的結構，將有益于提高光電探測器的信噪比。

圖1為現(xiàn)有的具有源跟隨結構的讀取電路的結構示意圖，其中，第一電容C_det的第一極與第一晶體管Mrst的第一極連接，第一電容C_det的第二極與信號端Vdet連接；第一晶體管Mrst的控制極與信號端φ_rst連接，第一晶體管Mrst的第二極與信號端Vrst連接；檢測器件的第一極與第一晶體管Mrst的第一極連接，檢測器件的第二極與信號端Vdet連接；第二電容C_gate的第一極與第一晶體管Mrst的第一極連接，第二電容C_gate的第二極接地；第二晶體管Msfd的控制極與第二電容C_gate的第一極連接，第二晶體管Msfd的第一極與信號端Vdd連接，第二晶體管Msfd的第二極與輸出端連接。

圖1所示的讀取電路采用源跟隨結構，會在一定程度上，改善讀取電路信噪比。但當?shù)谝痪w管Mrst開啟時，流經(jīng)第二晶體管Msfd的電流Ids為：

$<mrow> <mi>I</mi> <mi>d</mi> <mi>s</mi> <mo>=</mo> <mfrac> <mn>1</mn> <mn>2</mn> </mfrac> <mi>K</mi> <msup> <mrow> <mo>(</mo> <mi>V</mi> <mi>g</mi> <mo>-</mo> <mi>V</mi> <mi>d</mi> <mi>d</mi> <mo>-</mo> <mi>V</mi> <mi>t</mi> <mi>h</mi> <mo>)</mo> </mrow> <mn>2</mn> </msup> <mo>,</mo> <mi>K</mi> <mo>=</mo> <mfrac> <mi>W</mi> <mi>L</mi> </mfrac> <mi>C</mi> <mi>u</mi> </mrow>$

其中，是第二晶體管Msfd的溝道寬長比，C是溝道絕緣層的介電常數(shù)，u是溝道有源層載流子的遷移率。

由上式可知，流向外部信號端的電流Ids的大小與第二晶體管Msfd的閾值電壓相關，但是，由于背板工藝造成制作的薄膜晶體管存在特性差異，造成流過源跟隨器的探測電流Ids存在差異，影響讀取電路的信噪比。

技術實現(xiàn)要素：

本發(fā)明旨在至少解決現(xiàn)有技術中存在的技術問題之一，提出了一種能夠控制流向外部信號端的電流大小以提高電路的信噪比的讀取電路及其驅(qū)動方法、X射線像素電路。

解決本發(fā)明技術問題所采用的技術方案是一種讀取電路，包括：復位模塊、讀出模塊、驅(qū)動模塊和整合模塊；

所述復位模塊與第一節(jié)點、第一信號端、第二節(jié)點和驅(qū)動模塊連接；

所述驅(qū)動模塊與所述復位模塊和所述第二信號端連接；

所述整合模塊與第三信號端、所述第一節(jié)點和所述第二節(jié)點連接；

所述讀出模塊與第四信號端、所述復位模塊和第五信號端連接；

所述復位模塊，用于在第一信號端輸入的復位信號的控制下，對所述第一節(jié)點和所述第二節(jié)點的電壓進行復位；

所述整合模塊，用于使所述第一節(jié)點和第二節(jié)點串聯(lián)，以改變所述第一節(jié)點和所述第二節(jié)點的電壓；

所述讀出模塊，用于在所述第一節(jié)點的電壓控制所述驅(qū)動模塊開啟的情況下，讀出電流值，并通過所述第五信號端輸出所述電流值。

其中，所述讀取電路還包括：檢測器件、第一存儲模塊和第二存儲模塊；

所述檢測器件與所述復位模塊和第六信號端連接；

所述第一存儲模塊與第二信號端和第一節(jié)點連接；

所述第二存儲模塊與所述第二節(jié)點和所述第六信號端連接。

其中，所述第二存儲模塊包括第二電容，所述第二電容的第一極與所述第二節(jié)點連接，所述第二電容的第二極與所述第六信號端連接；

所述第二存儲模塊，用于在第六信號端輸入的第六信號的控制下，控制所述第一節(jié)點的電壓。

其中，所述讀取電路還包括：檢測器件、第一存儲模塊和第二存儲模塊；

所述檢測器件與所述復位模塊和第七信號端連接；

所述第一存儲模塊與第二信號端和第一節(jié)點連接；

所述第二存儲模塊與所述第二節(jié)點和所述第八信號端連接。

其中，所述第二存儲模塊包括第二電容，所述第二電容的第一極與所述第二節(jié)點連接，所述第二電容的第二極與所述第八信號端連接。

其中，所述復位模塊包括第一開關晶體管和第二開關晶體管；

所述第一開關晶體管的控制極與第一信號端連接，所述第一開關晶體管的第一極與所述第二節(jié)點連接，所述第一開關晶體管的第二極與所述第二開關晶體管連接；

所述第二開關晶體管的控制極與所述第一信號端連接，所述第二開關晶體管的第一極與所述第一節(jié)點連接，所述第二開關晶體管的第二極與所述第一開關晶體管連接。

其中，所述第一存儲模塊包括第一電容，所述第一電容的第一極與所述第二信號端連接，所述第一電容的第二極與所述第一節(jié)點連接。

其中，所述驅(qū)動模塊包括驅(qū)動晶體管，所述驅(qū)動晶體管的控制極和第二極均與所述復位模塊連接，所述驅(qū)動晶體管的第一極與所述第二信號端連接。

其中，所述整合模塊包括第三開關晶體管，所述第三開關晶體管的控制極與所述第三信號端連接，所述第三開關晶體管的第一極與所述第一節(jié)點連接，所述第三開關晶體管的第二極與所述第二節(jié)點連接。

其中，所述讀出模塊包括第四開關晶體管，所述第四開關晶體管的控制極與第四信號端連接，所述第四開關晶體管的第一極與第五信號端連接，所述第四開關晶體管的第二極與所述復位模塊連接。

其中，所述檢測器件為光電探測器。

作為另一技術方案，本發(fā)明還提供一種X射線像素電路，包括上述任意一項所述的讀取電路。

作為另一技術方案，本發(fā)明還提供一種讀取電路的驅(qū)動方法，所述讀取電路包括復位模塊、讀出模塊、驅(qū)動模塊和整合模塊，所述驅(qū)動方法包括：

復位階段：在第一信號端輸入的復位信號的控制下，對所述第一節(jié)點和所述第二節(jié)點的電壓進行復位；

整合階段：使所述第一節(jié)點和第二節(jié)點串聯(lián)，以改變所述第一節(jié)點和所述第二節(jié)點的電壓；

讀出階段：在所述第一節(jié)點的電壓控制所述驅(qū)動模塊開啟的情況下，讀出電流值，并通過所述第五信號端輸出所述電流值。

其中，所述讀取電路還包括：檢測器件、第一存儲模塊和第二存儲模塊；所述檢測器件與所述復位模塊和第七信號端連接；所述第一存儲模塊與第二信號端和第一節(jié)點連接；所述第二存儲模塊與所述第二節(jié)點和所述第八信號端連接；

在所述讀出階段之前，還包括：

脈沖跳變階段：在第一公共信號端輸入的第一公共信號的控制下，使所述第一節(jié)點的電壓跳變。

本發(fā)明的讀取電路及其驅(qū)動方法、X射線像素電路中，該讀取電路包括：復位模塊、讀出模塊、驅(qū)動模塊和整合模塊，復位模塊用于在第一信號端輸入的復位信號的控制下，對第一節(jié)點和第二節(jié)點的電壓進行復位；整合模塊用于使第一節(jié)點和第二節(jié)點串聯(lián)，以改變第一節(jié)點和第二節(jié)點的電壓；讀出模塊用于在第一節(jié)點的電壓控制驅(qū)動模塊開啟的情況下，讀出電流值，并通過第五信號端輸出電流值。本發(fā)明提供的讀取電路，能夠通過降低非光生電流在存儲電容上產(chǎn)生的電壓，從而控制流向外部信號端的電流大小，進而提高讀取電路的信噪比。

附圖說明

圖1為現(xiàn)有具有源跟隨結構的讀取電路的結構示意圖；

圖2為本發(fā)明的實施例1的讀取電路的結構示意圖；

圖3為圖2的時序圖；

圖4為本發(fā)明的實施例2的讀取電路的結構示意圖；

圖5為圖4的時序圖；

其中，附圖標記為：1、復位模塊；2、讀出模塊；3、驅(qū)動模塊；4、整合模塊；5、檢測器件；6、第一存儲模塊；7、第二存儲模塊；A、第一節(jié)點；B、第二節(jié)點；Reset、第一信號端；Bias、第二信號端；Integration、第三信號端；Gate、第四信號端；Output、第五信號端；VSS、第六信號端；Vcom2、第七信號端；Vcom1、第八信號端；M1、第一開關晶體管；M2、第二開關晶體管；M3、驅(qū)動晶體管；M4、第三開關晶體管；M5、第四開關晶體管。

具體實施方式

為使本領域技術人員更好地理解本發(fā)明的技術方案，下面結合附圖和具體實施方式對本發(fā)明作進一步詳細描述。

實施例1：

請參照圖2和圖3，本實施例提供一種讀取電路，包括：復位模塊1、讀出模塊2、驅(qū)動模塊3和整合模塊4；復位模塊1與第一節(jié)點A、第一信號端Reset、第二節(jié)點B和驅(qū)動模塊3連接；驅(qū)動模塊3與復位模塊1和第二信號端Bias連接；整合模塊4與第三信號端Integration、第一節(jié)點A和第二節(jié)點B連接；讀出模塊2與第四信號端Gate、復位模塊1和第五信號端Output連接。

復位模塊1用于在第一信號端Reset輸入的復位信號的控制下，對第一節(jié)點A和第二節(jié)點B的電壓進行復位。

整合模塊4用于使第一節(jié)點A和第二節(jié)點B串聯(lián)，以改變第一節(jié)點A和第二節(jié)點B的電壓。

讀出模塊2用于在第一節(jié)點A的電壓控制驅(qū)動模塊3開啟的情況下，讀出電流值，并通過第五信號端Output輸出電流值。

其中，讀取電路還包括：檢測器件5、第一存儲模塊6和第二存儲模塊7；檢測器件5與復位模塊1和第六信號端VSS連接；第一存儲模塊6與第二信號端Bias和第一節(jié)點A連接；第二存儲模塊7與第二節(jié)點B和第六信號端VSS連接。

其中，第二存儲模塊7包括第二電容C2，第二電容C2的第一極與第二節(jié)點B連接，第二電容C2的第二極與第六信號端VSS連接；第二存儲模塊7用于在第六信號端VSS輸入的第六信號的控制下，控制第一節(jié)點A的電壓。

其中，復位模塊1包括第一開關晶體管M1和第二開關晶體管M2；第一開關晶體管M1的控制極與第一信號端Reset連接，第一開關晶體管M1的第一極與第二節(jié)點B連接，第一開關晶體管M1的第二極與第二開關晶體管M2連接；第二開關晶體管M2的控制極與第一信號端Reset連接，第二開關晶體管M2的第一極與第一節(jié)點A連接，第二開關晶體管M2的第二極與第一開關晶體管M1連接。

其中，第一存儲模塊6包括第一電容C1，第一電容C1的第一極與第二信號端Bias連接，第一電容C1的第二極與第一節(jié)點A連接。

其中，驅(qū)動模塊3包括驅(qū)動晶體管M3，驅(qū)動晶體管M3的控制極和第二極均與復位模塊1連接，驅(qū)動晶體管M3的第一極與第二信號端Bias連接。

其中，整合模塊4包括第三開關晶體管M4，第三開關晶體管M4的控制極與第三信號端Integration連接，第三開關晶體管M4的第一極與第一節(jié)點A連接，第三開關晶體管M4的第二極與第二節(jié)點B連接。

其中，讀出模塊2包括第四開關晶體管M5，第四開關晶體管M5的控制極與第四信號端Gate連接，第四開關晶體管M5的第一極與第五信號端Output連接，第四開關晶體管M5的第二極與復位模塊1連接。

其中，檢測器件5為光電探測器D1。

本實施例的讀取電路采用的所有晶體管均為P型晶體管，第六信號端VSS提供低電平，該讀取電路的具體工作原理如下所述：

復位階段：第一信號端Reset向第一開關晶體管M1的控制極(柵極)輸入低壓信號，以開啟第一開關晶體管M1，第一信號端Reset向第二開關晶體管M2的控制極(柵極)輸入低壓信號，以開啟第二開關晶體管M2，同時，第三信號端Integration向第三開關晶體管M4的控制極(柵極)輸入高壓信號，以關斷第三開關晶體管M4，第四信號端Gat向第四開關晶體管M5的控制極(柵極)輸入高壓信號，以關斷第四開關晶體管M5，此時，由第一信號端Reset控制的第一開關晶體管M1和第二開關晶體管M2打開。其中，第二開關晶體管M2的開啟，將驅(qū)動晶體管M3的控制極(柵極)和第二極(漏極)連接，使驅(qū)動晶體管M3成為二極管連接的源跟隨器結構；第一開關晶體管M1的開啟，將光電探測器D1的第一極與驅(qū)動晶體管M3的控制極(柵極)和第二極(漏極)連接，將電容C1和C2上的信號進行復位，使第一節(jié)點A的電壓由Vbias變?yōu)閂bias+Vth，第二節(jié)點B的電壓由Vcom1變?yōu)閂bias+Vth，其中，Vbias是復位的直流信號，Vth是驅(qū)動晶體管M3的閾值電壓。之所以如此設置，是為了保證光電探測器D1在每次光照感測之前，光感探測器D1的第一極的電位相同。

整合階段：第三信號端Integration向第三開關晶體管M4的控制極(柵極)輸入低壓信號，以開啟第三開關晶體管M4，同時，第一信號端Reset向第一開關晶體管M1的控制極(柵極)和第二開關晶體管M2的控制極(柵極)輸入高壓信號，以關斷第一開關晶體管M1和第二開關晶體管M2，第四信號端Gate向第四開關晶體管M5的控制極(柵極)輸入高壓信號，以關斷第四開關晶體管M5，此時，只有第三信號端Integration控制的第三開關晶體管M4處于開啟階段，將電容C1和C2進行串聯(lián)連接，同時，光電探測器D1感測光功率，不同的光功率使D1產(chǎn)生不同的光電流，使得第一節(jié)點A和第二節(jié)點B上的電荷電位發(fā)生變化，此時第一節(jié)點A和第二節(jié)點B的電位均變成Vbias+Vth+Vsignal，其中，Vsignal為與不同的光功率關聯(lián)的電位。

讀出階段：第四信號端Gate向第四開關晶體管M5的控制極(柵極)輸入低壓信號，以開啟第四開關晶體管M5，第一信號端Reset向第一開關晶體管M1和第二開關晶體管M2的控制極(柵極)輸入高壓信號，以關斷第一開關晶體管M1和第二開關晶體管M2，第三信號端Integration向第三開關晶體管M4的控制極(柵極)輸入高壓信號，以關斷第三開關晶體管M4，此時，由第四信號端Gate控制的第四開關晶體管M5打開，同時，由于第一節(jié)點A的電壓控制的驅(qū)動晶體管M3也是開啟的，第一節(jié)點A的電位是整合階段的電位，即為Vbias+Vth+Vsignal，且通過第一電容C1進行保持；驅(qū)動晶體管M3此時處于飽和階段，由電流公式可知：

$<mrow> <mi>I</mi> <mi>d</mi> <mi>s</mi> <mo>=</mo> <mfrac> <mn>1</mn> <mn>2</mn> </mfrac> <mi>K</mi> <msup> <mrow> <mo>(</mo> <mi>V</mi> <mi>b</mi> <mi>i</mi> <mi>a</mi> <mi>s</mi> <mo>+</mo> <mi>V</mi> <mi>t</mi> <mi>h</mi> <mo>+</mo> <mi>V</mi> <mi>s</mi> <mi>i</mi> <mi>g</mi> <mi>n</mi> <mi>a</mi> <mi>l</mi> <mo>-</mo> <mi>V</mi> <mi>b</mi> <mi>i</mi> <mi>a</mi> <mi>s</mi> <mo>-</mo> <mi>V</mi> <mi>t</mi> <mi>h</mi> <mo>)</mo> </mrow> <mn>2</mn> </msup> </mrow>$

即，其中，

其中，是驅(qū)動晶體管M3的溝道寬長比，C是溝道絕緣層的介電常數(shù)，u是溝道有源層載流子的遷移率。Vsignal是與光功率關聯(lián)的電位。

該電流值Ids通過第四開關晶體管M5流入到外部的感測放大器件中，即通過第五信號端Output輸出。

由此上述計算可以看出，電流值與光功率有關，與驅(qū)動晶體管M3的閾值電壓無關，即該電流值不受背板工藝影響，故該讀取電路的信噪比高。

當然，本實施例的晶體管并不局限于P型晶體管，還可以為N型晶體管，只要對各階段輸入的電平值進行調(diào)整即可，在此不再贅述。

本實施例的讀取電路，包括：復位模塊1、讀出模塊2、驅(qū)動模塊3和整合模塊4，其中，復位模塊1用于在第一信號端Reset輸入的復位信號的控制下，對第一節(jié)點A和第二節(jié)點B的電壓進行復位；整合模塊4用于使第一節(jié)點A和第二節(jié)點B串聯(lián)，以改變第一節(jié)點A和第二節(jié)點B的電壓；讀出模塊2用于在第一節(jié)點A的電壓控制驅(qū)動模塊3開啟的情況下，讀出電流值。本實施例的讀取電路，能夠通過降低非光生電流在存儲電容上產(chǎn)生的電壓，從而控制流向外部信號端的電流大小，進而提高讀取電路的信噪比。

實施例2：

請參照圖4和圖5，本實施例提供一種讀取電路，其具有與實施例1的讀取電路類似的結構，其與實施例1的區(qū)別在于，檢測器件5與復位模塊1和第七信號端Vcom2連接；第一存儲模塊6與第二信號端Bias和第一節(jié)點A連接；第二存儲模塊7與第二節(jié)點B和第八信號端Vcom1連接。

其中，第二存儲模塊7包括第二電容C2，第二電容C2的第一極與第二節(jié)點B連接，第二電容C2的第二極與第八信號端Vcom1連接。

本實施例的讀取電路采用的所有晶體管均為P型晶體管，第七信號端Vcom2提供低電平，該讀取電路的具體工作原理如下所述：

跳變階段：第三信號端Integration向第三開關晶體管M4的控制極(柵極)輸入低壓信號，以開啟第三開關晶體管M4，同時，第一信號端Reset向第一開關晶體管M1和第二開關晶體管M2的控制極(柵極)輸入高壓信號，以關斷第一開關晶體管M1和第二開關晶體管M2，第四信號端Gate向第四開關晶體管M5的控制極(柵極)輸入高壓信號，以關斷第四開關晶體管M5，此時，只有第三信號端Integration控制的第三開關晶體管M4處于開啟階段，將電容C1和C2進行串聯(lián)連接，此時，第八信號端Vcom1由低電位升至高電位，生成電位差△V，那么，根據(jù)電容電荷守恒原理，第二電容C2的第二節(jié)點B的電壓由Vbias+Vth+Vsignal跳變?yōu)閂bias+Vth+Vsignal+△V，當然，第一節(jié)點A的電壓與第二節(jié)點B的電壓相等。

需要說明的是，跳變階段是處于整合階段中的，但跳變階段處于整合階段的結束期。第八信號端Vcom1由高電位恢復至低電位時，應該是在第三信號端Integration輸出的信號截止后進行的。

讀出階段：第四信號端Gate向第四開關晶體管M5的控制極(柵極)輸入低壓信號，以開啟第四開關晶體管M5，第一信號端Reset向第一開關晶體管M1和第二開關晶體管M2的控制極(柵極)輸入高壓信號，以關斷第一開關晶體管M1和第二開關晶體管M2，第三信號端Integration向第三開關晶體管M4的控制極(柵極)輸入高壓信號，以關斷第三開關晶體管M4，此時，由第四信號端Gate控制的第四開關晶體管M5打開，同時，由于第一節(jié)點A的電壓控制的驅(qū)動晶體管M3是否開啟，第一節(jié)點A的電位是跳變階段的電位，即為Vbias+Vth+Vsignal+△V，且通過第一電容C1進行保持。

控制驅(qū)動晶體管M3是否開啟的條件是：Vg-Vs-Vth＜0，其中，Vg為驅(qū)動晶體管M3的控制極電壓(柵電壓)，Vs為驅(qū)動晶體管M3的第一極電壓(源電壓)，Vth為驅(qū)動晶體管M3的閾值電壓，即，

Vg-Vs-Vth＝(Vbias+Vth+Vsignal+△V)-Vbias-Vth＝Vsignal+△V，其中，由于Vsignal相對于Vbias是一個負值信號，光電二極管的Vbias電壓在整合階段是通過光電探測器D1不斷放電的，因此，放電前后的電壓差便是Vsignal，即Vsignal是一個負偏壓。Vsignal的大小與光電探測器D1的光電轉(zhuǎn)化電流相關聯(lián)。當光電轉(zhuǎn)化電流很大時，Vsignal會更負(即絕對值更大)；當光電轉(zhuǎn)化電流很小時，Vsignal更偏向正值(即絕對值更小)。也就是說，當存在光照時，讀取電路中存在光生電流，光電探測器D1的Vsignal更負；而不存在光照時，讀取電路中不存在光生電流，只存在暗電流，光電探測器D1的Vsignal偏正。

由上可知，在只有暗電流發(fā)生的讀取電路中，驅(qū)動晶體管M3的Vgs-Vth＝Vsignal+△V，當Vsignal負性很小時，由于△V為正值，導致Vgs>0，此時，讀取電路處于截至狀態(tài)，第五信號端Output上沒有電流輸出；當有光照時，讀取電路中存在光生電流，驅(qū)動晶體管M3的Vgs-Vth＝Vsignal+△V，由于Vsignal負性很大，雖然△V為正值，但仍使得Vsignal+△V<0，此時，驅(qū)動晶體管M3開啟，并處于飽和階段，該讀取電路中的電流可以通過第五信號端Output輸出，該電流公式為：

$<mrow> <mi>I</mi> <mi>d</mi> <mi>s</mi> <mo>=</mo> <mfrac> <mn>1</mn> <mn>2</mn> </mfrac> <mi>K</mi> <msup> <mrow> <mo>(</mo> <mi>V</mi> <mi>b</mi> <mi>i</mi> <mi>a</mi> <mi>s</mi> <mo>+</mo> <mi>V</mi> <mi>t</mi> <mi>h</mi> <mo>+</mo> <mi>V</mi> <mi>s</mi> <mi>i</mi> <mi>g</mi> <mi>n</mi> <mi>a</mi> <mi>l</mi> <mo>+</mo> <mi>Δ</mi> <mi>V</mi> <mo>-</mo> <mi>V</mi> <mi>b</mi> <mi>i</mi> <mi>a</mi> <mi>s</mi> <mo>-</mo> <mi>V</mi> <mi>t</mi> <mi>h</mi> <mo>)</mo> </mrow> <mn>2</mn> </msup> <mo>,</mo> </mrow>$

即，其中，

其中，是驅(qū)動晶體管M3的溝道寬長比，C是溝道絕緣層的介電常數(shù)，u是溝道有源層載流子的遷移率。Vsignal是與光功率關聯(lián)的電位。

該電流值Ids通過第四開關晶體管M5流入到外部的感測放大器件中，即通過第五信號端Output輸出。

由此上述計算可以看出，電流值與光功率有關，與驅(qū)動晶體管M3的閾值電壓無關，即該電流值不受背板工藝影響，而且，選擇合適的Vcom1跳變電壓幅值△V，可以決定什么樣的非光生電流被截至，因此，該讀取電路的信噪比高。

當然，本實施例的晶體管并不局限于P型晶體管，還可以為N型晶體管，只要對各階段輸入的電平值進行調(diào)整即可，在此不再贅述。

本實施例的讀取電路，包括：復位模塊1、讀出模塊2、驅(qū)動模塊3和整合模塊4，其中，復位模塊1用于在第一信號端Reset輸入的復位信號的控制下，對第一節(jié)點A和第二節(jié)點B的電壓進行復位；整合模塊4用于使第一節(jié)點A和第二節(jié)點B串聯(lián)，以改變第一節(jié)點A和第二節(jié)點B的電壓；讀出模塊2用于在第一節(jié)點A的電壓控制驅(qū)動模塊3開啟的情況下，讀出電流值。本實施例的讀取電路，能夠通過第八信號端Vcom1提供的脈沖電壓，調(diào)整存儲在存儲電容上電壓的大小，并用此電壓來決定流向外部信號端的電流大小；而且，能夠通過降低非光生電流在存儲電容上產(chǎn)生的電壓，從而控制流向外部信號端的電流大小，進而提高讀取電路的信噪比。

實施例3：

本實施例提供一種X射線像素電路，包括實施例1或?qū)嵤├?的讀取電路。

需要說明的是，實施例1或?qū)嵤├?的讀取電路是按照陣列的形式設置在基板上的。

本實施例的X射線像素電路，包括實施例1或?qū)嵤├?的讀取電路，能夠通過降低非光生電流在存儲電容上產(chǎn)生的電壓，從而控制流向外部信號端的電流大小，進而提高讀取電路的信噪比。

實施例4：

本實施例提供了一種讀取電路的驅(qū)動方法，讀取電路包括復位模塊、讀出模塊、驅(qū)動模塊、整合模塊、檢測器件、第一存儲模塊和第二存儲模塊；檢測器件與復位模塊和第六信號端連接；第一存儲模塊與第二信號端和第一節(jié)點連接；第二存儲模塊與第二節(jié)點和第六信號端連接。。

該驅(qū)動方法包括：

復位階段：在第一信號端輸入的復位信號的控制下，對第一節(jié)點和第二節(jié)點的電壓進行復位。

整合階段：使第一節(jié)點和第二節(jié)點串聯(lián)，以改變第一節(jié)點和第二節(jié)點的電壓。

讀出階段：在第一節(jié)點的電壓控制驅(qū)動模塊開啟的情況下，讀出電流值，并通過第五信號端Output輸出電流值。

本實施例提供的讀取電路的驅(qū)動方法，用于驅(qū)動實施例1的讀取電路，詳細描述可參照實施例1的讀取電路，在此不再贅述。

本實施例的讀取電路的驅(qū)動方法，用于驅(qū)動實施例1的讀取電路，能夠通過降低非光生電流在存儲電容上產(chǎn)生的電壓，從而控制流向外部信號端的電流大小，進而提高讀取電路的信噪比。

實施例5：

本實施例提供了一種讀取電路的驅(qū)動方法，讀取電路包括復位模塊、讀出模塊、驅(qū)動模塊、整合模塊、檢測器件、第一存儲模塊和第二存儲模塊；檢測器件與復位模塊和第七信號端連接；第一存儲模塊與第二信號端和第一節(jié)點連接；第二存儲模塊與第二節(jié)點和第八信號端連接。

該驅(qū)動方法包括：

復位階段：在第一信號端輸入的復位信號的控制下，對第一節(jié)點和第二節(jié)點的電壓進行復位。

整合階段：使第一節(jié)點和第二節(jié)點串聯(lián)，以改變第一節(jié)點和第二節(jié)點的電壓。

脈沖跳變階段：在第一公共信號端輸入的第一公共信號的控制下，使第一節(jié)點的電壓跳變。

讀出階段：在第一節(jié)點的電壓控制驅(qū)動模塊開啟的情況下，讀出電流值，并通過第五信號端Output輸出電流值。

本實施例提供的讀取電路的驅(qū)動方法，用于驅(qū)動實施例2的讀取電路，詳細描述可參照實施例2的讀取電路，在此不再贅述。

本實施例的讀取電路的驅(qū)動方法，用于驅(qū)動實施例2的讀取電路，能夠通過第八信號端Vcom1提供的脈沖電壓，調(diào)整存儲在存儲電容上電壓的大小，并用此電壓來決定流向外部信號端的電流大??；而且，能夠通過降低非光生電流在存儲電容上產(chǎn)生的電壓，從而控制流向外部信號端的電流大小，進而提高讀取電路的信噪比。

可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領域內(nèi)的普通技術人員而言，在不脫離本發(fā)明的精神和實質(zhì)的情況下，可以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。

完整全部詳細技術資料下載

當前第1頁1 2 3