優(yōu)先權(quán)聲明

本申請(qǐng)要求于2014年12月16日提交的題為“delayresilientdecisionfeedbackequalizer(延遲彈性決策反饋均衡器)”的美國專利申請(qǐng)序列號(hào)14/572,756的優(yōu)先權(quán)，并且所述申請(qǐng)通過引用以其全文結(jié)合在此。

背景技術(shù)：

隨著串行輸入/輸出(io)數(shù)據(jù)速率增加至兩位數(shù)吉字節(jié)每秒，需要更加強(qiáng)大的均衡方法。這是由于攜帶此類高數(shù)據(jù)速率信號(hào)的信道屬性導(dǎo)致的過度符號(hào)間干擾(intersymbolinterference，isi)引起的?？梢詫?dǎo)致isi的行到屬性的示例包括較差的信道制造材料(例如，用于背板上的鏈接的fr4印刷電路板(pcb))、中間連接器、造成反射和振鈴的通道、造成阻抗失配和反射的裝置包等。

決策反饋均衡器(decisionfeedbackequalizer，dfe)是廣泛使用的用于消除以前傳輸?shù)姆?hào)所生成的isi的設(shè)備。如其名稱所暗示的，dfe取已經(jīng)解碼的符號(hào)，以正確的加權(quán)對(duì)其求和并從正在解碼的信號(hào)減去這個(gè)量。dfe的主要局限涉及反饋環(huán)路內(nèi)的時(shí)序要求。

附圖說明

從下面所給出的詳細(xì)描述并從本披露的各實(shí)施例的附圖將更加全面地理解本披露的實(shí)施例，然而這不應(yīng)該被用來將本披露限制為所述特定實(shí)施例，而僅用于解釋和理解。

圖1根據(jù)本披露的一些實(shí)施例展示了具有延遲彈性決策反饋均衡器(dfe)的接收器的一部分。

圖2展示了傳統(tǒng)dfe。

圖3a根據(jù)本披露的一些實(shí)施例展示了延遲彈性dfe。

圖3b根據(jù)本披露的一些實(shí)施例展示了延遲彈性dfe。

圖4根據(jù)本披露的一些實(shí)施例展示了延遲彈性dfe。

圖5根據(jù)本披露的一些實(shí)施例展示了用于延遲彈性dfe的可變延遲電路。

圖6a根據(jù)一些實(shí)施例展示了對(duì)延遲進(jìn)行調(diào)諧的并行或順序操作(即，延遲適配)。

圖6b根據(jù)本披露的一些實(shí)施例展示了用于對(duì)可調(diào)諧的延遲(δt)進(jìn)行調(diào)諧的流程圖。

圖7根據(jù)一些實(shí)施例展示了具有延遲彈性dfe的智能裝置或計(jì)算機(jī)系統(tǒng)或soc(片上系統(tǒng))。

具體實(shí)施方式

在決策反饋均衡器(dfe)中，完全消除符號(hào)間干擾(isi)需要發(fā)生在對(duì)當(dāng)前數(shù)據(jù)符號(hào)做決策之前。因而，對(duì)于在決策電路中的分解時(shí)間、在決策電路中的傳播時(shí)間(例如，圖2的202)、在dfe電路中的傳播時(shí)間(例如，圖2的204和205)以及在減法器中的傳播時(shí)間(例如，圖2的201和206)之和，除去isi需要比信號(hào)作用區(qū)間所需的更小。所有這些延遲通常是取決于電壓、溫度、和過程(pvt)的延遲。在決策電路中的所述分解時(shí)間還可以是取決于信號(hào)的。

隨著isi變得更加嚴(yán)重，應(yīng)用了更多的dfe抽頭并且出現(xiàn)了更復(fù)雜的dfe安排，從而減輕負(fù)載效應(yīng)并使結(jié)構(gòu)/涉及更容易實(shí)現(xiàn)(例如，半速率、四分之一速率等)。這些dfe安排方案布局起來更加復(fù)雜，并且在不同dfe抽頭和dfe的不同路徑之間匹配時(shí)序更加困難。

一種用于緩解上述問題中的一些的技術(shù)是使用半速率dfe。半速率dfe可以將時(shí)序限制緩和因數(shù)1.5至2。推測(cè)性和回轉(zhuǎn)型dfe方案(或者延遲或者模糊允許更多傳播時(shí)間的決策)同樣可以緩解時(shí)序問題中的一些。半速率dfe通?？梢杂脕韺?shí)現(xiàn)dfe的第1個(gè)抽頭，這可能是最難以實(shí)現(xiàn)的。時(shí)間借用(timeborrowing，即，對(duì)限幅器延遲時(shí)鐘或相對(duì)于數(shù)據(jù)延遲dfe鎖存器/觸發(fā)器中的時(shí)鐘)是另一種為了方便時(shí)序設(shè)計(jì)而使用的技術(shù)。然而，使用時(shí)間借用是pvt依賴性的并造成建立/保持時(shí)序違反風(fēng)險(xiǎn)，并且會(huì)使設(shè)計(jì)的質(zhì)量降級(jí)。

而且，即使在使用上述技術(shù)時(shí)，保證跨pvt可變性不存在時(shí)序違反仍需要超裕度設(shè)計(jì)。這使得滿足時(shí)序和性能限制成為挑戰(zhàn)，尤其是由于近幾年線速提高。

傳統(tǒng)上，只有dfe安排中的第一抽頭被視為時(shí)序關(guān)鍵性的。然而，在低電壓現(xiàn)代互補(bǔ)金屬氧化物半導(dǎo)體(cmos)技術(shù)(由于在接收器高速路徑中可實(shí)現(xiàn)其對(duì)可用信號(hào)擺幅的限制并且需要通過對(duì)電路進(jìn)行負(fù)載平衡來均衡帶寬)中，可能在若干地方引入dfe反饋。結(jié)合高速輸入/輸出(io)速率使用多個(gè)dfe抽頭進(jìn)一步使得滿意滿足時(shí)序要求。

根據(jù)一些實(shí)施例，向dfe延遲結(jié)構(gòu)或路徑中引入了(多個(gè))可變延遲元件。在一些實(shí)施例中，通過反饋調(diào)整(多個(gè))可變延遲元件的延遲，從而實(shí)現(xiàn)最大性能。在一些實(shí)施例中，(多個(gè))可變延遲元件不解決第一dfe抽頭關(guān)鍵性的時(shí)序環(huán)路，然而，(多個(gè))可變延遲元件具有緩和時(shí)序設(shè)計(jì)并除去對(duì)所有其他dfe抽頭調(diào)諧并滿足時(shí)序所需的超裕度設(shè)計(jì)的能力。在一些實(shí)施例中，在閉環(huán)中以連續(xù)的方式進(jìn)行對(duì)時(shí)序可變性的補(bǔ)償，這對(duì)抗了電壓和時(shí)序變化。

根據(jù)一些實(shí)施例，如果在若干位置引入dfe的反饋(因?yàn)闉榱司徑夂奢d和信號(hào)峰值-平均問題有時(shí)是有益的)，在邏輯延遲(例如，被實(shí)現(xiàn)為觸發(fā)器)且每個(gè)dfe抽頭單獨(dú)地調(diào)諧之前或之后，可以引入若干延遲單位。這還可以作為在更復(fù)雜的dfe安排(比如半速率、四分之一速率等)中簡(jiǎn)化布局并補(bǔ)償dfe抽頭之間不均衡的路由和傳播延遲的手段是有用的。雖然使用不歸零制(nrz)對(duì)各實(shí)施例進(jìn)行示例化，還可以使用其他類型的信號(hào)傳輸。例如，在一些實(shí)施例中，可以使用其他調(diào)制類型像多級(jí)脈沖幅度調(diào)制(pam)。多級(jí)pam的示例是4級(jí)pam(pam-4)。

各實(shí)施例存在許多技術(shù)效果。例如，一些實(shí)施例允許更簡(jiǎn)單的時(shí)序設(shè)計(jì)，并且因此與傳統(tǒng)dfe相比需要更少的超裕度設(shè)計(jì)來關(guān)閉dfe上的時(shí)序(即，不需要超裕度設(shè)計(jì)以補(bǔ)償pvt可變性以及失配相關(guān)的延遲偏斜)。由于允許完成反饋信號(hào)回轉(zhuǎn)，一些實(shí)施例允許更好地利用dfe動(dòng)態(tài)范圍。一些實(shí)施例使得與傳統(tǒng)dfe相比更容易進(jìn)行布局并通過布局優(yōu)化除去路徑延遲匹配。

一些實(shí)施例允許對(duì)環(huán)境條件所引起的可變性進(jìn)行動(dòng)態(tài)和在線補(bǔ)償。術(shù)語“環(huán)境條件”一般指可能造成同一dfe在不同時(shí)間收斂至不同值的溫度和電壓條件，因?yàn)榛剞D(zhuǎn)/穩(wěn)定(延遲)取決于初始條件。一般會(huì)重要的是，同一dfe在不同時(shí)間收斂至相同的值，從而使得系統(tǒng)所達(dá)到的方案具有高置信度(即，它是可重復(fù)的)，這使得測(cè)試和一致更加簡(jiǎn)單。

在一些實(shí)施例中，所討論的機(jī)制還允許dfe模擬信號(hào)在下一次符號(hào)評(píng)估之前完全地穩(wěn)定和穩(wěn)定化。這樣，各實(shí)施例不依賴于不確定時(shí)間中的穩(wěn)定瞬間，但可以依賴于dfe電路所指示的固定完整擺動(dòng)信號(hào)(這樣一般意味著更加可預(yù)測(cè)且更加可重復(fù)的操作)。各實(shí)施例提供了閉環(huán)方案而非預(yù)先硅調(diào)諧、工廠微調(diào)、或其他一次性調(diào)諧機(jī)制。

在一些實(shí)施例中，當(dāng)如參照?qǐng)D3b所述分批地減去isi(例如，在不同接收器放大器級(jí)的輸出端使用若干求和點(diǎn)，從而除去嚴(yán)重的isi并平衡放大器載荷)時(shí)，所述的設(shè)備可以自適應(yīng)地補(bǔ)償取決于放大器電壓和溫度的延遲。與現(xiàn)有方案相比，一些實(shí)施例允許接收器以較低dfe功耗和較小布局復(fù)雜性水平滿足高io數(shù)據(jù)速率(例如，超過25吉字節(jié)每秒(gbps)或甚至32到56gbps線速)。各實(shí)施例還提供了對(duì)抗抖動(dòng)效應(yīng)的更好彈性，因?yàn)閐fe抽頭被允許了更多的時(shí)間來穩(wěn)定，從而使得穩(wěn)定之后決策完成(同時(shí)dfe信號(hào)是平坦的并且不是回轉(zhuǎn)的)。通過各實(shí)施例，其他技術(shù)效果將明顯。

在以下描述中，討論了大量的細(xì)節(jié)從而提供對(duì)本披露的實(shí)施例更透徹的解釋。然而，對(duì)于本領(lǐng)域技術(shù)人員將明顯的是，無需這些具體細(xì)節(jié)也可以實(shí)踐本公開的實(shí)施例。在其他實(shí)例中，以框圖形式而非詳細(xì)地示出了眾所周知的結(jié)構(gòu)和裝置以避免模糊本披露的實(shí)施例。

注意，在實(shí)施例的相應(yīng)附圖中，信號(hào)用線條表示。某些線條可能更厚從而指示更多的成分信號(hào)路徑，和/或在一端或多端具有箭頭從而指示基本信息流動(dòng)方向。此類指示并非旨在是限制性的。而是，這種線條與一個(gè)或多個(gè)示例性實(shí)施例結(jié)合使用以幫助更容易地理解電路或邏輯單元。任何表示的信號(hào)線(如設(shè)計(jì)需要或偏好指示的)實(shí)際上可以包括可以在任意方向上傳播的一個(gè)或多個(gè)信號(hào)，并且可以利用任何合適類型的信號(hào)方案來實(shí)現(xiàn)。

在整個(gè)說明書中，并且在權(quán)利要求書中，術(shù)語“連接(connected)”指已連接的物體之間的直接電、邏輯、或無線連接，不存在任何中介裝置。術(shù)語“耦合(coupled)”指或者已連接的物體之間的直接電或無線連接或者通過一個(gè)或多個(gè)無源或有源中介裝置的簡(jiǎn)介連接。術(shù)語“電路”指被安排成彼此合作以提供期望功能的一個(gè)或多個(gè)無源和/或有源部件。術(shù)語“信號(hào)”指至少一個(gè)電流信號(hào)、電壓信號(hào)或數(shù)據(jù)/時(shí)鐘信號(hào)或邏輯信號(hào)?！耙粋€(gè)(a)”、“一種(an)”以及“所述(the)”的意義包括復(fù)數(shù)的指代?！皟?nèi)(in)”的意義包括“內(nèi)”和“上”。

術(shù)語“縮放(scaling)”指將設(shè)計(jì)(示意性的和布局)從一種過程技術(shù)轉(zhuǎn)換至另一種過程技術(shù)并且后來在布局面積上減小。術(shù)語“縮放”一般還指在同一技術(shù)節(jié)點(diǎn)內(nèi)縮小布局和裝置尺寸。術(shù)語“縮放”還可以指相對(duì)于另一參數(shù)例如電源水平對(duì)信號(hào)頻率的調(diào)整(例如，放慢或加速——即分別按比例放大、或按比例縮小)。術(shù)語“縮放”還可以指將電路的能力按比例放大或縮小，例如將許多均衡要素等按比例放大或縮小(即，擴(kuò)大或減小電路的功能能力)。術(shù)語“基本上”、“接近”、“大約”、“近似”、和“約”一般指在目標(biāo)值的+/-20％內(nèi)。

除非另有說明，使用序數(shù)形容詞“第一”、“第二”、“第三”等來描述公共對(duì)象，僅僅指示相同對(duì)象的不同實(shí)例被提及，并且不旨在暗示如此描述的對(duì)象必須在或者時(shí)間上、空間上、排名上、或以任何其它方式處于給定序列中。

為了實(shí)施例的目的，各電路和邏輯塊中的晶體管是金屬氧化物半導(dǎo)體(mos)晶體管，所述金屬氧化物半導(dǎo)體晶體管包括漏極、元件、柵極、和升壓端子。所述晶體管還包括三柵極和鰭型fet晶體管、圓柱體全包圍柵場(chǎng)效應(yīng)管、隧道fet(tfet)、方線、或矩形帶狀晶體管或?qū)崿F(xiàn)與碳納米管或自旋電子裝置類似的晶體管功能的其他裝置。mosfet對(duì)稱的源極和漏極端子即為完全相同的端子并且在此可互換地使用。另一方面，tfet裝置具有非對(duì)稱的源極和漏極端子。本領(lǐng)域技術(shù)人員將理解的是在不背離本披露范圍的情況下可以使用其他晶體管，例如雙極結(jié)晶體管——bjtpnp/npn、bicmos、cmos、efet等。術(shù)語“mn”指示n型晶體管(例如，nmos、npnbjt等)，并且術(shù)語“mp”指示p型晶體管(例如，pmos、pnpbjt等)。

圖1根據(jù)本披露的一些實(shí)施例展示了具有延遲彈性dfe的接收器(rx)的一部分100。在一些實(shí)施例中，部分100包括用于接收輸入信號(hào)的(多個(gè))焊盤、終端阻抗、可變?cè)鲆娣糯笃?vga)101、和延遲彈性dfe102。在一些實(shí)施例中，部分100包括前端電路和前端均衡器103。前端均衡器的示例是前向饋通均衡器(未示出)。雖然參照了差分信號(hào)傳輸來描述各實(shí)施例，所述實(shí)施例還適用于其他類型的信號(hào)傳輸。例如，一些實(shí)施例適用于單端信號(hào)傳輸、多級(jí)信號(hào)傳輸(例如，脈沖幅度調(diào)制(pam))、以及允許使用dfe進(jìn)行均衡的其他星座。

在焊盤接收具有isi的輸入數(shù)據(jù)/信號(hào)。終端阻抗(例如，50ω)被用來校正所接收的輸入中的反射。在一些實(shí)施例中，終端阻抗被接地終止。一些實(shí)施例中，終端阻抗被共模電壓vcm偏置。vcm可以由分壓器(例如，電阻器分壓器)和單位增益放大器生成。所接收的輸入然后被vga101放大以生成信號(hào)yk，其中，yk是vga101的輸出的數(shù)字表示。在一些實(shí)施例中，vga101或者在閉環(huán)中或者被固定的預(yù)定值調(diào)諧，從而選擇上游電路處理起來舒適的信號(hào)電平。在一些實(shí)施例中，vga101的輸出是連續(xù)時(shí)域信號(hào)，所述連續(xù)時(shí)域信號(hào)然后被延遲彈性dfe102中的限幅器采樣。根據(jù)各實(shí)施例，延遲彈性dfe102從yk消除或減少isi。延遲彈性dfe和(多個(gè))數(shù)據(jù)限幅器102的輸出dk是isi自由的信號(hào)(或具有減小的isi的信號(hào))，所述isi自由的信號(hào)然后被進(jìn)一步處理。

在一些實(shí)施例中，部分100是高速i/o的一部分。例如，部分100是以下各項(xiàng)的一部分：串行器/并行器(serdes)、以太網(wǎng)、無限帶寬技術(shù)、兼容外圍組件快速互連(peripheralcomponentinterconnect(pci)express，pcie)的接口、兼容串行高級(jí)技術(shù)附件(sata)的接口、兼容串行連接小型計(jì)算機(jī)系統(tǒng)(sas)的接口、兼容通用串行總線(usb)的接口、快速路徑互連(qpi)等。

圖2根據(jù)本披露的一些實(shí)施例展示了傳統(tǒng)dfe200。傳統(tǒng)dfe200包括求和器(或減法器)201、限幅器202、延遲單元204、給數(shù)字信號(hào)添加權(quán)重以生成模擬信號(hào)的數(shù)模轉(zhuǎn)換器(dac)205、以及求和器206。求和器201從vga101接收輸入信號(hào)yk并生成輸出zk。最初zk與yk相同。zk然后被限幅器202接收，所述限幅器對(duì)輸入數(shù)據(jù)進(jìn)行采樣并判斷zk是邏輯一還是邏輯零。在此，采樣時(shí)鐘(clk)還被延遲單元204-1至205-n接收，其中，‘n’是整數(shù)。

在一些實(shí)施例中，取決于實(shí)現(xiàn)方式(例如，isi的迫零、s/n的最大化、mmse實(shí)現(xiàn)等)，以各種調(diào)諧目標(biāo)，通過各種搜索方法、下降法、啟發(fā)法或其他控制環(huán)路，或者手動(dòng)地或者自動(dòng)地調(diào)諧參照dac205所描述的權(quán)重(即，w1-n，其中，‘n’是整數(shù))。各實(shí)施例的一些dfe可以具有這些方法的混合。

在此，第一反饋環(huán)路(w1)涉及消除第一后體(post-cursor)的dfe200的第一抽頭。所述第一反饋環(huán)路來自dk-1、dacw1、求和器206、到達(dá)求和器201。由于限幅器202(還稱為決策元件)和dac205(取得決策值(例如，d(t-t))并以就在限幅器202之前的求和點(diǎn)(即，求和器201和求和器206)正確的加權(quán)將其轉(zhuǎn)換成電流/電壓)的內(nèi)在延遲，這個(gè)環(huán)路上不需要附加延遲元件。在此，‘t’是信號(hào)作用間隔并且還被稱為1ui(一單位間隔，unitinterval)持續(xù)時(shí)間，這是信號(hào)符號(hào)在所使用的傳輸速率、波特速率(baudrate)等的持續(xù)時(shí)間。在一些實(shí)施例中，限幅器202中的采樣提供了第一個(gè)抽頭(即，第一反饋環(huán)路)起作用所需的1ui數(shù)據(jù)延遲。在此類實(shí)施例中，不需要進(jìn)一步的延遲。所述第一反饋環(huán)路一般呈現(xiàn)dfe200的關(guān)鍵時(shí)序路徑?？梢允褂美绛h(huán)路展開技術(shù)化解這個(gè)關(guān)鍵時(shí)序路徑。

(多個(gè))較低反饋環(huán)路(即，穿過dacw2至wn的那些)包含dfe200的其他抽頭，并包括用于高達(dá)dfe深度(在此，深度是‘n’)消除剩余后體的級(jí)聯(lián)的延遲元件集合(例如，觸發(fā)器或鎖存器等)204。在一些實(shí)施例中，使用1/2速率的dfe設(shè)計(jì)(即，1/2速率dfe)使用鎖存器代替觸發(fā)器(ff)。雖然參照了被實(shí)施為ff的延遲元件描述各實(shí)施例，本領(lǐng)域技術(shù)人員將理解可以使用其他形式的延遲元件(例如，鎖存器等)。

在此，向非第一dfe抽頭dac的輸入被來自204的ff的ui延遲所延遲。例如，向dacw2的輸入(或決策值)是d(t-2t)；向dacw3的輸入是d(t-3t)；向dacw4的輸入是d(t-4t)；并且向dacwn的輸入是d(t-nt)。在一些實(shí)施例中，這分支不與限幅器202處的輸入處的而是末vga級(jí)(即，vga101的末級(jí))的輸入處的信號(hào)求和。這將vga101的末級(jí)與時(shí)序預(yù)算相加從而創(chuàng)造另一關(guān)鍵時(shí)序路徑。

對(duì)所述時(shí)序路徑如下描述。讓：

x(t)-末vga級(jí)的輸入；

y(t)-末vga級(jí)的輸出；

z(t)-限幅器的輸入；以及

-限幅器的輸出。

限幅器202處的信號(hào)可以被表達(dá)為：

或者在連續(xù)時(shí)域中，限幅器202的輸入端處的信號(hào)可以被表達(dá)為：

決策信號(hào)可以被表達(dá)為：

其中，τ1和τ2是限幅器202和觸發(fā)器204(即，對(duì)延遲單元204-1至204-n中的每一個(gè)，其中，‘n’是整數(shù))時(shí)間到時(shí)鐘的輸出(即tco)，τ3是dac205(即，dac205-1至205-n中的每一個(gè))的模擬穩(wěn)定時(shí)間，并且t是一單位間隔(ui)持續(xù)時(shí)間。

對(duì)于較低反饋環(huán)路(忽略上部或第一反饋分支)，組合方程1、2、和3導(dǎo)致：

因此，為了dfe200的正確運(yùn)行，設(shè)計(jì)伴隨以下條件工作：

τ1+τ2+τ3＝∑iτi≤t---(5)

即，為了dfe抽頭1的正確運(yùn)行，設(shè)計(jì)應(yīng)該滿足以下嚴(yán)格條件：

τ1+τ3≤t---(5a)

為了其他dfe抽頭(即，非第一dfe抽頭)的正確運(yùn)行，設(shè)計(jì)應(yīng)該滿足以下嚴(yán)格條件：

τ2+τ3≤t---(5b)

滿足這些條件具有挑戰(zhàn)性，尤其是當(dāng)考慮工藝變化以及裝置被設(shè)計(jì)成要運(yùn)行的不同溫度時(shí)，并且隨著dfe抽頭的數(shù)量(系數(shù))增加變得更加具有挑戰(zhàn)性。如果∑iτi大于t，整個(gè)時(shí)序會(huì)被破壞，并且dfe200對(duì)isi消除的貢獻(xiàn)被抑制為dfe200可能完全無效的水平。

根據(jù)一些實(shí)施例，使用可變延遲電路放松這個(gè)時(shí)序條件。

圖3a根據(jù)本披露的一些實(shí)施例展示了延遲彈性dfe300(例如，dfe102)。要指出的是，圖3a的與任何其他附圖的元件具有相同參考號(hào)(或名稱)的這些元件可以通過與所述的方式相似的任何方式運(yùn)行或起作用，但并不限于此。參照?qǐng)D2描述圖3a。

在一些實(shí)施例中，延遲彈性dfe300包括求和器(或減法器)201、限幅器202、(多個(gè))可變延遲電路301、延遲單元204、給數(shù)字信號(hào)添加權(quán)重以生成模擬信號(hào)的dac205、以及求和器206。在一些實(shí)施例中，求和器201從vga101接收輸入信號(hào)yk并生成輸出zk。最初，zk與yk相同。在一些實(shí)施例中，限幅器202的輸出dk-1作為向可變延遲電路301的輸入被接收，從而使得輸出dk-1針對(duì)非第一dfe抽頭(即，直接接收dk-1的dac205的dac輸出w1所生成的第一dfe抽頭)被延遲δt。所述第一dfe抽頭在此還被稱為零dfe抽頭。

在一些實(shí)施例中，通過將可變延遲δt包括至?xí)r鐘和數(shù)據(jù)路徑，dfe300(與dfe200相反)以不同的方式將前一決策映射至其相對(duì)應(yīng)的加權(quán)元件(即，dac205)。被加至數(shù)據(jù)路徑的可變延遲δt是301a。被加至?xí)r鐘路徑的可變延遲δt是301b。數(shù)據(jù)路徑從dk-1開始并且時(shí)鐘路徑從clk開始。在此，用于信號(hào)和節(jié)點(diǎn)的標(biāo)簽被可互換地使用。例如，取決于句子的背景，clk可以指時(shí)鐘信號(hào)或攜帶所述時(shí)鐘信號(hào)的節(jié)點(diǎn)。

在一些實(shí)施例中，限幅器202的輸出dk-1作為向可變延遲電路301的輸入被接收，從而使得輸出dk-1針對(duì)非第一抽頭dfe(即，直接接收dk-1的dac205的輸出w1所生成的第一dfe抽頭)被延遲δt。由于包括延遲δt301，向非第一dfe抽頭dac的輸入被延遲δt。例如，向dacw2的輸入(或決策值)是d(t-δt-t)；向dacw3的輸入是d(t-δt-2t)；向dacw4的輸入是d(t-δt-3t)；并且向的輸入是d(t-δt-(n-1)t)。

在一些實(shí)施例中，第一反饋環(huán)路(即，從限幅器202經(jīng)過dacw1到求和器206、求和器201并且然后回到限幅器202的環(huán)路)消除yk上的第一后體，同時(shí)第二反饋環(huán)路(即，從限幅器202、經(jīng)過可變延遲單元301a、dacw2到達(dá)求和器206、求和器201并且返回限幅器202的環(huán)路)消除yk上的第二后體。在此，第二反饋環(huán)路包括第二dfe抽頭路徑(即，經(jīng)過dacw2的路徑)，在此還稱為非第一dfe路徑(其中，非第一dfe路徑是經(jīng)過dacw1的路徑)。

在一些實(shí)施例中，分別通過可變延遲電路301a和301b將可變延遲δt包括至?xí)r鐘和數(shù)據(jù)路徑放松了如下所述的時(shí)序條件。在一些實(shí)施例中，伴隨各自被加至?xí)r鐘和數(shù)據(jù)路徑的可變延遲δt，求和器201在時(shí)間域中的輸出zk可以被表達(dá)為：

注意，由于路由變化，與dfe200相比，指標(biāo)在觸發(fā)器延遲(例如204-1至204-n)上從i-1變化為i-2，這為時(shí)序預(yù)算增加了整個(gè)ui。在一些實(shí)施例中，dfe抽頭2以模擬/可變受控的延遲(delta_t(δt))連接至決策電路的輸出。可以對(duì)這個(gè)延遲進(jìn)行調(diào)諧，從而使得dfe抽頭2的整體延遲致使其信號(hào)及時(shí)在限幅器的輸入端穩(wěn)定，以便接下來的決策。為了正確的dfe運(yùn)行，現(xiàn)在通過以下方程給出等價(jià)的時(shí)序要求：

τ1+τ2+τ3+δ＝∑iτi+δt≤2t---(7)

在一些實(shí)施例中，dfe300可以正確地運(yùn)行，即使內(nèi)在電路延遲∑iτi大于一個(gè)ui持續(xù)時(shí)間。通過以下方程給出δt可以支持的延遲范圍：

2t-max(∑iτi)≤δt≤2t-min(∑iτi)---(8)

或者

0.5t≤δt≤1.5t或更大(如果不存在時(shí)序問題的話)---(8a)

在一些實(shí)施例中，進(jìn)入觸發(fā)器(ff′s)204(或鎖存器，用z^-1延遲元件表示)的時(shí)鐘還可以被延遲相同的δt，因此保證了以足夠的建立/保持時(shí)間對(duì)正確決策的適當(dāng)鎖存。在一些實(shí)施例中，決策的延遲與時(shí)鐘的延遲之間的匹配可能不緊密(即，延遲δt301a與延遲δt301b之間可能存在少量差別)。在一些實(shí)施例中，延遲δt301a和延遲δt301b可以基本上相等。

在一些實(shí)施例中，對(duì)dfe300中可變延遲電路203a/b的延遲進(jìn)行調(diào)諧(即，對(duì)延遲進(jìn)行調(diào)整)，直到絕對(duì)dfe系數(shù)之和最小化(例如，減小)，從而為跨所有dfe抽頭適當(dāng)穩(wěn)定給出合理折中。在一些實(shí)施例中，通過有限狀態(tài)機(jī)(fsm)、數(shù)字信號(hào)處理方法等對(duì)可變延遲電路的延時(shí)203a/b進(jìn)行調(diào)諧。圖6a至圖6b根據(jù)一些實(shí)施例描述了對(duì)延時(shí)電路進(jìn)行調(diào)諧的方法。

返回參照?qǐng)D3a，在一些實(shí)施例中，將延遲301加在數(shù)字延遲線204(即，觸發(fā)器、鎖存器)之前。在一些實(shí)施例中，將延遲301加在數(shù)字延遲線204之后且在每個(gè)抽頭dac/權(quán)重205之前。在一些實(shí)施例中，當(dāng)延遲301被置于數(shù)字延遲線204之前時(shí)，則數(shù)據(jù)和時(shí)鐘延遲(即，301a和301b)被一致地調(diào)諧(或以其之間存的某種關(guān)系)。在一些實(shí)施例中，當(dāng)延遲301被加在數(shù)字延遲線204之后時(shí)，每次延遲元件調(diào)諧可以被單獨(dú)地調(diào)諧或通過遵守對(duì)總體進(jìn)行優(yōu)化的控制規(guī)則/策略。

圖3b根據(jù)本披露的一些實(shí)施例展示了延遲彈性dfe320。要指出的是，圖3b的與任何其他附圖的元件具有相同參考號(hào)(或名稱)的這些元件可以通過與所述的方式相似的任何方式運(yùn)行或起作用，但并不限于此。參照?qǐng)D3a描述圖3b。為了不使實(shí)施例模糊，描述了圖3a與圖3b之間的差別。

在一些實(shí)施例中，dfe320包括多個(gè)增益級(jí)301a和301b；并且多個(gè)求和器322和326如所示的耦合在一起。雖然dfe320的實(shí)施例示出了兩個(gè)增益級(jí)和兩個(gè)求和器，可以使用兩個(gè)以上。在一些實(shí)施例中，通過求和器201分批地而不是一次減去isi。在一些實(shí)施例中，通過求和器326從最后一個(gè)增益級(jí)增益2310b的輸出減去三個(gè)dfe抽頭，并且從增益級(jí)增益1310a的輸出減去剩余的dfe抽頭。在其他實(shí)施例中，可以通過求和器326從最后一個(gè)增益級(jí)的輸出減去任何數(shù)量的抽頭。繼續(xù)減去三個(gè)dfe抽頭的示例，向限幅器202的輸入可以被表達(dá)為：

其中，τ4是增益級(jí)增益2301b的延遲。本實(shí)施例的一種技術(shù)效果是：由于在增益2級(jí)301b之前減去了更多的isi，使增益電路301b的設(shè)計(jì)變得容易。

為了dfe320的正確運(yùn)行，等價(jià)的時(shí)序要求被表達(dá)為：

τ1+τ2+τ3+τ4+δt＝∑iτi+δt≤2t---(10)

在一些實(shí)施例中，dfe320可以正確地運(yùn)行，即使當(dāng)內(nèi)在電路延遲∑iτi大于一個(gè)ui持續(xù)時(shí)間時(shí)。在一些實(shí)施例中，對(duì)于dfe320，可變延遲電路203a/b應(yīng)該支持的延遲(即，δt)的范圍可以被表達(dá)為：

2t-max(∑iτi)≤δt≤2t-min(∑iτi)---(11)

即，為了dfe抽頭1的正確運(yùn)行，設(shè)計(jì)應(yīng)該滿足以下條件：

τ1+τ3≤t---(11a)

為了其他dfe抽頭(即，非第一抽頭)的正確運(yùn)行，設(shè)計(jì)應(yīng)該滿足以下條件：

τ2+τ3+δt≤2t---(11b)

雖然圖3b的實(shí)施例展示了前三個(gè)抽頭被求和器326減去并且剩余的抽頭被求和器322減去，其他的抽頭求和安排是可能的。例如，可以通過求和器326減去少于或多于三個(gè)抽頭。

在一些實(shí)施例中，對(duì)dfe320中可變延遲電路203a/b的延遲進(jìn)行調(diào)諧(即，對(duì)延遲進(jìn)行調(diào)整)，直到絕對(duì)dfe系數(shù)之和最小化，從而為跨所有dfe抽頭適當(dāng)回轉(zhuǎn)給出合理折中。圖6a至圖6b根據(jù)一些實(shí)施例描述了對(duì)延時(shí)電路進(jìn)行調(diào)諧的方法。

返回參照?qǐng)D3b，在一些實(shí)施例中，dfe300/320使用最小均方(lms)、或其變體之一作為dfe適配方案(即，為了自適應(yīng)地調(diào)整dfe抽頭系數(shù)向量從而追蹤衰落信道的動(dòng)態(tài)，以便減小平方均衡誤差)。在一些實(shí)施例中，dfe300/320使用遞推最小二乘法(rls)作為dfe適配方案。在一些實(shí)施例中，dfe300/320緩慢地調(diào)諧引入的延遲δt(即，比dfe適配方案更慢)，直到dfe抽頭的系數(shù)達(dá)到最小值(針對(duì)達(dá)到這個(gè)值的最小延遲)。正確的延遲將允許dfe抽頭穩(wěn)定化在其響應(yīng)的峰值并且就在限幅器202的采樣時(shí)間完成其偏斜。

在一些實(shí)施例中，將延遲301加在數(shù)字延遲線204(即，觸發(fā)器、鎖存器等)之前。在一些實(shí)施例中，將延遲301加在數(shù)字延遲線204之后且在每個(gè)抽頭dac/權(quán)重205之前。在一些實(shí)施例中，當(dāng)延遲301被置于數(shù)字延遲線204之前時(shí)，數(shù)據(jù)和時(shí)鐘延遲(即，301a和301b)被一致地調(diào)諧(或以其之間存的某種關(guān)系)。在一些實(shí)施例中，當(dāng)延遲301被加在數(shù)字延遲線204之后時(shí)，每次延遲元件調(diào)諧可以被單獨(dú)地調(diào)諧或通過遵守對(duì)總體進(jìn)行優(yōu)化的控制法則。

圖4根據(jù)本披露的一些實(shí)施例展示了延遲彈性dfe400。要指出的是，圖4的與任何其他附圖的元件具有相同參考號(hào)(或名稱)的這些元件可以通過與所述的方式相似的任何方式運(yùn)行或起作用，但并不限于此。參照?qǐng)D3a描述圖4。為了不使圖4的實(shí)施例模糊，描述了圖3a與圖4之間的差別。

在一些實(shí)施例中，dfe400包括多個(gè)可變延遲電路401代替圖3a中的兩個(gè)可變延遲電路301a/b。在一些實(shí)施例中，可變延遲電路(或元件)401被置于所示的數(shù)字延遲(z^-1)單元204之后。在本實(shí)施例中，現(xiàn)在每個(gè)dfe抽頭地使用延遲單元(z^-1)。

由于包括延遲401，向非第一dfe抽頭dac的輸入被延遲了對(duì)應(yīng)的延遲。例如，向dacw2的輸入(或決策值)是d(t-δt1-t)；向dacw3的輸入是d(t-δt2-2t)；向dacw4的輸入是d(t-δt3-3t)；并且向dacwn的輸入是d(t-δtn-(n-1)t)。在一些實(shí)施例中，延遲δt1、δt2、δt3至δtn是基本上相等的延遲。在一些實(shí)施例中，延遲δt1、δt2、δt3至δtn是不同的延遲。在一些實(shí)施例中，延遲δt1、δt2、δt3至δtn中的每一個(gè)受不同的延遲控制信號(hào)(穿過延遲301a/b的對(duì)角線箭頭所示)所控制。在一些實(shí)施例中，延遲δt1、δt2、δt3至δtn中的每一個(gè)受同樣的延遲控制信號(hào)所控制。

在一些實(shí)施例中，具有若干延遲(即，δt1、δt2、δt3))而非一個(gè)是要允許它們獨(dú)立地適配。在此類實(shí)施例中，dfe向求和節(jié)點(diǎn)反饋的路徑不必完全相同。在一些實(shí)施例中，通過對(duì)每個(gè)抽頭路徑中的延遲元件的正確調(diào)諧，單獨(dú)地消除不同路由或負(fù)載條件所導(dǎo)致的延遲上的任何差別。

圖4的一些技術(shù)效果是其設(shè)計(jì)可以比圖3a至圖3b的dfe設(shè)計(jì)更加靈活。例如，dfe400的設(shè)計(jì)允許更加整體的優(yōu)化并進(jìn)一步使得dfe路由變簡(jiǎn)單。在一些實(shí)施例中，具有許多調(diào)諧點(diǎn)(每個(gè)dfe抽頭的每一個(gè))允許對(duì)這些dfe抽頭單獨(dú)地調(diào)諧從而單獨(dú)地將每個(gè)抽頭的穩(wěn)定最大化。在此類情況下，避免了使用單一設(shè)置來對(duì)抽頭進(jìn)行調(diào)諧，其中，單一設(shè)置使組合穩(wěn)定，但每個(gè)dfe抽頭可能未能達(dá)到最優(yōu)。通過去除與來自不同抽頭的反饋上的延遲匹配的需要，獲得了圖4的另一技術(shù)效果。這樣，會(huì)使得電路容易實(shí)現(xiàn)得多，并且還可以使能之前非常難以實(shí)現(xiàn)的四分之一速率dfe實(shí)現(xiàn)方式。在一些實(shí)施例中，半速率dfe方案可以與圖4的實(shí)施例結(jié)合。在一些實(shí)施例中，四分之一速率dfe方案可以與圖4的實(shí)施例結(jié)合。

在一些實(shí)施例中，dfe400使用lms作為dfe適配方案。在一些實(shí)施例中，dfe400使用rls作為dfe適配方案。在一些實(shí)施例中，dfe400緩慢地(即，比dfe適配方案更慢)調(diào)諧所引入的延遲δt(即，δt1、δt2、δt3、至δtn)，直到dfe抽頭的系數(shù)達(dá)到雖小延遲被添加的最小值(即，單獨(dú)選擇每個(gè)系數(shù)或者選擇系數(shù)子集)。調(diào)諧之后的延遲δt(即，δt1、δt2、δt3、至δtn)將允許dfe抽頭穩(wěn)定化在其響應(yīng)的峰值。這樣，dfe400在限幅器202的采樣時(shí)間完成其偏斜。

圖5根據(jù)本披露的一些實(shí)施例展示了用于延遲彈性dfe的可變延遲電路500(例如，301a/b和/或401中的延遲電路之一)。要指出的是，圖4的與任何其他附圖的元件具有相同參考號(hào)(或名稱)的這些元件可以通過與所述的方式相似的任何方式運(yùn)行或起作用，但并不限于此。

在一些實(shí)施例中，如所示的，可變延遲電路500包括具有晶體管mp1和mn1的第一延遲級(jí)、以及具有耦合在一起的晶體管mp2和mn1的第二延遲級(jí)。在一些實(shí)施例中，可以通過導(dǎo)通/關(guān)斷更多晶體管來調(diào)整對(duì)晶體管mp1、mn1、mp2、和mn2的驅(qū)動(dòng)強(qiáng)度。例如，可以通過導(dǎo)通與晶體管mp1并聯(lián)的更多晶體管(同樣標(biāo)記為晶體管mp1)來提高晶體管mp1的強(qiáng)度。在一些實(shí)施例中，晶體管mp1和mn1的漏極端子耦合至in_b。在一些實(shí)施例中，可變電容裝置c1耦合至節(jié)點(diǎn)in_b。通過改變可變電容裝置c1的電容，從in到in_b的傳播延遲發(fā)生變化。在一些實(shí)施例中，晶體管mp2和mn2的漏極端子耦合至輸出(out)。在一些實(shí)施例中，可變電容裝置c2耦合至節(jié)點(diǎn)輸出(out)。通過改變可變電容裝置c2的電容，從in_b到輸出(out)的傳播延遲發(fā)生變化。

可變延遲電路301a/b和/或401中的延遲電路之一可以用其他設(shè)計(jì)實(shí)現(xiàn)電流貧瘠的反相器、具有選通電容負(fù)載指狀物的反相器、模擬連續(xù)延遲元件、或可以處理接口信號(hào)傳輸速率(或1/2、1/4等一些實(shí)現(xiàn)方式的速率)的任何其他受控制的延遲塊。在一些實(shí)施例中，可以使用任何數(shù)字輸入和數(shù)字輸出受控制的延遲單元來實(shí)現(xiàn)可變延遲電路301a/b和/或401中的延遲電路之一。在一些實(shí)施例中，可變延遲電路301/401的受控延遲范圍在0.5t與1.5t之間，其中，t是ui或位間隔時(shí)間。

在一些實(shí)施例中，可變延遲電路可以用于通過模擬機(jī)制(例如，通過改變延遲元件的傳播延遲的受控電壓/電流偏置)進(jìn)行次ui調(diào)諧。在一些實(shí)施例中，可變延遲電路可以用于通過數(shù)字機(jī)制(例如，通過在dfe技術(shù)中控制有源晶體管限幅器的數(shù)量)進(jìn)行次ui調(diào)諧。在一些實(shí)施例中，反相器可以用作延遲元件，通過調(diào)諧每個(gè)晶體管的強(qiáng)度，或通過調(diào)諧負(fù)載電容的幅度/乘法因數(shù)控制所述延遲元件。

圖6a根據(jù)一些實(shí)施例展示了對(duì)延遲進(jìn)行調(diào)諧的并行或順序操作600(即，延遲適配)。在此，根據(jù)一些實(shí)施例，或者對(duì)于每個(gè)dfe抽頭602，603，604，……60n并行地(其中，‘n’是大于4的整數(shù))或者順序地調(diào)諧(301的)每個(gè)δt。在一些實(shí)施例中，每個(gè)dfe抽頭具有唯一的可調(diào)諧延遲(δt)。在一些實(shí)施例中，每個(gè)延遲(δt)適配以將其本身的抽頭系數(shù)最小化。參照?qǐng)D6b對(duì)每個(gè)dfe抽頭中的流程圖加以描述。

圖6b根據(jù)本披露的一些實(shí)施例展示了用于對(duì)可調(diào)諧的延遲(δt)進(jìn)行調(diào)諧的流程圖620。要指出的是，圖6b的與任何其他附圖的元件具有相同參考號(hào)(或名稱)的這些元件可以通過與所述的方式相似的任何方式運(yùn)行或起作用，但并不限于此。

雖然參照?qǐng)D6b的流程圖中的框被按照具體順序示出，動(dòng)作的順序可以更改。因而，可以按照不同的順序執(zhí)行所展示的實(shí)施例，并且某些動(dòng)作/框可以并行執(zhí)行。根據(jù)某些實(shí)施例，圖6b中所列出的框和/或操作中的一些是可選的。所呈現(xiàn)的框的編號(hào)是為了清楚起見，并且不旨在規(guī)定各個(gè)框必須發(fā)生的操作順序。另外，來自各流程的操作可以被以各種組合利用。

在一些實(shí)施例中，有限狀態(tài)機(jī)(fsm)執(zhí)行或進(jìn)行流程圖620。在框621，fsm(未示出)將可調(diào)諧延遲δt(301)設(shè)置為大約1ui。在一些實(shí)施例中，fsm則選擇擾動(dòng)步驟ε，其中，ε可以是任意的或基于實(shí)驗(yàn)的擾動(dòng)步驟(一般非常小)。在框622，fsm等待dfe來適配設(shè)定的可調(diào)諧延遲δt。等待時(shí)間可以是可編程的。等待時(shí)間可以取決于系數(shù)穩(wěn)定性。

在框623，fsm計(jì)算代價(jià)函數(shù)j，其中j＝(∑ai|wi|)。代價(jià)函數(shù)j可以是任何類型的代價(jià)函數(shù)。例如，代價(jià)函數(shù)j可以是信噪比(snr)、作為本底噪聲的均方誤差(mse)、誤比特率(ber)、對(duì)dfe的穩(wěn)定進(jìn)行優(yōu)化的成本函數(shù)等。出于解釋圖6b的目的，成本函數(shù)j是通過對(duì)dfe的穩(wěn)定進(jìn)行調(diào)諧而被優(yōu)化的函數(shù)。在框624，fsm對(duì)延遲單元應(yīng)用新的擾動(dòng)δt新，其中，δt新是δt+ε。在框625，fsm使得dfe等待以適配新的延遲。等待時(shí)間可以是可編程的。等待時(shí)間可以取決于系數(shù)穩(wěn)定性。

在框626，計(jì)算新的j(即，j新)，其中，例如j新＝(∑ai|wi|)。在框627，fsm判斷j新是否小于(j-δ)，其中，δ(即德耳塔)是死區(qū)窗口。為了防止在閾值j周圍快速擺動(dòng)，加或減去δ，從而使得在區(qū)間j-δ至j+δ內(nèi)，系統(tǒng)中立。如果j新小于(j-δ)，過程前進(jìn)至框624，否則過程前進(jìn)至框628。在框628，fsm判斷j新是否小于大于(j+δ)。如果j新不大于(j+δ)，則過程前進(jìn)至框625，否則過程前進(jìn)至框629。

在框629，fsm改變擾動(dòng)步驟ε的方向。改變方向的目的是適配另一面。例如，如果在下降/搜索時(shí)達(dá)到了對(duì)于擾動(dòng)步驟的同一方向的進(jìn)一步進(jìn)展不再減小j的點(diǎn)，改變擾動(dòng)步驟的方向。在一些實(shí)施例中，代替改變擾動(dòng)步驟的方向或結(jié)合改變擾動(dòng)步驟的方向，擾動(dòng)步驟大小可以減小并且再次嘗試dfe適配。在達(dá)到這種方案時(shí)，dfe適配可以開始緩慢地在這個(gè)點(diǎn)周圍擺動(dòng)。然后，所述過程前進(jìn)至框624。

圖7根據(jù)一些實(shí)施例展示了具有延遲彈性dfe的智能裝置或計(jì)算機(jī)系統(tǒng)或soc(片上系統(tǒng))。要指出的是，圖7的與任何其他附圖的元件具有相同參考號(hào)(或名稱)的這些元件可以通過與所述的方式相似的任何方式運(yùn)行或起作用，但并不限于此。

圖7展示了移動(dòng)裝置的實(shí)施例的框圖，平坦表面接口連接器可以用于所述移動(dòng)裝置中。在一些實(shí)施例中，計(jì)算裝置1600代表移動(dòng)計(jì)算裝置，如計(jì)算平板機(jī)、移動(dòng)電話或智能電話、支持無線的電子閱讀器、或其他移動(dòng)裝置。在一些實(shí)施例中，計(jì)算裝置1600是服務(wù)器、微型服務(wù)器、存儲(chǔ)服務(wù)器或通信服務(wù)器。在一些實(shí)施例中，計(jì)算裝置1600是網(wǎng)絡(luò)接口控制器(nic)裝置或開關(guān)裝置。將理解的是，總體上示出了某些部件，且在計(jì)算裝置1600中沒有示出這種裝置的全部部件。

在一些實(shí)施例中，根據(jù)一些實(shí)施例所討論的，計(jì)算裝置1600包括具有延遲彈性dfe的第一處理器1610。計(jì)算裝置1600其他塊還可以包括一些實(shí)施例的延遲彈性dfe。本披露的各實(shí)施例還可以在內(nèi)部包括網(wǎng)絡(luò)接口1670比如無線接口，從而使得系統(tǒng)實(shí)施例可以并入無線裝置，例如手機(jī)或私人數(shù)字助手。

在一些實(shí)施例中，處理器1610(和/或處理器1690)可以包括一或多個(gè)物理器件，如微處理器、應(yīng)用處理器、微控制器、可編程邏輯器件、或其他處理裝置。由處理器1610執(zhí)行的處理操作包括于其上執(zhí)行應(yīng)用和/或器件功能的操作平臺(tái)或操作系統(tǒng)的執(zhí)行。處理操作包括與人類用戶的或與其他裝置的與i/o(輸入/輸出)有關(guān)的操作、與功率管理有關(guān)的操作、和/或與將計(jì)算裝置1600連接到另一個(gè)裝置有關(guān)的操作。處理操作還可以包括與音頻i/o和/或顯示i/o有關(guān)的操作。

在一些實(shí)施例中，計(jì)算裝置1600包括音頻子系統(tǒng)1620，其代表與向計(jì)算裝置提供音頻功能相關(guān)聯(lián)的硬件(例如，音頻硬件和音頻電路)和軟件(例如，驅(qū)動(dòng)器、編解碼器)部件。音頻功能可以包括揚(yáng)聲器和/或耳機(jī)輸出以及麥克風(fēng)輸入。用于這種功能的裝置可以被集成到計(jì)算裝置1600中或連接到計(jì)算裝置1600。在一個(gè)實(shí)施例中，用戶通過提供由處理器1610接收并處理的音頻命令來與計(jì)算裝置1600進(jìn)行交互。

在一些實(shí)施例中，計(jì)算裝置1600包括顯示子系統(tǒng)1630。顯示子系統(tǒng)1630代表為用戶提供視覺和/或觸感顯示以便與計(jì)算裝置1600進(jìn)行交互的硬件(例如，顯示裝置)和軟件(例如，驅(qū)動(dòng)器)部件。顯示子系統(tǒng)1630包括顯示界面1632，該顯示界面包括用于提供為用戶提供顯示的特定屏幕或硬件裝置。在一個(gè)實(shí)施例中，顯示界面1632包括與處理器1610分離的邏輯，用于執(zhí)行與顯示有關(guān)的至少一些處理。在一個(gè)實(shí)施例中，顯示子系統(tǒng)1630包括向用戶提供輸出和輸入的觸摸屏(或觸摸板)裝置。

在一些實(shí)施例中，計(jì)算裝置1600包括i/o控制器1640。i/o控制器1640表示與用戶的交互相關(guān)的硬件裝置和軟件部件。i/o控制器1640可操作用于管理作為音頻子系統(tǒng)1620和/或顯示子系統(tǒng)1630一部分的硬件。此外，i/o控制器1640展示連接至計(jì)算裝置1600的附加裝置的連接點(diǎn)，通過所述連接點(diǎn)用戶可以與該系統(tǒng)進(jìn)行交互。例如，可以附接到計(jì)算裝置1600的裝置可以包括麥克風(fēng)裝置、揚(yáng)聲器或立體聲系統(tǒng)、視頻系統(tǒng)或其他顯示裝置、鍵盤或鍵板裝置、或者如讀卡器或其他裝置的用于特定應(yīng)用的其他i/o裝置。

如上所述，i/o控制器1640可以與音頻子系統(tǒng)1620和/或顯示子系統(tǒng)1630進(jìn)行交互。例如，通過麥克風(fēng)或其它音頻裝置的輸入可為計(jì)算裝置1600的一個(gè)或多個(gè)應(yīng)用或功能提供輸入或命令。此外，替代或除了顯示輸出之外，還可以提供音頻輸出。在另一個(gè)示例中，如果顯示子系統(tǒng)1630包括觸摸屏，則該顯示裝置還充當(dāng)輸入裝置，其可以通過i/o控制器1640至少部分地進(jìn)行管理。在計(jì)算裝置1600上還可以有額外的按鈕或開關(guān)用于提供由i/o控制器1640管理的i/o功能。

在一些實(shí)施例中，i/o控制器1640管理裝置，如加速度度計(jì)、照相機(jī)、光傳感器或其它環(huán)境傳感器、或可以被包括在計(jì)算裝置1600中的其它硬件。輸入可為直接用戶交互的一部分，以及向系統(tǒng)提供環(huán)境輸入以影響其操作(如，過濾噪聲、調(diào)整用于亮度檢測(cè)的顯示、將閃存應(yīng)用于照相機(jī)或者其他特征)。

在一些實(shí)施例中，裝置1600包括電源管理1650，該電源管理對(duì)電池電量使用、電池充電以及與節(jié)電操作有關(guān)的特征進(jìn)行管理。存儲(chǔ)器子系統(tǒng)1660包括用于將信息存儲(chǔ)在計(jì)算裝置1600中的存儲(chǔ)器裝置。存儲(chǔ)器可以包括非易失性(即使存儲(chǔ)器裝置斷電也不改變狀態(tài))和/或易失性(如果存儲(chǔ)器裝置斷電則狀態(tài)不定)存儲(chǔ)器裝置。存儲(chǔ)器子系統(tǒng)1660可以存儲(chǔ)應(yīng)用數(shù)據(jù)、用戶數(shù)據(jù)、音樂、照片、文檔或其他數(shù)據(jù)，以及與計(jì)算裝置1600的應(yīng)用和功能的執(zhí)行有關(guān)的系統(tǒng)數(shù)據(jù)(長(zhǎng)期的或者臨時(shí)的)。

實(shí)施例的元件還作為用于存儲(chǔ)計(jì)算機(jī)可執(zhí)行指令(例如，用于實(shí)現(xiàn)在此所討論的任何其他過程的指令)的機(jī)器可讀介質(zhì)(例如，存儲(chǔ)器1660)被提供。所述機(jī)器可讀介質(zhì)(例如，存儲(chǔ)器1660)可以包括但不限于閃存存儲(chǔ)器、光盤、cd-rom、dvdrom、ram、eprom、eeprom、磁性或光學(xué)卡、相變存儲(chǔ)器(pcm)、或適用于存儲(chǔ)電子或計(jì)算機(jī)可執(zhí)行指令的其他類型機(jī)器可讀介質(zhì)。例如，本披露的實(shí)施例可以被作為計(jì)算機(jī)程序(例如，bios)下載，所述程序可以通過通信鏈路(例如，調(diào)制解調(diào)器或網(wǎng)絡(luò)連接)以數(shù)據(jù)信號(hào)的方式被從遠(yuǎn)程計(jì)算機(jī)(例如，服務(wù)器)轉(zhuǎn)移至進(jìn)行請(qǐng)求的計(jì)算機(jī)(例如，客戶端)。

在一些實(shí)施例中，計(jì)算裝置1600可以包括連接1670。連接1670包括硬件裝置(例如，無線和/或有線連接器以及通信硬件)和軟件部件(例如，驅(qū)動(dòng)器、協(xié)議棧)，以使計(jì)算裝置1600與外部裝置進(jìn)行通信。計(jì)算裝置1600可以是單獨(dú)的裝置(如其他計(jì)算裝置、無線接入點(diǎn)或基站)以及外圍裝置(如耳機(jī)、打印機(jī)或其它裝置)。

連接1670可以包括多種不同類型的連接。出于概括，以蜂窩連接1672和無線連接1674展示了計(jì)算裝置1600。蜂窩連接1672總體上指的是由無線載波提供的蜂窩網(wǎng)絡(luò)連接，如，經(jīng)由gsm(全球移動(dòng)通信系統(tǒng))或其變體或衍生體、cdma(碼分多址)或其變體或衍生體、tdm(時(shí)分復(fù)用)或其變體或衍生體、或其變體或衍生體或者其他蜂窩服務(wù)標(biāo)準(zhǔn)提供的。無線連接(或無線接口)1674指非蜂窩的無線連接，并且可以包括個(gè)人局域網(wǎng)(如，藍(lán)牙、近場(chǎng)等)、局域網(wǎng)(例如，wi-fi)和/或廣域網(wǎng)(例如，wimax)，或者其他無線通信。

在一些實(shí)施例中，計(jì)算裝置1600可以包括外圍連接1680。外圍連接1680包括用于進(jìn)行外周連接的硬件接口和連接器，以及軟件部件(例如，驅(qū)動(dòng)器、協(xié)議棧)。應(yīng)理解的是，計(jì)算裝置1600可以是到其他計(jì)算裝置的外圍裝置(1682的“到”)，也可以具有連接到其的外圍裝置(1684的“來自”)。計(jì)算裝置1600通常具有用于連接到其他計(jì)算裝置的“對(duì)接”連接器，以用于如管理(例如，下載和/或上載、更改、同步)計(jì)算裝置1600上的內(nèi)容。此外，對(duì)接連接器可以允許計(jì)算裝置1600連接到特定外圍裝置，該特定外圍裝置允許計(jì)算裝置1600控制例如到視聽或其他系統(tǒng)的內(nèi)容輸出。

除了專用的對(duì)接連接器或其他專用連接硬件以外，計(jì)算裝置1600可以經(jīng)由基于公共或標(biāo)準(zhǔn)的連接器進(jìn)行外圍連接1680。公共類型可以包括通用串行總線(usb)連接器(其可以包括任意數(shù)量的不同硬件接口)、包括小型顯示端口(mdp)的顯示端口、高清晰度多媒體接口(hdmi)、火線、以太網(wǎng)、無限帶寬技術(shù)、pcie、sata、sas、或其他類型。

說明書中對(duì)“實(shí)施例”、“一個(gè)實(shí)施例”、“一些實(shí)施例”、或“其他實(shí)施例”的引用意味著結(jié)合實(shí)施例描述的特定特征、構(gòu)造或特性包括在至少一些實(shí)施例中，但不必是全部實(shí)施例。“實(shí)施例”、“一個(gè)實(shí)施例”或“一些實(shí)施例”的多處出現(xiàn)不必全部指代相同的實(shí)施例。如果說明書陳述組件、特征、構(gòu)造或特性“可以(may)”、“可能(might)”、或“可(could)”被包括，則那個(gè)特定組件、特征、構(gòu)造或特性不要求被包括。如果說明書或權(quán)利要求書提及“一(a)”或“一個(gè)(an)”要素，則那并非意味著僅存在一個(gè)要素。如果說明書或權(quán)利要求書提及“一個(gè)附加的(anadditional)”要素，則那并不排除存在多于一個(gè)的附加要素。

此外，在一個(gè)或多個(gè)實(shí)施例中，可以以任何適當(dāng)?shù)姆绞絹斫M合特定特征、結(jié)構(gòu)功能、或特性。例如，第一實(shí)施例可以與第二實(shí)施例在任何地方進(jìn)行組合，其中，與這兩個(gè)實(shí)施例相關(guān)聯(lián)的具體特征、結(jié)構(gòu)、功能或特性不相互排斥。

雖然對(duì)披露已經(jīng)結(jié)合其特定實(shí)施例加以描述，鑒于前述說明，此類實(shí)施例的許多替代方案、更改和改變將是本領(lǐng)域技術(shù)人員清楚的。例如，其他存儲(chǔ)器架構(gòu)(例如，動(dòng)態(tài)ram(dram))可以使用所討論的實(shí)施例。本披露的實(shí)施例旨在涵蓋落入所附權(quán)利要求書廣闊范圍內(nèi)的全部此類替代方案、修改和改變。

另外，為了簡(jiǎn)化圖示和討論以及為了不使本披露不清晰，可以在所呈現(xiàn)的圖內(nèi)示出或不示出與集成電路(ic)芯片和其他部件的熟知的電力/接地連接。此外，安排可以以框圖的形式示出，以避免模糊本披露，并且還鑒于以下事實(shí)：關(guān)于完成這樣的框圖安排的實(shí)現(xiàn)方式的細(xì)節(jié)高度依賴于在其中實(shí)現(xiàn)本披露的平臺(tái)，即，這樣的細(xì)節(jié)應(yīng)當(dāng)完全處在本領(lǐng)域技術(shù)人員的視界中。特定細(xì)節(jié)(例如，電路)被闡述以便描述本披露的示例性實(shí)施例，對(duì)本領(lǐng)域技術(shù)人員來說應(yīng)當(dāng)顯而易見的是：本披露可以在無需這些細(xì)節(jié)或者采用這些實(shí)施例細(xì)節(jié)的變化的情況下被實(shí)踐。描述因此被視為是說明性的而非限制性的。

下面的示例涉及進(jìn)一步的實(shí)施例?？稍谝粋€(gè)或多個(gè)實(shí)施例中的任何地方使用示例中的細(xì)節(jié)。還可以關(guān)于方法或過程實(shí)現(xiàn)在此所述設(shè)備的所有可選特征。

例如，提供了一種設(shè)備，所述設(shè)備包括：求和器；限幅器，所述限幅器用于從所述求和器接收輸入；第一反饋環(huán)路，用于消除第一后體，所述第一反饋環(huán)路通過將所述限幅器耦合至所述求和器形成環(huán)路；以及第二反饋環(huán)路，用于消除第二后體，所述第二反饋環(huán)路通過將所述第一反饋環(huán)路的輸入端耦合至所述求和器形成環(huán)路，其中，所述第二反饋環(huán)路在其輸入端處具有可編程延遲。

在一些實(shí)施例中，所述第二反饋環(huán)路用于接收所述限幅器的輸出以及時(shí)鐘信號(hào)，并且其中，所述可編程延遲包括用于延遲所述限幅器的所述輸出的第一可編程延遲以及用于延遲所述時(shí)鐘信號(hào)的第二可編程延遲。在一些實(shí)施例中，所述第一和第二可編程延遲被定位成使得：繼所述第一反饋環(huán)路之后的反饋環(huán)路接收所述限幅器的所述經(jīng)延遲的輸出以及所述經(jīng)延遲的時(shí)鐘信號(hào)。

在一些實(shí)施例中，所述第一和第二可編程延遲具有大于或等于半個(gè)ui的延遲。在一些實(shí)施例中，所述第一和第二可編程延遲具有小于或等于一個(gè)半ui的延遲。在一些實(shí)施例中，所述第一和第二可編程延遲具有基本上相等的延遲。

在一些實(shí)施例中，所述第一可編程延遲不同于所述第二可編程延遲。在一些實(shí)施例中，所述求和器包括：第一求和器以及第二求和器，其中，所述第一和第二求和器耦合至增益級(jí)。在一些實(shí)施例中，所述第一和第二反饋環(huán)路通過耦合至所述第一求和器形成對(duì)應(yīng)的環(huán)路。在一些實(shí)施例中，包括繼所述第一和第二反饋環(huán)路之后的反饋環(huán)路，其中，所述之后的反饋環(huán)路中的至少一個(gè)是通過耦合至所述第二求和器形成的。在一些實(shí)施例中，所述可編程延遲向數(shù)字延遲單元提供輸出。在一些實(shí)施例中，所述可編程延遲接收數(shù)字延遲單元的輸出，其中，所述數(shù)字延遲單元用于延遲所述限幅器的輸出。

在另一示例中，提供了一種系統(tǒng)，所述系統(tǒng)包括：存儲(chǔ)器；處理器，耦合至所述存儲(chǔ)器，所述處理器具有根據(jù)上述設(shè)備的接收器；以及無線接口，所述無線接口用于允許所述處理器耦合至另一裝置。

在另一示例中，提供了一種設(shè)備，所述設(shè)備包括：dfe，具有第一dfe抽頭路徑以及非第一dfe抽頭路徑，其中，所述dfe在所述非第一dfe抽頭路徑的信號(hào)路徑中包括可變延遲電路。在一些實(shí)施例中，所述可變延遲電路接收所述dfe的數(shù)字延遲單元的輸出。在一些實(shí)施例中，所述可變延遲電路向所述dfe的數(shù)字延遲單元提供輸出。在一些實(shí)施例中，所述可變延遲電路具有小于或等于一個(gè)半ui的延遲。在一些實(shí)施例中，所述可變延遲電路具有大于或等于半個(gè)ui的延遲。

在另一示例中，提供了一種系統(tǒng)，所述系統(tǒng)包括：存儲(chǔ)器；處理器，耦合至所述存儲(chǔ)器，所述處理器具有根據(jù)上述設(shè)備的接收器；以及無線接口，所述無線接口用于允許所述處理器耦合至另一裝置。

在另一示例中，提供了一種方法，所述方法包括：由第一反饋環(huán)路消除第一后體，所述第一反饋環(huán)路通過將限幅器耦合至求和器形成環(huán)路；以及由第二反饋環(huán)路消除第二后體，所述第二反饋環(huán)路通過將所述第一反饋環(huán)路的輸入端耦合至所述求和器形成環(huán)路，其中，所述第二反饋環(huán)路在其輸入端處具有可編程延遲。在一些實(shí)施例中，所述方法包括：由所述第二反饋環(huán)路接收所述限幅器的輸出以及時(shí)鐘信號(hào)；由所述可編程延遲的第一可編程延遲對(duì)所述限幅器的所述輸出進(jìn)行延遲；以及由所述可編程延遲的第二可編程延遲對(duì)所述時(shí)鐘信號(hào)進(jìn)行延遲。

在一些實(shí)施例中，所述第一和第二可編程延遲被定位成使得：繼所述第一反饋環(huán)路之后的反饋環(huán)路接收所述限幅器的所述經(jīng)延遲的輸出以及所述經(jīng)延遲的時(shí)鐘信號(hào)。在一些實(shí)施例中，所述第一和第二可編程延遲具有大于或等于半個(gè)ui的延遲。在一些實(shí)施例中，所述第一和第二可編程延遲具有小于或等于一個(gè)半ui的延遲。

在一些實(shí)施例中，所述第一和第二可編程延遲具有基本上相等的延遲。在一些實(shí)施例中，所述第一可編程延遲不同于所述第二可編程延遲。在一些實(shí)施例中，所述方法包括：向數(shù)字延遲單元提供輸出，所述數(shù)字延遲單元與所述可編程延遲耦合。

在另一示例中，提供了一種設(shè)備，所述設(shè)備包括：用于由第一反饋環(huán)路消除第一后體的裝置，所述第一反饋環(huán)路通過將限幅器耦合至求和器形成環(huán)路；以及用于由第二反饋環(huán)路消除第二后體的裝置，所述第二反饋環(huán)路通過將所述第一反饋環(huán)路的輸入端耦合至所述求和器形成環(huán)路，其中，所述第二反饋環(huán)路在其輸入端處具有可編程延遲。

在一些實(shí)施例中，所述設(shè)備包括：用于由所述第二反饋環(huán)路接收所述限幅器的輸出以及時(shí)鐘信號(hào)的裝置；用于由所述可編程延遲的第一可編程延遲對(duì)所述限幅器的所述輸出進(jìn)行延遲的裝置；以及用于由所述可編程延遲的第二可編程延遲對(duì)所述時(shí)鐘信號(hào)進(jìn)行延遲的裝置。在一些實(shí)施例中，所述第一和第二可編程延遲被定位成使得：繼所述第一反饋環(huán)路之后的反饋環(huán)路接收所述限幅器的所述經(jīng)延遲的輸出以及所述經(jīng)延遲的時(shí)鐘信號(hào)。在一些實(shí)施例中，所述第一和第二可編程延遲具有大于或等于半個(gè)ui的延遲。在一些實(shí)施例中，所述第一和第二可編程延遲具有小于或等于一個(gè)半ui的延遲。

在一些實(shí)施例中，所述第一和第二可編程延遲具有基本上相等的延遲。在一些實(shí)施例中，所述第一可編程延遲不同于所述第二可編程延遲。在一些實(shí)施例中，所述方法向數(shù)字延遲單元提供輸出，所述數(shù)字延遲單元與所述可編程延遲耦合。

提供了摘要將允許讀者斷定本技術(shù)披露的本質(zhì)和主旨。基于其將不被用于限制權(quán)利要求書的范圍或者含義的理解提交所述摘要。據(jù)此將以下權(quán)利要求結(jié)合到具體實(shí)施方式中，其中每一項(xiàng)權(quán)利要求獨(dú)立地代表一個(gè)單獨(dú)的實(shí)施例。