1.一種基于FPGA的背照式CCD47-10驅(qū)動電路，其特征是：所述驅(qū)動電路的控制模塊通過接收控制命令，設(shè)置積分時間以及選擇工作模式，積分時間模塊通過設(shè)置CCD的感光積分時間，實現(xiàn)CCD感光陣列的電荷積累。
2.根據(jù)權(quán)利要求1所述的一種基于FPGA的背照式CCD47-10驅(qū)動電路，其特征是：在單通道或雙通道模式下，時序產(chǎn)生電路產(chǎn)生CCD所需的驅(qū)動時序，輸入驅(qū)動芯片ElM57，由電壓偏置電路提供電平參考，使EL7457輸出的驅(qū)動脈沖滿足CCD47-l0驅(qū)動脈沖的電平要求，實現(xiàn)對積累電荷的轉(zhuǎn)移輸出。
3.根據(jù)權(quán)利要求1所述的一種基于FPGA的背照式CCD47-10驅(qū)動電路，其特征是：所述控制模塊接收上一級系統(tǒng)發(fā)送的命令，使用狀態(tài)機完成對命令的解析，實現(xiàn)成像控制、積分時間和工作模式設(shè)置。
4.根據(jù)權(quán)利要求1所述的一種基于FPGA的背照式CCD47-10驅(qū)動電路，其特征是：所述驅(qū)動電路采用單通道輸出時，CCD47-10讀出速率采用典型值lMHz，使用VHDL進(jìn)行設(shè)計，通過3個進(jìn)程分別產(chǎn)生時序。
5.根據(jù)權(quán)利要求1所述的一種基于FPGA的背照式CCD47-10驅(qū)動電路，其特征是：所述驅(qū)動電路采用雙通道模式輸出驅(qū)動時序時，只需要將單通道輸出模式下，像素轉(zhuǎn)移時序中的第一相和第二相進(jìn)行交換，就可以實現(xiàn)水平讀出時，像素分別向左右轉(zhuǎn)移。
6.根據(jù)權(quán)利要求1所述的一種基于FPGA的背照式CCD47-10驅(qū)動電路，其特征是：所述驅(qū)動電路的電源模塊采用28V母線電源供電，由于LD0在輸人輸出端壓差較大時，轉(zhuǎn)換效率低，有很高的發(fā)熱功率，不能穩(wěn)定可靠地輸出電壓。