本發(fā)明涉及計(jì)算機(jī)網(wǎng)絡(luò)傳輸技術(shù)，具體是指一種網(wǎng)絡(luò)接入平臺的使用方法。

背景技術(shù)：

在企業(yè)網(wǎng)或者邊緣網(wǎng)接入的末端，往往接口種類復(fù)雜，尤其是企業(yè)網(wǎng)，往往需要有以太網(wǎng)，E1，監(jiān)控視頻，語音電話，同異步數(shù)據(jù)等類型的信號接入到數(shù)據(jù)中心，視頻監(jiān)控中心，網(wǎng)絡(luò)交換中心。如果在末端我們每種接口都采用一種接入設(shè)備，那就會帶來設(shè)備種類復(fù)雜，維護(hù)困難，接入成本太高等問題。MAX系列綜合型網(wǎng)絡(luò)接入傳輸設(shè)備的出現(xiàn)完全解決此類問題，它是一種多用戶、多業(yè)務(wù)的網(wǎng)絡(luò)接入傳輸設(shè)備，在中心局端條件下使用的高密度安裝設(shè)備。支持光纖、視頻、語音、E1、以太網(wǎng)、電話、工業(yè)數(shù)據(jù)等不同類型板卡的混插和接入，以形成在同一平臺上多種業(yè)務(wù)接入、傳輸?shù)木C合型接入平臺，降低用戶在末端的綜合接入成本。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種網(wǎng)絡(luò)接入平臺的使用方法，來解決企業(yè)網(wǎng)的終端接口種類復(fù)雜、維護(hù)困難等問題，達(dá)到降低成本的目的。

本發(fā)明的目的通過以下技術(shù)方案來達(dá)到：

本發(fā)明首先多業(yè)務(wù)網(wǎng)絡(luò)平臺上的光電轉(zhuǎn)換模塊、SERDES接口芯片、以太網(wǎng)MAC芯片、多協(xié)議接口芯片、PCM編解碼芯片和E1接口芯片均與FPGA芯片通過16位高速總線雙向連通，而且所有的高速分復(fù)接功能及協(xié)議處理功能都用FPGA芯片來實(shí)現(xiàn)，而且FPGA芯片根據(jù)接入設(shè)備類型自動調(diào)整總線的寬度和速度，提高了對不同協(xié)議及接口適應(yīng)的靈活性；所述微處理器一端和現(xiàn)場可編程門陣列FPGA芯片通過MDIO接口連接，對FPGA芯片內(nèi)部功能模塊讀寫相關(guān)的配置信息；而另外一端通過RS485接口和各個接入設(shè)備通信，讀取各個接入設(shè)備的狀態(tài)及配置信息，而且微處理器根據(jù)采集的模塊信息自動調(diào)整總線寬度和頻率。

所述網(wǎng)絡(luò)接入平臺包括微處理器、光電轉(zhuǎn)換模塊、SERDES接口芯片、FPGA芯片、多協(xié)議接口芯片、以太網(wǎng)MAC芯片、PCM編解碼芯片、RS485接口芯片和E1接口芯片，所述光電轉(zhuǎn)換模塊、SERDES接口芯片、多協(xié)議接口芯片、以太網(wǎng)MAC芯片、PCM編解碼芯片和E1接口芯片通過總線與FPGA芯片連接，所述微處理器的一端通過MDIO接口與FPGA芯片連接，微處理器的另一端與RS485接口芯片連接。

還包括網(wǎng)管芯片，所述網(wǎng)管芯片通過網(wǎng)管總線與光電轉(zhuǎn)換模塊、SERDES接口芯片、多協(xié)議接口芯片、以太網(wǎng)MAC芯片、PCM編解碼芯片和E1接口芯片相連。

所述光電轉(zhuǎn)換模塊為CC2520。

所述SERDES接口芯片為ISL34340。

所述以太網(wǎng)MAC芯片為BCM53115。

所述FPGA芯片為LFXP2-TQFP144。

本發(fā)明與現(xiàn)有技術(shù)相比，所具有以下的優(yōu)點(diǎn)和有益效果：

1、本發(fā)明的微處理器的一端通過MDIO接口與FPGA芯片連接，微處理器的另一端與RS485接口芯片連接，可以做到傳統(tǒng)的TDM業(yè)務(wù)、網(wǎng)絡(luò)業(yè)務(wù)、視頻業(yè)務(wù)的融合型傳輸，解決了企業(yè)以太網(wǎng)業(yè)務(wù)和話音從業(yè)務(wù)、視頻業(yè)務(wù)的接入成本問題。

2、本發(fā)明解決了不同頻率，不同帶寬數(shù)據(jù)的接入困難，帶寬浪費(fèi)的問題，通過采集的模塊信息自動調(diào)整總線寬度和頻率，客服了傳統(tǒng)的TDM總線復(fù)用效率低的問題。

附圖說明

此處所說明的附圖用來提供對本發(fā)明實(shí)施例的進(jìn)一步理解，構(gòu)成本申請的一部分，并不構(gòu)成對本發(fā)明實(shí)施例的限定。在附圖中：

圖1為網(wǎng)絡(luò)接入平臺的結(jié)構(gòu)框圖。

具體實(shí)施方式

實(shí)施例1

如圖1所示，本發(fā)明首先多業(yè)務(wù)網(wǎng)絡(luò)平臺上的光電轉(zhuǎn)換模塊、SERDES接口芯片、以太網(wǎng)MAC芯片、多協(xié)議接口芯片、PCM編解碼芯片和E1接口芯片均與FPGA芯片通過16位高速總線雙向連通，而且所有的高速分復(fù)接功能及協(xié)議處理功能都用FPGA芯片來實(shí)現(xiàn)，而且FPGA芯片根據(jù)接入設(shè)備類型自動調(diào)整總線的寬度和速度，提高了對不同協(xié)議及接口適應(yīng)的靈活性；所述微處理器一端和現(xiàn)場可編程門陣列FPGA芯片通過MDIO接口連接，對FPGA芯片內(nèi)部功能模塊讀寫相關(guān)的配置信息；而另外一端通過RS485接口和各個接入設(shè)備通信，讀取各個接入設(shè)備的狀態(tài)及配置信息，而且微處理器根據(jù)采集的模塊信息自動調(diào)整總線寬度和頻率；

網(wǎng)絡(luò)接入平臺包括微處理器、光電轉(zhuǎn)換模塊、SERDES接口芯片、FPGA芯片、多協(xié)議接口芯片、以太網(wǎng)MAC芯片、PCM編解碼芯片、RS485接口芯片和E1接口芯片，所述光電轉(zhuǎn)換模塊、SERDES接口芯片、多協(xié)議接口芯片、以太網(wǎng)MAC芯片、PCM編解碼芯片和E1接口芯片通過總線與FPGA芯片連接，所述微處理器的一端通過MDIO接口與FPGA芯片連接，微處理器的另一端與RS485接口芯片連接。

光電轉(zhuǎn)換模塊、SERDES接口芯片、以太網(wǎng)MAC芯片、多協(xié)議接口芯片、PCM編解碼芯片和E1接口芯片均與FPGA芯片通過16位高速總線雙向連通，而且所有的高速分復(fù)接功能及協(xié)議處理功能都用FPGA芯片來實(shí)現(xiàn)，而且FPGA芯片根據(jù)接入設(shè)備類型自動調(diào)整總線的寬度和速度，提高了對不同協(xié)議及接口適應(yīng)的靈活性，使得企業(yè)網(wǎng)或邊緣網(wǎng)中的視頻監(jiān)控、電話、工業(yè)數(shù)據(jù)等不同類型接口的綜合接入，以形成在同一平臺上實(shí)現(xiàn)多種業(yè)務(wù)接入傳輸。

微處理器的一端和現(xiàn)場可編程門陣列FPGA芯片通過MDIO接口連接，能對FPGA芯片內(nèi)部功能模塊讀寫相關(guān)的配置信息。而另外一端通過RS485接口和各個接入設(shè)備通信，讀取各個接入設(shè)備的狀態(tài)及配置信息，而且微處理器根據(jù)采集的模塊信息自動調(diào)整總線寬度和頻率。

實(shí)施例2

如圖1所示，本實(shí)施例在實(shí)施例1的基礎(chǔ)上，還包括網(wǎng)管芯片，所述網(wǎng)管芯片通過網(wǎng)管總線與光電轉(zhuǎn)換模塊、SERDES接口芯片、多協(xié)議接口芯片、以太網(wǎng)MAC芯片、PCM編解碼芯片和E1接口芯片相連。網(wǎng)絡(luò)管理員可通過對網(wǎng)管芯片對外接網(wǎng)絡(luò)設(shè)備、網(wǎng)絡(luò)資源等進(jìn)行監(jiān)視、測試、配置、分析、評價(jià)和控制。再通過網(wǎng)管總線將信令傳輸至光電轉(zhuǎn)換模塊、SERDES接口芯片、多協(xié)議接口芯片、以太網(wǎng)MAC芯片、PCM編解碼芯片和E1接口芯片，以合理的操作來調(diào)整網(wǎng)絡(luò)資源的性能和使用情況，使網(wǎng)絡(luò)有效運(yùn)行。