本發(fā)明涉及以太網(wǎng)接口設(shè)計技術(shù)，尤其涉及一種以太網(wǎng)接口及其數(shù)據(jù)處理裝置、方法。

背景技術(shù)：

隨著以太網(wǎng)技術(shù)的發(fā)展和深入應(yīng)用，更高的帶寬、更快的速率以及服務(wù)的更加多元化成為其發(fā)展的必然趨勢。這樣，對用于骨干網(wǎng)互聯(lián)的路由器設(shè)備提出了更高的要求。

網(wǎng)絡(luò)處理器芯片是路由器設(shè)備的核心之一，為了能夠滿足不同應(yīng)用場景對以太網(wǎng)接口類型、接口數(shù)量以及處理帶寬的需求，網(wǎng)絡(luò)處理器芯片提供了豐富的以太網(wǎng)接口與其他以太網(wǎng)設(shè)備或芯片實現(xiàn)互聯(lián)。網(wǎng)絡(luò)處理器芯片可以同時提供多種帶寬等級的以太網(wǎng)接口，例如，網(wǎng)絡(luò)處理器芯片同時支持1G、10G、40G和100G以太網(wǎng)接口。

目前，在同一網(wǎng)絡(luò)處理器芯片上實現(xiàn)多個以太網(wǎng)接口時，每個以太網(wǎng)接口使用相應(yīng)的芯片資源，然后按照各自使用的數(shù)量進行多次例化；如果按照這樣的方式去實現(xiàn)上述網(wǎng)絡(luò)處理器芯片的全部以太網(wǎng)接口，那么，整個網(wǎng)絡(luò)處理器芯片的接口部分在芯片中所占用的資源就會非常多，進而增加芯片成本。

技術(shù)實現(xiàn)要素：

為解決上述技術(shù)問題，本發(fā)明實施例期望提供一種以太網(wǎng)接口及其數(shù)據(jù)處理裝置、方法，能有效減少以太網(wǎng)接口所使用的存儲資源和運算資源。

本發(fā)明的技術(shù)方案是這樣實現(xiàn)的：

本發(fā)明實施例提供了一種以太網(wǎng)接口的數(shù)據(jù)處理裝置，包括選擇模塊和接口模塊，其中，

選擇模塊，用于選擇以太網(wǎng)接口的帶寬；

接口模塊，用于基于所選擇的帶寬對從以太網(wǎng)接口發(fā)送或接收的報文數(shù)據(jù)進行處理，在基于不同的帶寬對從以太網(wǎng)接口發(fā)送或接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用所述本模塊內(nèi)部的資源。

上述方案中，所述接口模塊包括至少以下一個子層：媒體接入控制MAC子層和物理編碼PCS子層；其中，

MAC子層，用于基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理，在基于不同的帶寬對所述自身接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用自身內(nèi)部的資源；

PCS子層，用于基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理，在基于不同的帶寬對所述自身接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用自身內(nèi)部的資源。

上述方案中，所述PCS子層包括跨時鐘域轉(zhuǎn)換單元，用于實現(xiàn)MAC子層時鐘到PCS子層時鐘的跨時鐘域轉(zhuǎn)換；

所述PCS子層，用于在基于不同的帶寬對自身接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用所述跨時鐘域轉(zhuǎn)換單元。

上述方案中，所述選擇模塊，用于在多個待選擇的帶寬中選擇以太網(wǎng)接口的帶寬，所述多個待選擇的帶寬包括第一帶寬和第二帶寬，第二帶寬為第一帶寬的N倍，N為大于1的自然數(shù)。

上述方案中，所述接口模塊包括至少以下一個子層：MAC子層和PCS子層；其中，所述MAC子層具有N個第一帶寬輸入端口和一個第二帶寬輸入端口；所述PCS子層具有N個第一帶寬輸入端口和一個第二帶寬輸入端口；

所述MAC子層的N個第一帶寬輸入端口用于在所選擇的帶寬為第一帶寬時，按照輪詢調(diào)度的方式向所述MAC子層輸入報文數(shù)據(jù)，或向所述MAC子層并行輸入報文數(shù)據(jù)；所述MAC子層基于第一帶寬對每個第一帶寬輸入端口輸入的報文數(shù)據(jù)進行處理；所述MAC子層在對各個第一帶寬輸入端口輸入的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用自身內(nèi)部的資源；

所述PCS子層，用于在所選擇的帶寬為第一帶寬時，從N個第一帶寬輸入端口并行接收報文數(shù)據(jù)，基于第一帶寬對每個第一帶寬輸入端口接收的報文數(shù)據(jù)進行處理；在對各個第一帶寬輸入端口接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用自身內(nèi)部的資源；

所述MAC子層，用于在所選擇的帶寬為第二帶寬時，從所述一個第二帶寬輸入端口中接收報文數(shù)據(jù)，基于第二帶寬對第二帶寬輸入端口接收的報文數(shù)據(jù)進行處理；

所述PCS子層，用于在所選擇的帶寬為第二帶寬時，從所述一個第二帶寬輸入端口接收報文數(shù)據(jù)，基于第二帶寬對一個第二帶寬輸入端口接收的報文數(shù)據(jù)進行處理。

上述方案中，所述接口模塊內(nèi)部的資源包括以下至少一種資源：運算資源和存儲資源。

本發(fā)明實施例還提出了一種以太網(wǎng)接口，包括上述任意一種以太網(wǎng)接口的數(shù)據(jù)處理裝置。

本發(fā)明實施例還提出了一種以太網(wǎng)接口的數(shù)據(jù)處理方法，包括：

選擇以太網(wǎng)接口的帶寬；

基于所選擇的帶寬對從以太網(wǎng)接口發(fā)送或接收的報文數(shù)據(jù)進行處理，在基于不同的帶寬對從以太網(wǎng)接口發(fā)送或接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用所述以太網(wǎng)接口內(nèi)部的資源。

上述方案中，所述以太網(wǎng)接口包括至少以下一個子層：MAC子層和PCS子層；

所述基于所選擇的帶寬對從以太網(wǎng)接口發(fā)送的報文數(shù)據(jù)進行處理包括：所述MAC子層基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理；和/或，所述PCS子層基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理；

所述MAC子層或PCS子層在基于不同的帶寬對所述自身接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用自身內(nèi)部的資源。

上述方案中，所述PCS子層包括跨時鐘域轉(zhuǎn)換單元，用于實現(xiàn)MAC子層 時鐘到PCS子層時鐘的跨時鐘域轉(zhuǎn)換；

所述PCS子層在基于不同的帶寬對所述自身接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用所述跨時鐘域轉(zhuǎn)換單元。

本發(fā)明實施例提供的一種以太網(wǎng)接口及其數(shù)據(jù)處理裝置、方法，在以太網(wǎng)接口發(fā)送或接收報文數(shù)據(jù)時，分時自身內(nèi)部的存儲資源和運算資源，從而能有效降低網(wǎng)絡(luò)處理器芯片的成本。

附圖說明

圖1為本發(fā)明第一實施例以太網(wǎng)接口的數(shù)據(jù)處理裝置的組成結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例10G-XFI以太網(wǎng)接口發(fā)送側(cè)的組成結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例40G以太網(wǎng)接口發(fā)送側(cè)的組成結(jié)構(gòu)示意圖；

圖4為本發(fā)明第二實施例以太網(wǎng)接口的數(shù)據(jù)發(fā)送裝置的MAC子層的組成結(jié)構(gòu)示意圖；

圖5為本發(fā)明第二實施例的以太網(wǎng)接口的數(shù)據(jù)發(fā)送裝置中CRC32計算單元的原理示意圖；

圖6為本發(fā)明第二實施例以太網(wǎng)接口的數(shù)據(jù)發(fā)送裝置的PCS子層的組成結(jié)構(gòu)示意圖；

圖7為本發(fā)明第二實施例以太網(wǎng)接口的數(shù)據(jù)發(fā)送裝置的異步FIFO單元進行時序調(diào)整后的時序示意圖；

圖8為本發(fā)明實施例10G-XFI以太網(wǎng)接口接收側(cè)的組成結(jié)構(gòu)示意圖；

圖9為本發(fā)明實施例40G以太網(wǎng)接口接收側(cè)的組成結(jié)構(gòu)示意圖；

圖10為本發(fā)明第三實施例以太網(wǎng)接口的數(shù)據(jù)接收裝置的PCS子層的組成結(jié)構(gòu)示意圖；

圖11為本發(fā)明第三實施例以太網(wǎng)接口的數(shù)據(jù)接收裝置的MAC子層的組成結(jié)構(gòu)示意圖；

圖12為本發(fā)明第五實施例以太網(wǎng)接口的數(shù)據(jù)處理方法的流程圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述。

第一實施例

圖1為本發(fā)明第一實施例以太網(wǎng)接口的數(shù)據(jù)發(fā)送裝置的組成結(jié)構(gòu)示意圖，如圖1所示，該裝置包括：選擇模塊100和接口模塊101，其中，

選擇模塊100，用于選擇以太網(wǎng)接口的帶寬。

這里，選擇模塊100每次選擇一個以太網(wǎng)接口的帶寬，以太網(wǎng)接口的帶寬可以是10G或40G。

接口模塊101包括至少以下一個子層：媒體接入控制(Media Access Control，MAC)子層102和物理編碼(physical coding sublayer，PCS)子層103。

這里，當(dāng)以太網(wǎng)接口發(fā)送報文數(shù)據(jù)時，MAC子層102的輸出端通過物理介質(zhì)無關(guān)接口連接PCS子層103。當(dāng)以太網(wǎng)接口接收報文數(shù)據(jù)時，MAC子層102的輸入端通過物理介質(zhì)無關(guān)接口連接PCS子層103。

當(dāng)以太網(wǎng)接口發(fā)送報文數(shù)據(jù)時，PCS子層103的輸入端通過物理介質(zhì)無關(guān)接口連接MAC子層102。當(dāng)以太網(wǎng)接口接收報文數(shù)據(jù)時PCS子層103的輸出端通過物理介質(zhì)無關(guān)接口連接MAC子層102。

如果MAC子層102和PCS子層103均為接口模塊101的組成部分，MAC子層102和PCS子層103之間通過物理介質(zhì)無關(guān)接口實現(xiàn)互聯(lián)。

當(dāng)MAC子層102是接口模塊101的組成部分時，接口模塊101基于所選擇的帶寬對所述接口模塊接收的報文數(shù)據(jù)進行處理，下面分兩種情況進行說明。第一種情況，當(dāng)以太網(wǎng)接口需要發(fā)送數(shù)據(jù)時，接口模塊101基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理的過程包括：MAC子層102基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理，將處理后的報文數(shù)據(jù)發(fā)送至PCS子層。第二種情況，當(dāng)以太網(wǎng)接口需要接收數(shù)據(jù)時，接口模塊101基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理的過程包括：MAC子層102基于所選擇的帶寬對自 身接收的來自PCS子層的報文數(shù)據(jù)進行處理。這里，MAC子層的報文數(shù)據(jù)處理過程符合IEEE802標(biāo)準(zhǔn)定義的功能，例如，所選擇的帶寬為10G時，MAC子層的報文數(shù)據(jù)處理過程符合IEEE802.3ae標(biāo)準(zhǔn)；所選擇的帶寬為40G時，MAC子層的報文數(shù)據(jù)處理過程符合IEEE802.3ab標(biāo)準(zhǔn)。

當(dāng)PCS子層103是接口模塊101的組成部分時，接口模塊101基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理，下面分兩種情況進行說明。第一種情況，當(dāng)以太網(wǎng)接口需要發(fā)送數(shù)據(jù)時，接口模塊101基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理的過程包括：PCS子層103基于所選擇的帶寬對自身接收的來自MAC子層的報文數(shù)據(jù)進行處理。第二種情況，當(dāng)以太網(wǎng)接口需要接收數(shù)據(jù)時，接口模塊101基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理的過程包括：PCS子層103基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理，，將處理后的報文數(shù)據(jù)發(fā)送至MAC子層。這里，PCS子層的報文數(shù)據(jù)處理過程符合IEEE802標(biāo)準(zhǔn)定義的功能，例如，所選擇的帶寬為10G時，PCS子層的報文數(shù)據(jù)處理過程符合IEEE802.3ae標(biāo)準(zhǔn)；所選擇的帶寬為40G時，PCS子層的報文數(shù)據(jù)處理過程符合IEEE802.3ab標(biāo)準(zhǔn)。

這里，接口模塊101，用于獲取所選擇的帶寬，基于所選擇的帶寬對所述接口模塊接收的報文數(shù)據(jù)進行處理，在基于不同的帶寬對自身接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用所述自身內(nèi)部的資源。

這里，接口模塊101內(nèi)部的資源包括以下至少一種資源：運算資源和存儲資源，這里的運算資源可以是邏輯運算資源，存儲資源可以是隨機存取存儲器(Random-Access Memory，RAM)資源。可以看出，當(dāng)接口模塊基于不同的帶寬進行數(shù)據(jù)處理時，可以在不同的時間使用接口模塊內(nèi)部相同的資源，顯然會降低以太網(wǎng)接口發(fā)送報文數(shù)據(jù)時的資源消耗。例如，接口模塊在進行10G帶寬等級的數(shù)據(jù)處理和40G帶寬等級的數(shù)據(jù)處理時，由于處理的時間不同，可以使用接口模塊相同的RAM資源。

進一步地，MAC子層102用于在基于不同的帶寬對所述自身接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用MAC子層內(nèi)部的資源。這里，MAC子層內(nèi) 部的資源包括以下至少一種資源：運算資源和存儲資源，這里的運算資源可以是邏輯運算資源，存儲資源可以是RAM資源。

進一步地，PCS子層103，用于在基于不同的帶寬對所述自身接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用PCS子層內(nèi)部的資源。這里，PCS子層內(nèi)部的資源包括以下至少一種資源：運算資源和存儲資源，這里的運算資源可以是邏輯運算資源，存儲資源可以是RAM資源。

進一步地，PCS子層103包括跨時鐘域轉(zhuǎn)換單元104，用于實現(xiàn)MAC子層時鐘到PCS子層時鐘的跨時鐘域轉(zhuǎn)換。PCS子層103，用于在基于不同的帶寬對所述PCS子層接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用所述跨時鐘域轉(zhuǎn)換單元。這里，跨時鐘域轉(zhuǎn)換單元104可以采用異步先入先出隊列(First Input First Output，F(xiàn)IFO)來實現(xiàn)。

在本發(fā)明第一實施例中，所述選擇模塊100選擇以太網(wǎng)接口的帶寬包括：選擇模塊100在多個待選擇的帶寬中選擇以太網(wǎng)接口的帶寬，所述多個待選擇的帶寬包括第一帶寬和第二帶寬，第二帶寬為第一帶寬的N倍，N為大于1的自然數(shù)。這里，第一帶寬可以是10G，第二帶寬是40G，第二帶寬為第一帶寬的4倍。

下面分兩種情況進行說明。

第一種情況：以太網(wǎng)接口發(fā)送數(shù)據(jù)。

MAC子層102具有N個第一帶寬輸入端口和一個第二帶寬輸入端口，并具有N個第一帶寬輸出端口和一個第二帶寬輸出端口；所述PCS子層具有N個第一帶寬輸入端口和一個第二帶寬輸入端口，并具有N個第一帶寬輸出端口和一個第二帶寬輸出端口。這里，MAC子層102的輸出端口是向PCS子層發(fā)送報文數(shù)據(jù)的端口，PCS子層103的輸入端口是從MAC子層接收報文數(shù)據(jù)的端口。

所述MAC子層的N個第一帶寬輸入端口用于在所選擇的帶寬為第一帶寬時，按照輪詢調(diào)度(RR輪詢)的方式向所述MAC子層輸入報文數(shù)據(jù)；所述MAC子層102基于第一帶寬對每個第一帶寬輸入端口輸入的報文數(shù)據(jù)進行處 理，將處理后的報文數(shù)據(jù)通過自身的N個第一帶寬輸出端口發(fā)送出去。所述MAC子層102在對各個第一帶寬輸入端口接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用MAC子層內(nèi)部的資源。這里，MAC子層的N個第一帶寬輸入端口按照輪詢調(diào)度(RR輪詢)的方式向所述MAC子層輸入報文數(shù)據(jù)時，，每次從每個第一帶寬輸入端口輸入的報文數(shù)據(jù)的數(shù)據(jù)位寬相等，例如均為256bit。需要說明的是，如果MAC子層102在任意一個第一帶寬輸入端口中接收不到報文數(shù)據(jù)，則同樣需要為對應(yīng)的第一帶寬輸入端口分配接收報文數(shù)據(jù)的時間；例如，MAC子層的4個第一帶寬輸入端口分別標(biāo)記為端口0、端口1、端口2和端口3；在每個輪詢調(diào)度的周期，按照端口0、端口1、端口2和端口3的順序向MAC子層輸入報文數(shù)據(jù)如果任一第一帶寬輸入端口例如端口0沒有報文數(shù)據(jù)輸入，則同樣需要分配給端口0相應(yīng)的接收報文數(shù)據(jù)的時間。

所述PCS子層103，用于在所選擇的帶寬為第一帶寬時，從N個第一帶寬輸入端口并行接收報文數(shù)據(jù)，基于第一帶寬對每個第一帶寬輸入端口接收的報文數(shù)據(jù)進行處理，將處理后的報文數(shù)據(jù)通過自身的一個輸出端口發(fā)送出去。所述PCS子層103，用于在對各個第一帶寬輸入端口接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用PCS子層內(nèi)部的資源。

所述MAC子層或PCS子層，用于在所選擇的帶寬為第二帶寬時，從所述一個第二帶寬輸入端口中接收報文數(shù)據(jù)，基于第二帶寬對第二帶寬輸入端口接收的報文數(shù)據(jù)進行處理，將處理后的報文數(shù)據(jù)通過自身的一個第二帶寬輸出端口發(fā)送出去。

第二種情況：以太網(wǎng)接口接收數(shù)據(jù)。

進一步地，PCS子層103包括N個第一帶寬輸入端口和一個第二帶寬輸入端口，并具有N個第一帶寬輸出端口和一個第二帶寬輸出端口；所述MAC子層102具有N個第一帶寬輸入端口和一個第二帶寬輸入端口，并具有N個第一帶寬輸出端口和一個第二帶寬輸出端口。這里，PCS子層103的輸出端口是向MAC子層發(fā)送報文數(shù)據(jù)的端口，MAC子層102的輸入端口是從PCS子層接收報文數(shù)據(jù)的端口。

所述PCS子層103，用于在所選擇的帶寬為第一帶寬時，從N個第一帶寬輸入端口并行接收報文數(shù)據(jù)，基于第一帶寬對每個第一帶寬輸入端口接收的報文數(shù)據(jù)進行處理，將處理后的報文數(shù)據(jù)通過自身的N個第一帶寬輸出端口發(fā)送出去。所述PCS子層103，用于在對各個第一帶寬輸入端口接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用PCS子層內(nèi)部的資源。

所述MAC子層的N個第一帶寬輸入端口用于并行接收N組報文數(shù)據(jù)，具體地說，所述MAC子層的N個第一帶寬輸入端口用于并行接收來自PCS子層103的N個第一帶寬輸出端口輸出的報文數(shù)據(jù)。所述MAC子層102基于第一帶寬對每個第一帶寬輸入端口接收的報文數(shù)據(jù)進行處理，將處理后的報文數(shù)據(jù)通過自身的N個第一帶寬輸出端口發(fā)送出去。所述MAC子層102，用于在對各個第一帶寬輸入端口接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用自身內(nèi)部的資源。

這里，MAC子層的N個第一帶寬輸入端口并行接收N組報文數(shù)據(jù)時，接收的每組報文數(shù)據(jù)的數(shù)據(jù)位寬相等，例如均為64bit。需要說明的是，如果MAC子層102在任意一個第一帶寬輸入端口中接收不到報文數(shù)據(jù)，則同樣需要為對應(yīng)的第一帶寬輸入端口分配接收報文數(shù)據(jù)的時間；例如，MAC子層的4個第一帶寬輸入端口分別標(biāo)記為端口0、端口1、端口2和端口3；在每個輪詢調(diào)度的周期，按照端口0、端口1、端口2和端口3的順序向MAC子層輸入報文數(shù)據(jù)如果任一第一帶寬輸入端口例如端口0沒有報文數(shù)據(jù)輸入，則同樣需要分配給端口0相應(yīng)的接收報文數(shù)據(jù)的時間。

進一步地，當(dāng)MAC子層102基于第一帶寬對每個第一帶寬輸入端口接收的報文數(shù)據(jù)進行處理時，MAC子層102分別使用4個FIFO存儲對應(yīng)的一組報文數(shù)據(jù)；4個FIFO按照輪詢調(diào)度的方式向外輸出報文數(shù)據(jù)。

所述MAC子層102或PCS子層103，用于在所選擇的帶寬為第二帶寬時，從所述一個第二帶寬輸入端口接收報文數(shù)據(jù)，基于第二帶寬對一個第二帶寬輸入端口接收的報文數(shù)據(jù)進行處理，將處理后的報文數(shù)據(jù)通過自身的一個第二帶寬輸出端口發(fā)送出去。

在實際應(yīng)用中，所述選擇模塊100可由位于網(wǎng)絡(luò)處理器中的中央處理器(Central Processing Unit，CPU)、微處理器(Micro Processor Unit，MPU)、數(shù)字信號處理器(Digital Signal Processor，DSP)、或現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)等實現(xiàn)。

本發(fā)明第一實施例中，接口模塊和選擇模塊均為網(wǎng)絡(luò)處理器芯片的以太網(wǎng)接口的組成部分，這樣，當(dāng)接口模塊進行數(shù)據(jù)處理時，復(fù)用自身內(nèi)部的資源，從而降低以太網(wǎng)接口發(fā)送報文數(shù)據(jù)時所使用的資源和網(wǎng)絡(luò)處理器芯片的制造成本。

第二實施例

為了能更加體現(xiàn)本發(fā)明的目的，在本發(fā)明第一實施例的基礎(chǔ)上，進行進一步的舉例說明。在本發(fā)明第二實施例中，以太網(wǎng)接口需要發(fā)送數(shù)據(jù)，兩個待選擇的帶寬為10G和40G，其中第一帶寬是10G，第二帶寬是40G。10G以太網(wǎng)接口的發(fā)送側(cè)和40G以太網(wǎng)接口發(fā)送側(cè)均可以單獨實現(xiàn)，下面分別說明單獨實現(xiàn)10G-XFI以太網(wǎng)接口發(fā)送側(cè)的技術(shù)方案和單獨實現(xiàn)40G以太網(wǎng)接口發(fā)送側(cè)的技術(shù)方案。

圖2為本發(fā)明實施例10G-XFI以太網(wǎng)接口發(fā)送側(cè)的組成結(jié)構(gòu)示意圖，如圖2所示，該10G-XFI以太網(wǎng)接口發(fā)送側(cè)包括MAC子層201和PCS子層202；MAC子層201通過XGMII接口連接PCS子層202。

具體地，MAC子層201包括第一跨時鐘域FIFO單元203、第一輸入控制單元204和第一報文發(fā)送處理單元205；其中，第一跨時鐘域FIFO單元203用于實現(xiàn)MAC子層時鐘到PCS子層時鐘的時鐘頻率轉(zhuǎn)換，例如，MAC子層時鐘頻率至少為270MHz，而PCS子層時鐘的時鐘頻率為257.8125MHz，該第一跨時鐘域FIFO單元203將時鐘頻率轉(zhuǎn)換為257.8125MHz。這里，第一跨時鐘域FIFO單元203可以采用異步FIFO來實現(xiàn)，可以看出，在經(jīng)過第一跨時鐘域FIFO單元的時鐘頻率轉(zhuǎn)換之后，10G-XFI以太網(wǎng)接口發(fā)送側(cè)都工作在PCS時鐘域下。

第一輸入控制單元204，用于依次發(fā)送流控報文和工作報文，這里，工作報文指用于承載用戶有效數(shù)據(jù)的報文。具體地說，根據(jù)接收的流控信號產(chǎn)生流 控報文，并優(yōu)先于工作報文輸出至第一報文發(fā)送處理單元205。流控報文與工作報文共享同一個數(shù)據(jù)通道，因此，在發(fā)送流控報文的同時，第一輸入控制單元204將輸入的報文數(shù)據(jù)進行緩存。當(dāng)流控報文發(fā)送完畢，再從緩存中讀出工作報文，將工作報文發(fā)送至第一報文發(fā)送處理單元205。

第一報文發(fā)送處理單元205，用于針對接收的報文進行以下處理：短包添加補丁(PAD)、報文源地址字段替換、報文超長截斷并打錯誤標(biāo)記(err)；將處理后的報文向外發(fā)送。這里，在針對短包添加補丁時，保證以太網(wǎng)數(shù)據(jù)包的數(shù)據(jù)位寬達到64字節(jié)。

MAC子層201還包括第一CRC32計算單元206、第一幀封裝單元207、第一幀間隙(inter-packet gap，IPG)計算單元208和第一幀發(fā)送單元209。第一報文發(fā)送處理單元205用于將處理后的報文分別發(fā)送至第一CRC32計算單元206、第一幀封裝單元207和第一IPG計算單元208。

第一CRC32計算單元206，用于計算接收到的每個完整報文的CRC32校驗值，并將該CRC32校驗值發(fā)送至第一幀封裝單元207。

第一IPG計算單元208，用于根據(jù)接收到的報文，計算出待發(fā)送的每兩個相鄰的以太網(wǎng)幀之間的幀間隙，幀間隙表示需要插入的字節(jié)數(shù)量例如，幀間隙的平均值為12。第一IPG計算單元208將計算出的每個幀間隙的值發(fā)送至第一幀封裝單元207。

第一幀封裝單元207，用于根據(jù)接收的各個幀間隙的值和每個報文的CRC32校驗值，將接收到的每個報文封裝成對應(yīng)的以太網(wǎng)幀。

第一幀發(fā)送單元209，用于將每個以太網(wǎng)幀按照XGMII接口允許的格式向外發(fā)送至PCS子層202，實現(xiàn)以太網(wǎng)幀向XGMII接口的格式映射。這里每個以太網(wǎng)幀按照XGMII接口允許的格式向外發(fā)送的報文數(shù)據(jù)為64比特數(shù)據(jù)。

具體地，PCS子層202包括第一編碼單元210、第一加擾單元211和第一轉(zhuǎn)換單元212。

第一編碼單元210，用于將通過64b/66b編碼，將接收的64比特的數(shù)據(jù)編碼為66比特數(shù)據(jù)。

第一加擾單元211，用于對64b/66b編碼后的數(shù)據(jù)作10G帶寬等級的加擾操作。

第一轉(zhuǎn)換單元212，用于對加擾操作后的報文數(shù)據(jù)進行數(shù)據(jù)寬度轉(zhuǎn)換，將其轉(zhuǎn)換成40比特數(shù)據(jù)向外輸出，以符合PMA子層對接收數(shù)據(jù)的要求。第一轉(zhuǎn)換單元212中包含同步FIFO，該同步FIFO用于對接收的報文數(shù)據(jù)進行時序調(diào)整。

圖3為本發(fā)明實施例40G以太網(wǎng)接口發(fā)送側(cè)的組成結(jié)構(gòu)示意圖，如圖3所示，該40G以太網(wǎng)接口發(fā)送側(cè)包括MAC子層301和PCS子層302；MAC子層301通過XLGMII接口連接PCS子層302。

具體地，MAC子層301包括第二跨時鐘域FIFO單元303、第二輸入控制單元304、第二報文發(fā)送處理單元305、第二CRC32計算單元306、第二幀封裝單元307、第二IPG計算單元308和第二幀發(fā)送單元309。

40G以太網(wǎng)接口發(fā)送側(cè)的MAC子層301和10G-XFI以太網(wǎng)接口發(fā)送側(cè)的MAC子層201的實現(xiàn)方式基本相同，40G以太網(wǎng)接口發(fā)送側(cè)的MAC子層301的每個組成單元與10G-XFI以太網(wǎng)接口發(fā)送側(cè)的MAC子層201的對應(yīng)組成部分的實現(xiàn)方式基本相同，區(qū)別點在于，第二跨時鐘域FIFO單元303和第一跨時鐘域FIFO單元203的實現(xiàn)方式不同，第二幀發(fā)送單元309和第一幀發(fā)送單元209的實現(xiàn)方式不同。

具體地，第二跨時鐘域FIFO單元303，用于將MAC子層的時鐘頻率轉(zhuǎn)變?yōu)槿我庖粭lLANE的PCS子層時鐘頻率。

進一步地，第二幀發(fā)送單元309用于將每個以太網(wǎng)幀按照XLGMII接口允許的格式向外發(fā)送至PCS子層302，實現(xiàn)以太網(wǎng)幀向XLGMII接口的格式映射。這時，第二幀發(fā)送單元309通過4條并行的數(shù)據(jù)通道(LANE)將報文數(shù)據(jù)發(fā)送至PCS子層302，在將每個以太網(wǎng)幀按照XLGMII接口允許的格式向外發(fā)送時，每條LANE上發(fā)送的報文數(shù)據(jù)的數(shù)據(jù)位寬為64比特。

具體地，PCS子層302包括第二編碼單元310、第三編碼單元311、第四編碼單元312、第五編碼單元313、第二加擾單元314、第一插入單元315、第二 插入單元316、第三插入單元317、第四插入單元318、第二轉(zhuǎn)換單元319、第三轉(zhuǎn)換單元320、第四轉(zhuǎn)換單元321和第五轉(zhuǎn)換單元322。其中，第二編碼單元310至第五編碼單元313的實現(xiàn)方式均與第一編碼單元210的實現(xiàn)方式相同，這里不再詳述。

第二加擾單元用于并行接收第二編碼單元310至第五編碼單元313發(fā)送的報文數(shù)據(jù)，用于對接收的報文數(shù)據(jù)進行40G帶寬等級的加擾操作，將加擾后的每份報文數(shù)據(jù)發(fā)送至對應(yīng)的插入單元。

每個插入單元用于在接收的報文數(shù)據(jù)所處在的LANE的預(yù)留位置上插入與該LANE對應(yīng)的mark碼。在每條LANE設(shè)置預(yù)留位置的實現(xiàn)方法可以是：當(dāng)?shù)诙l(fā)送單元309通過4條并行的LANE將報文數(shù)據(jù)發(fā)送至PCS子層302時，在每條LANE上預(yù)留出插入mark碼的位置，在以太網(wǎng)接口接收數(shù)據(jù)時，mark碼可以用于實現(xiàn)PCS子層4條LANE上上的LANE序調(diào)整和4條LANE上的報文數(shù)據(jù)對齊；每個插入單元將插入mark碼后的報文數(shù)據(jù)發(fā)送至對應(yīng)的轉(zhuǎn)換單元。

每個轉(zhuǎn)換單元中設(shè)有異步FIFO，異步FIFO完成第二跨時鐘域FIFO單元303中產(chǎn)生的LANE的PCS子層時鐘頻率到各條LANE PCS子層時鐘頻率的轉(zhuǎn)換，在完成時鐘頻率轉(zhuǎn)換后將接收的報文數(shù)據(jù)進行時序調(diào)整；對應(yīng)的轉(zhuǎn)換單元將時序調(diào)整后的報文數(shù)據(jù)進行數(shù)據(jù)寬度轉(zhuǎn)換，將其轉(zhuǎn)換成40比特數(shù)據(jù)向外輸出。

本發(fā)明第二實施例的以太網(wǎng)接口的數(shù)據(jù)發(fā)送轉(zhuǎn)置可以支持兩種工作模式，第一種為10G-XFI以太網(wǎng)接口模式，第二種為40G以太網(wǎng)接口模式，其中在10G-XFI以太網(wǎng)接口模式下可以最多支持4個端口發(fā)送報文數(shù)據(jù)，在40G以太網(wǎng)接口模式下，支持1個端口發(fā)送報文數(shù)據(jù)。本發(fā)明第二實施例的以太網(wǎng)接口的報文數(shù)據(jù)發(fā)送轉(zhuǎn)置至少以下一個子層：MAC子層和PCS子層。當(dāng)MAC子層和PCS子層均是本發(fā)明第二實施例的以太網(wǎng)接口的報文數(shù)據(jù)發(fā)送轉(zhuǎn)置的組成部分時，在10G-XFI以太網(wǎng)接口模式下，MAC子層通過XGMII接口連接PCS子層；在40G以太網(wǎng)接口模式下，MAC子層通過XLGMII接口連接PCS子層。

圖4為本發(fā)明第二實施例以太網(wǎng)接口的數(shù)據(jù)發(fā)送裝置的MAC子層的組成結(jié)構(gòu)示意圖，如圖4所示，該MAC子層包括：第三輸入控制單元401、第三報文發(fā)送處理單元402、第三CRC32計算單元403、第三幀封裝單元404、第三IPG計算單元405和第三幀發(fā)送單元406。

具體地，第三輸入控制單元401，用于根據(jù)預(yù)先選擇的帶寬接收報文數(shù)據(jù)。這里，預(yù)先選擇的帶寬為10G或40G。第三輸入控制單元401具有4個10G帶寬的輸入端口和1個40G帶寬的輸入端口。

當(dāng)所述預(yù)先選擇的帶寬為10G時，第三輸入控制單元401的4個10G帶寬的輸入端口按照輪詢調(diào)度(RR輪詢)的方式向所述MAC子層輸入報文數(shù)據(jù)，每個10G帶寬的輸入端口輸入的報文數(shù)據(jù)的數(shù)據(jù)位寬一致。具體地說，第三輸入控制單元401的4個10G帶寬的輸入端口按照輪詢調(diào)度的方式向所述MAC子層輸入報文數(shù)據(jù)包括：以循環(huán)的方式多次從4個10G帶寬的輸入端口中接收報文數(shù)據(jù)，每次循環(huán)接收報文數(shù)據(jù)時，按照設(shè)定的輸入端口順序進行報文數(shù)據(jù)接收；例如，能夠接收到報文數(shù)據(jù)的10G帶寬的輸入端口分別為端口0、端口1、端口2和端口3，設(shè)定的輸入端口順序為端口0、端口2、端口1和端口3，則每次循環(huán)接收報文數(shù)據(jù)時，依次從端口0、端口2、端口1和端口3接收相同數(shù)據(jù)位寬的報文數(shù)據(jù)。這里，如果4個10G帶寬的輸入端口均可以接收報文數(shù)據(jù)，則接收到的報文數(shù)據(jù)的總位寬為256bit。

需要說明的是，第三輸入控制單元401的任一個10G帶寬的輸入端口中接收不到報文數(shù)據(jù)，則同樣需要為對應(yīng)的輸入端口分配接收報文數(shù)據(jù)的時間。例如，4個10G帶寬輸入端口分別標(biāo)記為端口0、端口1、端口2和端口3；在每個輪詢調(diào)度的周期，按照端口0、端口1、端口2和端口3的順序向MAC子層輸入報文數(shù)據(jù)如果任一第一帶寬輸入端口例如端口0沒有報文數(shù)據(jù)輸入，則同樣需要分配給端口0相應(yīng)的接收報文數(shù)據(jù)的時間。

當(dāng)預(yù)先選擇的帶寬為40G時，第三輸入控制單元401從固定的40G帶寬的輸入端口接收報文數(shù)據(jù)，接收到的報文數(shù)據(jù)的位寬為256bit。需要說明的是，如果該40G帶寬的輸入端口是4個10G帶寬的輸入端口中的一個輸入端口，則 第三輸入控制單元401從固定的40G帶寬的輸入端口接收報文數(shù)據(jù)的過程可以看作是預(yù)先選擇的帶寬為10G時的一種特殊情況，此時連續(xù)輪詢該40G帶寬的輸入端口。

進一步地，當(dāng)預(yù)先選擇的帶寬為10G時，在第三輸入控制單元401中，可以使用4個RAM對發(fā)送流控報文時輸入的工作報文進行緩存，每個RAM緩存一個輸入端口輸入的工作報文。當(dāng)預(yù)先選擇的帶寬為40G時，將這上述4個RAM拼接為一個RAM，使用拼接后生成的RAM對輸入端口輸入的工作報文進行緩存?？梢钥闯?，無論預(yù)先選擇的帶寬時10G還是40G，在第三輸入控制單元401中，只要使用4個RAM就可以完成工作報文的緩存，降低了RAM資源的消耗。

這里，預(yù)先選擇的帶寬為10G時，MAC子層針對每個10G帶寬輸入端口輸入的報文數(shù)據(jù)進行分時處理，在分時處理的過程中，第三報文發(fā)送處理單元402、第三CRC32計算單元403、第三幀封裝單元404、第三IPG計算單元405和第三幀發(fā)送單元406均被以分時的形式復(fù)用。

這里，第三報文發(fā)送處理單元402和第一報文發(fā)送處理單元205的實現(xiàn)方式相同，第三CRC32計算單元403和第一CRC32計算單元206的實現(xiàn)方式相同，第三幀封裝單元404和第一幀封裝單元207的實現(xiàn)方式相同；當(dāng)預(yù)先選擇的帶寬為10G時，第三IPG計算單元405和第一IPG計算單元208的實現(xiàn)方式相同，當(dāng)預(yù)先選擇的帶寬為40G時，第三IPG計算單元405和第二IPG計算單元308的實現(xiàn)方式相同；這里均不再重復(fù)描述。

下面以第三CRC32計算單元403為例，說明分時復(fù)用的原理。

圖5為本發(fā)明第二實施例的以太網(wǎng)接口的數(shù)據(jù)發(fā)送裝置中CRC32計算單元的原理示意圖，如圖5所示，當(dāng)預(yù)先選擇的帶寬為10G時，第三CRC32計算單元403會接收到多個報文，有的報文為數(shù)據(jù)包的包頭，有的報文為數(shù)據(jù)包的包尾。圖5中，data_in表示當(dāng)輸入的報文，sop_in表示當(dāng)前報文為數(shù)據(jù)包的包頭，eop_in表示當(dāng)前報文為數(shù)據(jù)包的包尾，vld_in表示當(dāng)前報文有效，mty_in表示包尾(eop_in)分片的無效字節(jié)數(shù)，port_in表示data_in所對應(yīng)的10G帶寬 輸入端口的端口號。

當(dāng)預(yù)先選擇的帶寬為10G時，當(dāng)前輸入的報文分片經(jīng)過CRC32計算子單元計算后會得到一個計算值crc_val，根據(jù)crc_val對應(yīng)的10G帶寬輸入端口的端口號port_dly(port_dly為port_in的打拍，與crc_val對齊)，將計算結(jié)果暫存到對應(yīng)端口的寄存器中，即根據(jù)crc_val對應(yīng)的10G帶寬輸入端口的端口號，在四個寄存器port0至port3中，選擇對應(yīng)的寄存器作為計算結(jié)果存放的寄存器，寄存器存放的計算結(jié)果需要等待下一次輸入對應(yīng)端口數(shù)據(jù)的時候使用。init_val表示上一次對應(yīng)端口輸入報文的CRC32計算結(jié)果，init_val為32比特的二進制數(shù)據(jù)，如果此時輸入的報文為包頭(sop_in)，那么init_val值為全1，否則，根據(jù)port_in從對應(yīng)的寄存器中讀取計算結(jié)果。

當(dāng)預(yù)先選擇的帶寬為40G時，考慮到報文會連續(xù)輸入，那么當(dāng)前輸入的分片的計算結(jié)果會直接加載到init_val上，而不再往寄存器中存儲。不管哪種工作模式，當(dāng)輸入報文為數(shù)據(jù)包的包尾時，計算得到的crc_val即為最終要輸出的完整報文的CRC32校驗值。

這樣，本發(fā)明第二實施例的以太網(wǎng)接口的數(shù)據(jù)發(fā)送轉(zhuǎn)置中，只需要一個CRC32計算邏輯，再加上簡單的外圍控制邏輯，就能實現(xiàn)4個端口的報文CRC32校驗值的計算，節(jié)省了邏輯運算資源。

第三幀發(fā)送單元406，用于在預(yù)先選擇的帶寬為10G時，將每個以太網(wǎng)幀按照XGMII接口允許的格式向外發(fā)送至PCS子層202，實現(xiàn)以太網(wǎng)幀向XGMII接口的格式映射；在預(yù)先選擇的帶寬為40G時，將每個以太網(wǎng)幀按照XLGMII接口允許的格式向外發(fā)送至PCS子層202，實現(xiàn)以太網(wǎng)幀向XLGMII接口的格式映射。這里，第三幀發(fā)送單元406具有4個XGMII接口和1個XLGMII接口，其中，XLGMII接口包括4條并行的LANE。

第三幀發(fā)送單元406使用16個RAM實現(xiàn)以太網(wǎng)幀向XGMII接口或XLGMII接口映射。當(dāng)預(yù)先選擇的帶寬為10G時，對于每個XGMII接口，使用4個RAM進行以太網(wǎng)幀向XGMII接口的格式映射；當(dāng)預(yù)先選擇的帶寬為40G時，對于該XLGMII接口，使用上述16個RAM實現(xiàn)以太網(wǎng)幀向XLGMII接口 的格式映射?？梢钥闯?，通過在不同模式之間的RAM復(fù)用，節(jié)省了RAM資源。

這里，第三幀發(fā)送單元406當(dāng)?shù)诙l(fā)送單元309通過4條并行的LANE將報文數(shù)據(jù)發(fā)送至PCS子層時，在每條LANE上預(yù)留出插入mark碼的位置，在以太網(wǎng)接口接收數(shù)據(jù)時，mark碼可以用于實現(xiàn)PCS子層4條LANE上上的LANE序調(diào)整和4條LANE上的報文數(shù)據(jù)對齊。

需要說明的是，本發(fā)明第二實施例以太網(wǎng)接口的數(shù)據(jù)發(fā)送裝置的MAC子層可以實現(xiàn)IEEE802.3標(biāo)準(zhǔn)中所規(guī)定的MAC子層發(fā)送側(cè)的基本功能。本發(fā)明第二實施例以太網(wǎng)接口的數(shù)據(jù)發(fā)送裝置的MAC子層均在MAC時鐘域下進行數(shù)據(jù)處理，并不作跨時鐘域轉(zhuǎn)換。

圖6為本發(fā)明第二實施例以太網(wǎng)接口的數(shù)據(jù)發(fā)送裝置的PCS子層的組成結(jié)構(gòu)示意圖，如圖6所示，該PCS子層包括第一數(shù)據(jù)選擇單元601、第六編碼單元602、第七編碼單元306、第八編碼單元604、第九編碼單元605、第三加擾單元606、第四加擾單元607、第五加擾單元608、第六加擾單元609、第七加擾單元610、第五插入單元611、第六插入單元612、第七插入單元613、第八插入單元614、第二數(shù)據(jù)選擇單元615、第一異步FIFO單元616、第二異步FIFO單元617、第三異步FIFO單元618、第四異步FIFO單元619、第六轉(zhuǎn)換單元620、第七轉(zhuǎn)換單元621、第八轉(zhuǎn)換單元622和第九轉(zhuǎn)換單元623。

具體地，第一數(shù)據(jù)選擇單元601，用于基于所選擇的帶寬接收報文數(shù)據(jù)；當(dāng)預(yù)先選擇的帶寬為40G時，接收XLGMII接口的4條LANE的報文數(shù)據(jù)，將接收的XLGMII接口的每條LANE的報文數(shù)據(jù)發(fā)送至對應(yīng)的編碼單元；當(dāng)預(yù)先選擇的帶寬為10G時，接收XGMII接口的報文數(shù)據(jù)，將XGMII接口的報文數(shù)據(jù)發(fā)送至對應(yīng)的編碼單元。

這里，每個編碼單元用于將通過64b/66b編碼，將接收的64比特的報文數(shù)據(jù)編碼為66比特報文數(shù)據(jù)；根據(jù)預(yù)先選擇的帶寬將生成的66比特報文數(shù)據(jù)進行發(fā)送，當(dāng)預(yù)先選擇的帶寬為10G時，將生成的66比特報文數(shù)據(jù)發(fā)送至第四加擾單元607、第五加擾單元608、第六加擾單元609或第七加擾單元610。當(dāng)預(yù)先選擇的帶寬為40G時，將生成的66比特報文數(shù)據(jù)發(fā)送至第三加擾單元606。

當(dāng)預(yù)先選擇的帶寬為10G時，第四加擾單元607、第五加擾單元608、第六加擾單元609或第七加擾單元610將接收的報文數(shù)據(jù)進行10G帶寬等級的加擾處理，將加擾處理后的報文數(shù)據(jù)發(fā)送至第二數(shù)據(jù)選擇單元615。當(dāng)預(yù)先選擇的帶寬為40G時，第三加擾單元606用于接收的4條LANE的報文數(shù)據(jù)進行40G帶寬等級的加擾操作，將加擾操作后的4條LANE的報文數(shù)據(jù)分別發(fā)送至第五插入單元611至第八插入單元614。

這里，每個插入單元在接收的報文數(shù)據(jù)所處在的LANE的預(yù)留位置上插入與該LANE對應(yīng)的mark碼，將插入mark碼后的報文數(shù)據(jù)發(fā)送至第二數(shù)據(jù)選擇單元615。

第二數(shù)據(jù)選擇單元615，用于根據(jù)預(yù)先選擇的帶寬，選擇從四加擾單元607至第七加擾單元610接收報文數(shù)據(jù)，還是從第五插入單元611至第八插入單元614接收報文數(shù)據(jù)。如果預(yù)先選擇的帶寬為10G，第二數(shù)據(jù)選擇單元615從第四加擾單元607至第七加擾單元610接收報文數(shù)據(jù)；如果預(yù)先選擇的帶寬為40G，第二數(shù)據(jù)選擇單元615從第五插入單元611至第八插入單元614接收報文數(shù)據(jù)；第二數(shù)據(jù)選擇單元615將接收的報文數(shù)據(jù)發(fā)送至對應(yīng)的異步FIFO單元。

這里，每個異步FIFO單元用于完成MAC子層時鐘到PCS子層時鐘的時鐘頻率轉(zhuǎn)換，在時序調(diào)整控制邏輯的控制下，將接收的報文數(shù)據(jù)進行時序調(diào)整，每個異步FIFO單元將經(jīng)時序調(diào)整后的報文數(shù)據(jù)發(fā)送至對應(yīng)的轉(zhuǎn)換單元，每個異步FIFO單元對接收的報文數(shù)據(jù)進行時序調(diào)整的作用是保證轉(zhuǎn)換單元進行報文數(shù)據(jù)寬度轉(zhuǎn)換時不丟失比特位。圖7為本發(fā)明第二實施例以太網(wǎng)接口的報文數(shù)據(jù)發(fā)送裝置的異步FIFO單元進行時序調(diào)整后的時序示意圖，如圖7所示，cnt代表PCS時鐘周期，vld代表時序調(diào)整后的時序圖，從圖7可以看出，異步FIFO單元進行時序調(diào)整后，在33個PCS時鐘周期內(nèi)輸出20個報文數(shù)據(jù)。

可以看出，對于本發(fā)明第二實施例的以太網(wǎng)接口的數(shù)據(jù)發(fā)送裝置，不論預(yù)先選擇的帶寬是10G還是40G，從MAC子層時鐘到PCS子層時鐘的時鐘頻率轉(zhuǎn)換均在對應(yīng)的異步FIFO單元中實現(xiàn)，在異步FIFO單元進行時鐘頻率轉(zhuǎn)換前， 本發(fā)明第二實施例的以太網(wǎng)接口的報文數(shù)據(jù)發(fā)送裝置均工作在MAC時鐘域下，與現(xiàn)有技術(shù)相比，節(jié)省了FIFO資源，并且使跨時鐘域操作變的更加簡便。這里，F(xiàn)IFO資源主要指RAM資源。

本發(fā)明第二實施例的以太網(wǎng)接口的數(shù)據(jù)發(fā)送裝置，可以實現(xiàn)IEEE802.3標(biāo)準(zhǔn)中所規(guī)定的PCS子層發(fā)送側(cè)的基本功能；當(dāng)預(yù)先選擇的帶寬為40G時，可以輸出4條Lane，每條Lane速率為10.3125Gbps，位寬為40bit。

第三實施例

為了能更加體現(xiàn)本發(fā)明的目的，在本發(fā)明第一實施例的基礎(chǔ)上，進行進一步的舉例說明。在本發(fā)明第三實施例中，以太網(wǎng)接口需要接收數(shù)據(jù)，兩個待選擇的帶寬為10G和40G，其中第一帶寬是10G，第二帶寬是40G。10G以太網(wǎng)接口的接收側(cè)和40G以太網(wǎng)接口接收側(cè)均可以單獨實現(xiàn)，下面分別說明單獨實現(xiàn)10G-XFI以太網(wǎng)接口接收側(cè)的技術(shù)方案和單獨實現(xiàn)40G以太網(wǎng)接口接收側(cè)的技術(shù)方案。

圖8為本發(fā)明實施例10G-XFI以太網(wǎng)接口接收側(cè)的組成結(jié)構(gòu)示意圖，如圖8所示，該10G-XFI以太網(wǎng)接口接收側(cè)包括MAC子層801和PCS子層802；MAC子層801通過XGMII接口連接PCS子層802。

具體地，PCS子層802包括第十轉(zhuǎn)換單元803、第一解擾單元804和第一解碼單元805；其中，第十轉(zhuǎn)換單元803中設(shè)置有同步子單元，第十轉(zhuǎn)換單元803用于進行數(shù)據(jù)寬度轉(zhuǎn)換，將接收的40比特報文數(shù)據(jù)變換成66比特報文數(shù)據(jù)，并根據(jù)同步子單元反饋的移位調(diào)整信號對報文數(shù)據(jù)進行移位調(diào)整。同步子單元通過檢測輸入的66比特報文數(shù)據(jù)的同步頭，進行報文數(shù)據(jù)的同步過程，并在報文數(shù)據(jù)沒有同步上的情況下反饋移位調(diào)整信號，可以看出，第十轉(zhuǎn)換單元803可以完成接收的報文數(shù)據(jù)的同步過程。

第一解擾單元804，用于對第十轉(zhuǎn)換單元輸出的報文數(shù)據(jù)作10G帶寬等級的解擾操作。

第一解碼單元805，用于通過66b/64b解碼，將接收的66比特報文數(shù)據(jù)解碼為64比特報文數(shù)據(jù)。第一解碼單元805解碼生成的報文數(shù)據(jù)為以太網(wǎng)幀。

具體地，MAC子層801包括第一報文恢復(fù)單元806、第一CRC32校驗單元807、第一報文接收處理單元808、第一流控報文處理單元809和第三跨時鐘域FIFO單元810。

第一報文恢復(fù)單元806，通過XGMII接口接收來自第一解碼單元805的報文數(shù)據(jù)，將接收的以太網(wǎng)幀解封裝為以太網(wǎng)報文。

第一CRC32校驗單元807，用于從第一報文恢復(fù)單元806接收以太網(wǎng)報文，對接收的每個報文的CRC32字段進行校驗，校驗出錯的會在報文EOP位置打上ERR標(biāo)記；第一CRC32校驗單元將報文校驗結(jié)果發(fā)送至第一報文接收處理單元808。

第一報文接收處理單元808，用于根據(jù)每個報文的校驗結(jié)果對報文進行相應(yīng)處理，這里，報文的處理包括：目的地址字段檢查、超長截斷、T/L字段檢查、去除補丁、流控報文識別和終結(jié)。如果第一報文接收處理單元808處理的是流控報文，則將處理后的流控報文發(fā)送至第一流控報文處理單元809；第一流控報文處理單元809，對流控報文做進一步解析，生成流控信號，將流控信號輸出至第三跨時鐘域FIFO單元810。如果第一報文接收處理單元808處理的是工作報文，則將工作報文和對應(yīng)的流控信號發(fā)送至第三跨時鐘域FIFO單元810。

第三跨時鐘域FIFO單元810，用于實現(xiàn)PCS子層時鐘到MAC子層時鐘的時鐘頻率轉(zhuǎn)換，例如，MAC子層時鐘頻率至少為270MHz，而PCS子層時鐘的時鐘頻率為257.8125MHz，該第三跨時鐘域FIFO單元810將時鐘頻率轉(zhuǎn)換為270MHz。

圖9為本發(fā)明實施例40G以太網(wǎng)接口接收側(cè)的組成結(jié)構(gòu)示意圖，如圖9所示，該40G以太網(wǎng)接口接收側(cè)包括MAC子層901和PCS子層902；MAC子層901通過XLGMII接口連接PCS子層902。

具體地，PCS子層902包括第十一轉(zhuǎn)換單元903、第十二轉(zhuǎn)換單元904、第十三轉(zhuǎn)換單元905、第十四轉(zhuǎn)換單元906、第一檢測單元907、第二檢測單元908、第三檢測單元909、第四檢測單元910、第一對齊單元911、第二解擾單元912、 第二解碼單元913、第三解碼單元914、第四解碼單元915和第五解碼單元916。在以太網(wǎng)接口接收報文數(shù)據(jù)時PCS子層902接收4條LANE的報文數(shù)據(jù)，每個轉(zhuǎn)換單元，用于接收對應(yīng)的一條LANE的報文數(shù)據(jù)，對接收的對應(yīng)的一條LANE的報文數(shù)據(jù)進行數(shù)據(jù)寬度轉(zhuǎn)換，將進行數(shù)據(jù)寬度轉(zhuǎn)換發(fā)送至對應(yīng)的檢測單元。這里，第十一轉(zhuǎn)換單元903至第十四轉(zhuǎn)換單元906進行報文數(shù)據(jù)寬度轉(zhuǎn)換的過程均與第十轉(zhuǎn)換單元803相同，這里不再詳述。

每個檢測單元，用于對接收的報文數(shù)據(jù)所處的LANE上檢測與該LANE對應(yīng)的mark碼，并將接收的報文數(shù)據(jù)和檢測結(jié)果發(fā)送至第一對齊單元911。

第一對齊單元911，根據(jù)接收的檢測結(jié)果，對接收的4條LANE報文數(shù)據(jù)進行對齊處理，將對齊處理后的報文數(shù)據(jù)發(fā)送至第二解擾單元912；第一對齊單元911可以使用4個異步FIFO來實現(xiàn)。

第二解擾單元912，用于對接收的4條LANE報文數(shù)據(jù)進行40G帶寬等級的解擾處理，并將解擾處理后的每條LANE報文數(shù)據(jù)發(fā)送至對應(yīng)的解碼單元。

每個解碼單元，對接收的報文數(shù)據(jù)進行解碼處理。這里，第二解碼單元913至第五解碼單元916的解碼處理過程均與第一解碼單元805相同，這里不再詳述。

具體地，MAC子層901包括第二報文恢復(fù)單元917、第二CRC32校驗單元918、第二報文接收處理單元919、第二流控報文處理單元920和第四跨時鐘域FIFO單元921；其中，第二報文恢復(fù)單元917用于通過XLGMII接口接收解碼處理后的4條LANE的報文數(shù)據(jù)，對接收的報文數(shù)據(jù)進行一并處理，這里，第二報文恢復(fù)單元917對接收的報文數(shù)據(jù)的處理過程與第一報文恢復(fù)單元806相同，這里不再詳述。

第二CRC32校驗單元918的實現(xiàn)方式與第一CRC32校驗單元807的實現(xiàn)方式相同，第二報文接收處理單元919的實現(xiàn)方式與第一報文接收處理單元808的實現(xiàn)方式相同，第二流控報文處理單元920的實現(xiàn)方式與第一流控報文處理單元809的實現(xiàn)方式相同，第四跨時鐘域FIFO單元921的實現(xiàn)方式與第三跨時鐘域FIFO單元810的實現(xiàn)方式相同，這里不再詳述。

本發(fā)明第三實施例的以太網(wǎng)接口的數(shù)據(jù)接收轉(zhuǎn)置可以支持兩種工作模式，第一種為10G-XFI以太網(wǎng)接口模式，第二種為40G以太網(wǎng)接口模式，其中在10G-XFI以太網(wǎng)接口模式下可以最多支持4個端口接收報文數(shù)據(jù)，在40G以太網(wǎng)接口模式下，支持1個端口接收報文數(shù)據(jù)。

圖10為本發(fā)明第三實施例以太網(wǎng)接口的數(shù)據(jù)接收裝置的PCS子層的組成結(jié)構(gòu)示意圖，如圖10所示，該PCS子層包括：第十五轉(zhuǎn)換單元1001、第十六轉(zhuǎn)換單元1002、第十七轉(zhuǎn)換單元1003、第十八轉(zhuǎn)換單元1004、第五檢測單元1005、第六檢測單元1006、第七檢測單元1007、第八檢測單元1008、第二對齊單元1009、第三解擾單元1010、第四解擾單元1011、第五解擾單元1012、第六解擾單元1013、第七解擾單元1014、第三數(shù)據(jù)選擇單元1015、第六解碼單元1016、第七解碼單元1017、第八解碼單元1018、第九解碼單元1019、第四數(shù)據(jù)選擇單元1020。

當(dāng)預(yù)先選擇的帶寬為10G時，第十五轉(zhuǎn)換單元1001至第十八轉(zhuǎn)換單元1004中每個轉(zhuǎn)換單元用于接收對應(yīng)的10G帶寬輸入端口的報文數(shù)據(jù)；當(dāng)預(yù)先選擇的帶寬為40G時，第十五轉(zhuǎn)換單元1001至第十八轉(zhuǎn)換單元1004中，每個轉(zhuǎn)換單元用于接收40G帶寬輸入端口中對應(yīng)一條LANE的報文數(shù)據(jù)。PCS子層支持4條LANE的報文數(shù)據(jù)輸入，每條LANE的報文數(shù)據(jù)位寬為40比特，每條LANE速率為10.3125Gbps，4條LANE之間的PCS時鐘為同頻不同相。

第十五轉(zhuǎn)換單元1001至第十八轉(zhuǎn)換單元1004中，每個轉(zhuǎn)換單元用于對接收的報文數(shù)據(jù)進行處理，將處理后的報文數(shù)據(jù)發(fā)送至對應(yīng)的檢測單元；這里，每個轉(zhuǎn)換單元對報文數(shù)據(jù)的處理過程與第十轉(zhuǎn)換單元803，在此不再詳述。

第五檢測單元1005至第八檢測單元1008，每個檢測單元用于在預(yù)先選擇的帶寬為10G時，將接收的報文數(shù)據(jù)打拍后輸出至第二對齊單元1009；在預(yù)先選擇的帶寬為40G時，對接收的報文數(shù)據(jù)所處的LANE上檢測與該LANE對應(yīng)的mark碼，并將接收的報文數(shù)據(jù)和檢測結(jié)果發(fā)送至第二對齊單元1009。

第二對齊單元1009中設(shè)置有4個異步FIFO，這4個異步FIFO用于在預(yù)先選擇的帶寬為10G時，完成PCS子層時鐘到MAC子層時鐘的時鐘頻率轉(zhuǎn)換， 將進行時鐘頻率轉(zhuǎn)換后的報文數(shù)據(jù)發(fā)送至對應(yīng)的解擾單元；具體地說，報文數(shù)據(jù)被發(fā)送至第二對齊單元后，直接寫入到對應(yīng)的異步FIFO中，在異步FIFO非空的情況下將報文數(shù)據(jù)從中讀出，該異步FIFO的寫時鐘域為PCS時鐘域，讀時鐘域為MAC時鐘域，即在預(yù)先選擇的帶寬為10G時，第二對齊單元中的異步FIFO僅實現(xiàn)報文數(shù)據(jù)的跨時鐘域轉(zhuǎn)換功能。

這4個異步FIFO用于在預(yù)先選擇的帶寬為40G時，實現(xiàn)接收的4條LANE報文數(shù)據(jù)的對齊操作，并完成PCS子層時鐘到MAC子層時鐘的時鐘頻率轉(zhuǎn)換，將完成對齊操作和時鐘頻率轉(zhuǎn)換的報文數(shù)據(jù)發(fā)送至第三解擾單元1010；具體地說，根據(jù)對應(yīng)的LANE的報文數(shù)據(jù)和檢測結(jié)果，從檢測到mark碼位置開始將報文數(shù)據(jù)寫入到第二對齊單元對應(yīng)的異步FIFO中，只有當(dāng)4個異步fifo全部同時非空的時候才同時對這4個異步fifo發(fā)起讀操作，該異步FIFO的寫時鐘域為PCS時鐘域，讀時鐘域為MAC時鐘域?？梢钥闯?，在預(yù)先選擇的帶寬為40G時，第二對齊單元中的異步FIFO實現(xiàn)報文數(shù)據(jù)的對齊處理和跨時鐘域轉(zhuǎn)換功能。

第三解擾單元1010，用于接收的每條LANE報文數(shù)據(jù)進行40G帶寬等級的解擾處理，將解擾處理后的報文數(shù)據(jù)發(fā)送至第三數(shù)據(jù)選擇單元1015；第四解擾單元1011至第七解擾單元1014中的每個解擾單元用于對接收的報文數(shù)據(jù)進行10G帶寬等級的解擾處理，將解擾處理后的報文數(shù)據(jù)發(fā)送至第三數(shù)據(jù)選擇單元1015。

第三數(shù)據(jù)選擇單元1015，用于在預(yù)先選擇的帶寬為10G時，選擇從第四解擾單元1011至第七解擾單元1014接收報文數(shù)據(jù)；在預(yù)先選擇的帶寬為40G時，選擇從第三解擾單元接收4條LANE的報文數(shù)據(jù)。第三數(shù)據(jù)選擇單元將接收的報文數(shù)據(jù)發(fā)送至對應(yīng)的解碼單元。

第六解碼單元1016至第九解碼單元1019中的每個解碼單元用于對接收的報文數(shù)據(jù)進行66b/64b解碼，將接收的66比特報文數(shù)據(jù)解碼為64比特報文數(shù)據(jù)，這里解碼生成的報文數(shù)據(jù)為以太網(wǎng)幀。第六解碼單元1016至第九解碼單元1019中的每個解碼單元將解碼后生成的以太網(wǎng)幀發(fā)送至第四數(shù)據(jù)選擇單元 1020。

第四數(shù)據(jù)選擇單元1020，用于在預(yù)先選擇的帶寬為10G時，將接收的以太網(wǎng)幀通過XGMII接口發(fā)送至PCS子層；在預(yù)先選擇的帶寬為40G時，將接收的以太網(wǎng)幀通過XLGMII接口發(fā)送至MAC子層。這里，向外發(fā)送的以太網(wǎng)幀的報文數(shù)據(jù)位寬為64比特。

本發(fā)明第三實施例以太網(wǎng)接口的數(shù)據(jù)接收裝置的PCS子層能夠?qū)崿F(xiàn)IEEE802.3標(biāo)準(zhǔn)中所規(guī)定的PCS子層接收側(cè)的基本功能，可以通過XLGMII接口向MAC子層發(fā)送數(shù)據(jù)或通過4個XGMII接口向MAC子層發(fā)送數(shù)據(jù)。

圖11為本發(fā)明第三實施例以太網(wǎng)接口的數(shù)據(jù)接收裝置的MAC子層的組成結(jié)構(gòu)示意圖，如圖11所示，該MAC子層包括：第三報文恢復(fù)單元1101、第四報文恢復(fù)單元1102、第五報文恢復(fù)單元1103、第六報文恢復(fù)單元1104、第七報文恢復(fù)單元1105、第一位寬拼接單元1106、第二位寬拼接單元1107、第三位寬拼接單元1108、第四位寬拼接單元1109、第一報文緩存單元1110、第二報文緩存單元1111、第三報文緩存單元1112、第四報文緩存單元1113、第三CRC32校驗單元1114、第三報文接收處理單元1115和第三流控報文處理單元1116。

具體地，第三報文恢復(fù)單元1101，用于將接收的以太網(wǎng)幀解封裝為以太網(wǎng)報文，將該以太網(wǎng)報文向外發(fā)送；第四報文恢復(fù)單元1102至第七報文恢復(fù)單元1105中，每個報文恢復(fù)單元用于將接收的以太網(wǎng)幀解封裝為以太網(wǎng)報文，將該以太網(wǎng)報文向外發(fā)送。

第一位寬拼接單元1106，用于在預(yù)先選擇的帶寬為40G時，接收第三報文恢復(fù)單元1101發(fā)送的以太網(wǎng)報文；在預(yù)先選擇的打開為10G時，接收第四報文恢復(fù)單元1102至第七報文恢復(fù)單元1105中對應(yīng)報文恢復(fù)單元發(fā)送的以太網(wǎng)報文。這里，在預(yù)先選擇的帶寬為40G時，還可以使用第二位寬拼接單元1107、第三位寬拼接單元1108或第四位寬拼接單元1109來接收第三報文恢復(fù)單元1101發(fā)送的以太網(wǎng)報文，還可以使用新增的位寬拼接單元接收第三報文恢復(fù)單元1101發(fā)送的以太網(wǎng)報文。

每個位寬拼接單元，用于將依次接收的多個以太網(wǎng)報文進行拼接，生成256比特的拼接后以太網(wǎng)報文，將256比特的拼接后以太網(wǎng)報文發(fā)送至對應(yīng)的報文緩存單元。

每個報文緩存單元用于對接收的256比特的拼接后以太網(wǎng)報文進行緩存；當(dāng)預(yù)先選擇的帶寬為40G時，從第一報文緩存單元中以太網(wǎng)報文，將讀取出的以太網(wǎng)報文分別發(fā)送至第三CRC32校驗單元1114和第三報文接收處理單元1115。

當(dāng)所述預(yù)先選擇的帶寬為10G時，四個報文緩存單元按照輪詢調(diào)度的方式向MAC子層輸入報文數(shù)據(jù)，每個10G帶寬的輸入端口輸入的報文數(shù)據(jù)的數(shù)據(jù)位寬一致。這里，每個報文緩存單元每次輸入的報文數(shù)據(jù)的數(shù)據(jù)位寬相同，均為256比特。具體地說，四個報文緩存單元按照輪詢調(diào)度的方式向MAC子層輸入報文數(shù)據(jù)包括：以循環(huán)的方式多次從四個報文緩存單元接收報文數(shù)據(jù)，每次循環(huán)接收報文數(shù)據(jù)時，按照設(shè)定的報文緩存單元的順序進行報文數(shù)據(jù)接收。

需要說明的是，四個報文緩存單元中的任一個報文緩存單元沒有報文數(shù)據(jù)向MAC子層輸入時，則同樣需要為對應(yīng)的報文緩存單元分配接收報文數(shù)據(jù)的時間。

作為本發(fā)明第三實施例以太網(wǎng)接口的數(shù)據(jù)接收裝置的MAC子層的報文緩存單元的另一種實現(xiàn)方式，當(dāng)預(yù)先選擇的帶寬為10G時，每個報文緩存單元使用一個同步FIFO進行以太網(wǎng)報文緩存，當(dāng)預(yù)先選擇的帶寬為40G時，僅使用一個報文緩存單元進行以太網(wǎng)報文的緩存。當(dāng)預(yù)先選擇的帶寬為10G時，按照輪詢調(diào)度的方式判斷各個報文緩存單元的同步FIFO是否非空，非空則進行讀取，空則不進行讀取，不管是讀取還是不讀取，都會占用輪詢調(diào)度的一個時隙。這樣，四個報文緩存單元中的以太網(wǎng)報文會以輪詢調(diào)度的方式交織輸入到第三報文接收處理單元。

當(dāng)預(yù)先選擇的帶寬為40G時，每次讀取以太網(wǎng)報文時，都會判斷第一報文緩存單元中的同步FIFO是否，非空則進行讀取，空則不進行讀取。這樣，讀取的報文會從固定的報文緩存單元輸入到第三報文接收處理單元。這時，對報 文緩存單元的報文讀取可以看作是預(yù)先選擇的帶寬為10G時報文緩存單元的報文讀取的一種特殊情況。

當(dāng)預(yù)先選擇的帶寬為10G時，MAC子層針對從各個報文緩存單元中讀取的報文數(shù)據(jù)進行分時處理，在分時處理的過程中，第三CRC32校驗單元1114、第三報文接收處理單元1115和第三流控報文處理單元1116均被以分時的形式復(fù)用。這里，第三CRC32校驗單元1114和第一CRC32校驗單元807的實現(xiàn)方式相同，第三報文接收處理單元1115和第一報文接收處理單元808的實現(xiàn)方式相同，第三流控報文處理單元1116和第一流控報文處理單元809的實現(xiàn)方式相同，這里均不再重復(fù)描述。通過對第三CRC32校驗單元1114、第三報文接收處理單元1115和第三流控報文處理單元1116的分時復(fù)用，節(jié)省了邏輯資源。

本發(fā)明第三實施例以太網(wǎng)接口的數(shù)據(jù)接收裝置的MAC子層實現(xiàn)IEEE802.3標(biāo)準(zhǔn)中所規(guī)定的MAC子層接收側(cè)的基本功能。MAC子層在輸入方向上可以同時支持四個XGMII接口或1個XLGMII接口進行報文數(shù)據(jù)輸入；在輸出方向上，輸出的報文分片位寬為256bit，在進行報文數(shù)據(jù)輸出時，按照所選擇的帶寬進行以太網(wǎng)報文的輸出。

這里，對于圖8所示的10G-XFI以太網(wǎng)接口接收側(cè)，以太網(wǎng)報文在最后向MAC子層的輸出端口發(fā)送時，才進行PCS子層時鐘到MAC子層時鐘的時鐘域轉(zhuǎn)換；對于圖9所示的40G以太網(wǎng)接口接收側(cè)，報文數(shù)據(jù)的跨時鐘域操作包括：在第一對齊單元中從各條LANE的PCS時鐘域轉(zhuǎn)換至任意一條LANE的PCS時鐘域，以太網(wǎng)報文在向MAC子層的輸出端口發(fā)送時，將對應(yīng)一條LANE的PCS時鐘域轉(zhuǎn)換至MAC子層時鐘域。而在本發(fā)明第三實施例以太網(wǎng)接口的數(shù)據(jù)接收裝置中，不管預(yù)先選擇的帶寬是10G還是40G，報文數(shù)據(jù)的跨時鐘域操作全部都在第二對齊單元的異步FIFO中實現(xiàn)，這樣，可以節(jié)省FIFO資源，并且使跨時鐘域操作變的更加簡便。

第四實施例

本發(fā)明實施例還提出了一種以太網(wǎng)接口，該以太網(wǎng)接口包括上述任意一種以太網(wǎng)接口的數(shù)據(jù)處理裝置。

第五實施例

針對本發(fā)明第一實施例的方法，本發(fā)明實施例還提出了一種以太網(wǎng)接口的數(shù)據(jù)處理方法。

圖12為本發(fā)明第六實施例以太網(wǎng)接口的數(shù)據(jù)處理方法的流程圖，如圖12所示，該方法包括：

步驟1200：選擇以太網(wǎng)接口的帶寬。

這里，以太網(wǎng)接口包括至少以下一個子層：MAC子層和PCS子層。

本步驟具體包括：在多個待選擇的帶寬中選擇以太網(wǎng)接口的帶寬，所述多個待選擇的帶寬包括第一帶寬和第二帶寬，第二帶寬為第一帶寬的N倍，N為大于1的自然數(shù)。

步驟1201：基于所選擇的帶寬對從以太網(wǎng)接口發(fā)送或接收的報文數(shù)據(jù)進行處理，在基于不同的帶寬對從以太網(wǎng)接口發(fā)送或接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用所述以太網(wǎng)接口內(nèi)部的資源。

這里，基于所選擇的帶寬對從以太網(wǎng)接口發(fā)送的報文數(shù)據(jù)進行處理包括：所述MAC子層基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理，將處理后的報文數(shù)據(jù)發(fā)送至PCS子層；和/或，所述PCS子層基于所選擇的帶寬對自身接收的報文數(shù)據(jù)進行處理。

MAC子層或PCS子層在基于不同的帶寬對所述自身接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用自身內(nèi)部的資源。

進一步地，所述PCS子層包括跨時鐘域轉(zhuǎn)換單元，用于實現(xiàn)MAC子層時鐘到PCS子層時鐘的跨時鐘域轉(zhuǎn)換；所述PCS子層在基于不同的帶寬對所述自身接收的報文數(shù)據(jù)進行處理時，以分時的形式復(fù)用所述跨時鐘域轉(zhuǎn)換單元。

本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，本發(fā)明的實施例可提供為方法、系統(tǒng)、或計算機程序產(chǎn)品。因此，本發(fā)明可采用硬件實施例、軟件實施例、或結(jié)合軟件和硬件方面的實施例的形式。而且，本發(fā)明可采用在一個或多個其中包含有計算機可用程序代碼的計算機可用存儲介質(zhì)(包括但不限于磁盤存儲器和光學(xué)存儲器等)上實施的計算機程序產(chǎn)品的形式。

本發(fā)明是參照根據(jù)本發(fā)明實施例的方法、設(shè)備(系統(tǒng))、和計算機程序產(chǎn)品的流程圖和/或方框圖來描述的。應(yīng)理解可由計算機程序指令實現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合。可提供這些計算機程序指令到通用計算機、專用計算機、嵌入式處理機或其他可編程數(shù)據(jù)處理設(shè)備的處理器以產(chǎn)生一個機器，使得通過計算機或其他可編程數(shù)據(jù)處理設(shè)備的處理器執(zhí)行的指令產(chǎn)生用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的裝置。

這些計算機程序指令也可存儲在能引導(dǎo)計算機或其他可編程數(shù)據(jù)處理設(shè)備以特定方式工作的計算機可讀存儲器中，使得存儲在該計算機可讀存儲器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能。

這些計算機程序指令也可裝載到計算機或其他可編程數(shù)據(jù)處理設(shè)備上，使得在計算機或其他可編程設(shè)備上執(zhí)行一系列操作步驟以產(chǎn)生計算機實現(xiàn)的處理，從而在計算機或其他可編程設(shè)備上執(zhí)行的指令提供用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的步驟。

以上所述，僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。