1.一種時(shí)鐘輸出方法，其特征在于，包括：
數(shù)字鎖相環(huán)DPLL接收輸出的恢復(fù)時(shí)鐘，其中，所述DPLL是使用芯片的邏輯資源配置的；
所述DPLL根據(jù)所述DPLL所處的狀態(tài)輸出時(shí)鐘。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，
所述DPLL接收輸出的所述恢復(fù)時(shí)鐘包括：所述DPLL接收串行器Serdes發(fā)送側(cè)輸出的恢復(fù)時(shí)鐘；
所述DPLL根據(jù)所述DPLL所處的狀態(tài)輸出時(shí)鐘包括：所述DPLL根據(jù)所述DPLL處于的狀態(tài)向串行器Serdes接收側(cè)輸出時(shí)鐘。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述DPLL在根據(jù)所述DPLL所處的狀態(tài)輸出時(shí)鐘之前，還包括：
所述DPLL按照所述Serdes發(fā)送側(cè)的參考時(shí)鐘的要求配置所述DPLL內(nèi)部組件的參數(shù)，其中，所述DPLL內(nèi)部組件包括以下至少之一：鑒相器、濾波器、頻率相位控制器。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述DPLL根據(jù)所述DPLL所處的狀態(tài)輸出時(shí)鐘包括：
所述DPLL確定所述DPLL所處的狀態(tài)，其中，所述狀態(tài)包括以下之一：自由震蕩狀態(tài)、保持狀態(tài)、鎖定狀態(tài)；
所述DPLL根據(jù)確定的狀態(tài)輸出時(shí)鐘。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述DPLL根據(jù)確定的狀態(tài)輸出時(shí)鐘包括：
當(dāng)所述DPLL所處的狀態(tài)為自由震蕩狀態(tài)時(shí)，所述DPLL根據(jù)配置的所述DPLL內(nèi)部組件的參數(shù)向所述Serdes發(fā)送側(cè)發(fā)送一個(gè)自由時(shí)鐘，其中，所述自由時(shí)鐘的頻率與所述恢復(fù)時(shí)鐘的頻率不相關(guān)；
當(dāng)所述DPLL所處的狀態(tài)為保持狀態(tài)時(shí)，所述DPLL根據(jù)配置的所述DPLL內(nèi)部組件的參數(shù)向所述Serdes發(fā)送端發(fā)送一個(gè)固定頻率的時(shí)鐘，其中，所述固定頻率為所述DPLL前面鎖定過的時(shí)鐘的頻率；
當(dāng)所述DPLL所處的狀態(tài)為鎖定狀態(tài)時(shí)，所述DPLL根據(jù)配置的所述DPLL內(nèi)部組件的參數(shù)對(duì)所述恢復(fù)時(shí)鐘進(jìn)行處理；所述DPLL將處理后的恢復(fù)時(shí)鐘發(fā)送給所述Serdes發(fā)送側(cè)。
6.一種時(shí)鐘輸出裝置，其特征在于，應(yīng)用于數(shù)字鎖相環(huán)DPLL中，包括：
接收模塊，用于接收輸出的恢復(fù)時(shí)鐘，其中，所述DPLL是使用芯片的邏輯資源配置的；
輸出模塊，用于根據(jù)所述DPLL所處的狀態(tài)輸出時(shí)鐘。
7.根據(jù)權(quán)利要求6所述的裝置，其特征在于，
所述接收模塊包括：接收串行器Serdes發(fā)送側(cè)輸出的恢復(fù)時(shí)鐘；
所述輸出模塊包括：根據(jù)所述DPLL處于的狀態(tài)向串行器Serdes接收側(cè)輸出時(shí)鐘。
8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，還包括：
配置模塊，用于按照所述Serdes發(fā)送側(cè)的參考時(shí)鐘的要求配置所述DPLL內(nèi)部組件的參數(shù)，其中，所述DPLL內(nèi)部組件包括以下至少之一：鑒相器、濾波器、頻率相位控制器。
9.根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述輸出模塊包括：
確定單元，用于確定所述DPLL所處的狀態(tài)，其中，所述狀態(tài)包括以下之一：自由震蕩狀態(tài)、保持狀態(tài)、鎖定狀態(tài)；
輸出單元，用于根據(jù)確定的狀態(tài)輸出時(shí)鐘。
10.根據(jù)權(quán)利要求9所述的裝置，其特征在于，所述輸出單元包括：
當(dāng)所述DPLL所處的狀態(tài)為自由震蕩狀態(tài)時(shí)，所述DPLL根據(jù)配置的所述DPLL內(nèi)部組件的參數(shù)向所述Serdes發(fā)送側(cè)發(fā)送一個(gè)自由時(shí)鐘，其中，所述自由時(shí)鐘的頻率與所述恢復(fù)時(shí)鐘的頻率不相關(guān)；
當(dāng)所述DPLL所處的狀態(tài)為保持狀態(tài)時(shí)，所述DPLL根據(jù)配置的所述DPLL內(nèi)部組件的參數(shù)向所述Serdes發(fā)送端發(fā)送一個(gè)固定頻率的時(shí)鐘，其中，所述固定頻率為所述DPLL前面鎖定過的時(shí)鐘的頻率；
當(dāng)所述DPLL所處的狀態(tài)為鎖定狀態(tài)時(shí)，所述DPLL根據(jù)配置的所述DPLL內(nèi)部組件的參數(shù)對(duì)所述恢復(fù)時(shí)鐘進(jìn)行處理；所述DPLL將處理后的恢復(fù)時(shí)鐘發(fā)送給所述Serdes發(fā)送側(cè)。