FDD-LTE直放站技術(shù)領(lǐng)域本發(fā)明涉及一種FDD-LTE直放站。

背景技術(shù)：
直放站為由天線、射頻雙工器、低噪聲放大器、混頻器、電調(diào)衰減器、濾波器、功率放大器等元器件組成的上、下行放大鏈路。其工作的基本原理是：用前向天線(施主天線)將基站的下行信號接收進(jìn)直放機(jī)，通過低噪放大器將有用信號放大，抑制信號中的噪聲信號，提高信噪比(S/N)；再經(jīng)下變頻至中頻信號，經(jīng)濾波器濾波，中頻放大，再移頻上變頻至射頻，經(jīng)功率放大器放大，由后向天線(重發(fā)天線)發(fā)射到移動臺；同時利用后向天線接收移動臺上行信號，沿相反的路徑由上行放大鏈路處理：即經(jīng)過低噪放大器、下變頻器、濾波器、中放、上變頻器、功率放大器再發(fā)射到基站，從而實(shí)現(xiàn)基站與移動臺的雙向通信。LTE(LongTermEvolution，長期演進(jìn))是基于OFDMA(OrthogonalFrequencyDivisionMultiplexing，正交頻分復(fù)用)技術(shù)由3GPP組織制定的全球通用標(biāo)準(zhǔn)，包括FDD(FrequencyDivisionDuplexing，頻分雙工)和TDD(TimeDivisionDuplexing，時分雙工)兩種模式，分別用于成對頻譜和非成對頻譜。其中，F(xiàn)DD采用兩個獨(dú)立的信道分別進(jìn)行向下傳送和向上傳送信息的技術(shù)。為了防止鄰近的發(fā)射機(jī)和接收機(jī)之間產(chǎn)生相互干擾，在兩個信道之間存在一個保護(hù)頻段?，F(xiàn)有的FDD-LTE直放站的元器件相當(dāng)多，增加電路板設(shè)計(jì)的復(fù)雜度，提高生產(chǎn)成本，且使得直放站的功耗相當(dāng)高，維護(hù)難道高，元器件之間的布線越復(fù)雜，信號的噪聲干擾越嚴(yán)重，影響信號質(zhì)量。

技術(shù)實(shí)現(xiàn)要素：
針對現(xiàn)有技術(shù)的不足，本發(fā)明旨在于提供一種可解決上述技術(shù)問題的FDD-LTE直放站。為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：一種FDD-LTE直放站，其包括上行接收天線、上行發(fā)射天線、第一射頻收發(fā)芯片、下行接收天線、下行發(fā)射天線、第二射頻收發(fā)芯片和FPGA芯片；其中，第一射頻收發(fā)芯片和第二射頻收發(fā)芯片各集成有第一混頻器、中頻濾波器、模數(shù)采樣器、前端衰減器、后端衰減器、數(shù)模采樣器和第二混頻器，第一混頻器依次通過中頻濾波器和模數(shù)采樣器連接前端衰減器，后端衰減器通過數(shù)模采樣器連接混頻器；上行接收天線連接第一射頻收發(fā)芯片的第一混頻器，下行發(fā)射天線連接第一射頻收發(fā)芯片的第二混頻器，第一射頻收發(fā)芯片的前端衰減器和后端衰減器分別連接FPGA芯片；下行接收天線連接第二射頻收發(fā)芯片的第一混頻器，上行發(fā)射天線連接第二射頻發(fā)射芯片的第二混頻器，第二射頻收發(fā)芯片的前端衰減器和后端衰減器分別連接FPGA芯片；上行接收天線用于接收來自移動臺的上行信號；該上行信號通過第一射頻收發(fā)芯片依次進(jìn)行混頻、中頻濾波、模數(shù)采樣和增益處理后，以預(yù)設(shè)采樣速率輸入至FPGA芯片；該FPGA芯片用于獲取該上行信號的功率，以根據(jù)該上行信號功率動態(tài)調(diào)整第一射頻收發(fā)芯片的前端衰減器的前端增益值和第二射頻收發(fā)芯片的后端衰減器的衰減值，再輸出上行信號；上行信號通過第二射頻收發(fā)芯片依次進(jìn)行衰減、數(shù)模采樣和混頻后發(fā)送至上行發(fā)射天線；下行接收天線用于接收來自基站的下行信號；該下行信號通過第二射頻收發(fā)芯片依次進(jìn)行混頻、中頻濾波、模數(shù)采樣和增益處理后，以預(yù)設(shè)采樣速率輸入至FPGA芯片；該FPGA芯片用于獲取該下行信號的下行信號功率，以根據(jù)該下行信號功率動態(tài)調(diào)整第二射頻收發(fā)芯片的前端衰減器的增益值和第一射頻收發(fā)芯片的后端衰減器的衰減值，再輸出下行信號；下行信號通過該第一射頻收發(fā)芯片依次進(jìn)行衰減、數(shù)模采樣和混頻后發(fā)送至下行發(fā)射天線。優(yōu)選地，該FPGA芯片還用于根據(jù)預(yù)設(shè)的實(shí)部直流分量參數(shù)average_i、虛部直流分量參數(shù)average_q、虛部幅度參數(shù)a和實(shí)部幅度參數(shù)b通過公式I和公式II獲取實(shí)部分量data_i1和虛部分量data_q1，進(jìn)而獲得去除直流分量和鏡像分量后的上行信號或下行信號，公式I為data_i1＝data_i-average_i，其中，data_i為上行信號或下行信號的實(shí)部分量信號；公式II為data_q1＝a*data_q+b*data_i-average_q，其中，data_q為上行信號或下行信號的虛部分量信號。優(yōu)選地，第一射頻收發(fā)芯片和第二射頻收發(fā)芯片均為AD80305型號的射頻收發(fā)芯片。優(yōu)選地，該FDD-LTE直放站包括上行接收天線、上行發(fā)射天線、第一射頻收發(fā)芯片、下行接收天線、下行發(fā)射天線、第二射頻收發(fā)芯片和FPGA芯片；其中，第一射頻收發(fā)芯片和第二射頻收發(fā)芯片各集成有第一混頻器、中頻濾波器、模數(shù)采樣器、前端衰減器、后端衰減器、數(shù)模采樣器和第二混頻器，第一混頻器依次通過中頻濾波器和模數(shù)采樣器連接前端衰減器，后端衰減器通過數(shù)模采樣器連接混頻器；上行接收天線連接第一射頻收發(fā)芯片的第一混頻器，下行發(fā)射天線連接第一射頻收發(fā)芯片的第二混頻器，第一射頻收發(fā)芯片的前端衰減器和后端衰減器分別連接FPGA芯片；下行接收天線連接第二射頻收發(fā)芯片的第一混頻器，上行發(fā)射天線連接第二射頻發(fā)射芯片的第二混頻器，第二射頻收發(fā)芯片的前端衰減器和后端衰減器分別連接FPGA芯片；本方法應(yīng)用于該FPGA芯片，其包括以下步驟：步驟A：依次通過上行接收天線和第一射頻收發(fā)芯片接收上行信號；步驟B：獲取該上行信號的功率，以根據(jù)該上行信號功率動態(tài)調(diào)整第一射頻收發(fā)芯片的前端衰減器的前端增益值和第二射頻收發(fā)芯片的后端衰減器的衰減值；步驟C：依次通過第二射頻收發(fā)芯片和上行發(fā)射天線發(fā)出上行信號；步驟D：依次通過下行接收天線和第二射頻收發(fā)信號接收下行信號；步驟E：獲取該下行信號的下行信號功率，以根據(jù)該下行信號功率動態(tài)調(diào)整第二射頻收發(fā)芯片的前端衰減器的增益值和第一射頻收發(fā)芯片的后端衰減器的衰減值；以及步驟F：依次通過第一射頻收發(fā)芯片和下行發(fā)射天線發(fā)出下行信號。優(yōu)選地，本方法在步驟A和步驟B之間，或者步驟C和步驟D之間還包括步驟K：根據(jù)預(yù)設(shè)的實(shí)部直流分量參數(shù)average_i、虛部直流分量參數(shù)average_q、虛部幅度參數(shù)a和實(shí)部幅度參數(shù)b通過通過公式I和公式II獲取實(shí)部分量data_i1和虛部分量data_q1，進(jìn)而獲得去除直流分量和鏡像分量后的上行信號或下行信號，公式I為data_i1＝data_i-average_i，其中，data_i為上行信號或下行信號的實(shí)部分量信號；公式II為data_q1＝a*data_q+b*data_i-average_q，其中，data_q為上行信號或下行信號的虛部分量信號。優(yōu)選地，第二射頻收發(fā)芯片的發(fā)射端電性連接第一射頻收發(fā)芯片的接收端，步驟K的實(shí)部直流分量參數(shù)average_i、虛部直流分量參數(shù)average_q、虛部幅度參數(shù)a和實(shí)部幅度參數(shù)b通過以下子步驟獲?。翰襟EK1：生成并發(fā)送出正弦波信號和余弦波信號，該正弦波信號和余弦波信號依次通過第二射頻收發(fā)芯片和第一射頻收發(fā)芯片返回；步驟K2：接收返回的信號，從返回的信號獲取預(yù)設(shè)采樣點(diǎn)數(shù)量N的實(shí)部分量信號為data_i0,虛部分量信號data_q0；步驟K3：根據(jù)各實(shí)部分量信號為data_i0和虛部分量信號data_q0通過公式III至公式IX統(tǒng)計(jì)獲取實(shí)部直流分量參數(shù)average_i、虛部直流分量參數(shù)average_q、虛部幅度參數(shù)a和實(shí)部幅度參數(shù)b；公式III為其中，e_i指實(shí)部數(shù)據(jù)的歸一化平方和；公式IV為其中，e_q指虛部數(shù)據(jù)的歸一化平方和；公式V為其中，e_iq指實(shí)部虛部數(shù)據(jù)乘積的歸一化累加值；公式VI為a＝1+(e_i-e_q)/(2*e_q)；公式VII為b＝-((1+A)*e_iq)/e_i其中，A指實(shí)部幅度參數(shù)b的調(diào)節(jié)系數(shù)；公式VIII為公式IX為以及步驟K4：存儲實(shí)部直流分量參數(shù)average_i、虛部直流分量參數(shù)average_q、虛部幅度參數(shù)a和實(shí)部幅度參數(shù)b。優(yōu)選地，第一射頻收發(fā)芯片和第二射頻收發(fā)芯片均為AD80305型號的射頻收發(fā)芯片。本發(fā)明的有益效果至少包括以下幾點(diǎn)：1、本發(fā)明通過第一射頻收發(fā)芯片和第二射頻收發(fā)芯片實(shí)現(xiàn)上行信號和下行信號的相關(guān)處理，并通過FPGA動態(tài)調(diào)整第一射頻收發(fā)芯片和第二射頻收發(fā)芯片的前端增益值和后端衰減值，實(shí)現(xiàn)基站和移動臺之間的高質(zhì)量通訊，相對現(xiàn)有的直放站，大大減少元器件，簡化電路布線，縮小直放站的體積，方便后期維護(hù)，提高生產(chǎn)效率和降低生產(chǎn)成本；另外，減少噪聲干擾信號，優(yōu)化通信質(zhì)量。2、本發(fā)明的FPGA實(shí)時對所接收的信號去除直流分量和鏡像分量，優(yōu)化通信質(zhì)量。3、本發(fā)明可快速自動配置各直放站的去除直流分量和鏡像分量參數(shù)，有利于批量生產(chǎn)，且參數(shù)計(jì)算更精準(zhǔn)，優(yōu)化直放站的通信質(zhì)量。附圖說明圖1為本發(fā)明FDD-LTE直放站的較佳實(shí)施方式的電氣連接結(jié)構(gòu)示意圖。圖2為本發(fā)明FDD-LTE直放站的信號處理方法的較佳實(shí)施方式的主要流程圖。具體實(shí)施方式下面將結(jié)合附圖以及具體實(shí)施方式，對本發(fā)明做進(jìn)一步描述：請參見1，本發(fā)明涉及一種FDD-LTE直放站，其較佳實(shí)施方式包括上行接收天線、上行發(fā)射天線、第一射頻收發(fā)芯片、下行接收天線、下行發(fā)射天線、第二射頻收發(fā)芯片和FPGA(Field－ProgrammableGateArray，現(xiàn)場可編程門陣列)芯片。其中，第一射頻收發(fā)芯片和第二射頻收發(fā)芯片各集成有第一混頻器、中頻濾波器、模數(shù)采樣器、前端衰減器、后端衰減器、數(shù)模采樣器和第二混頻器，第一混頻器依次通過中頻濾波器和模數(shù)采樣器連接前端衰減器，后端衰減器通過數(shù)模采樣器連接混頻器。上行接收天線連接第一射頻收發(fā)芯片的第一混頻器，下行發(fā)射天線連接第一射頻收發(fā)芯片的第二混頻器，第一射頻收發(fā)芯片的前端衰減器和后端衰減器分別連接FPGA芯片；下行接收天線連接第二射頻收發(fā)芯片的第一混頻器，上行發(fā)射天線連接第二射頻發(fā)射芯片的第二混頻器，第二射頻收發(fā)芯片的前端衰減器和后端衰減器分別連接FPGA芯片。上行接收天線用于接收來自移動臺的上行信號；該上行信號通過第一射頻收發(fā)芯片依次進(jìn)行混頻、中頻濾波、模數(shù)采樣和增益處理后，以預(yù)設(shè)采樣速率如61.44M輸入至FPGA芯片；該FPGA芯片用于獲取該上行信號的功率，以根據(jù)該上行信號功率動態(tài)調(diào)整第一射頻收發(fā)芯片的前端衰減器的前端增益值和第二射頻收發(fā)芯片的后端衰減器的衰減值，再輸出該上行信號；該上行信號通過第二射頻收發(fā)芯片依次進(jìn)行衰減、數(shù)模采樣和混頻后發(fā)送至上行發(fā)射天線；下行接收天線用于接收來自基站的下行信號；該下行信號通過第二射頻收發(fā)芯片依次進(jìn)行混頻、中頻濾波、模數(shù)采樣和增益處理后，以預(yù)設(shè)采樣速率如61.44M輸入至FPGA芯片；該FPGA芯片用于獲取該下行信號的下行信號功率，以根據(jù)該下行信號功率動態(tài)調(diào)整第二射頻收發(fā)芯片的前端衰減器的增益值和第一射頻收發(fā)芯片的后端衰減器的衰減值，再輸出該下行信號；該下行信號通過該第一射頻收發(fā)芯片依次進(jìn)行衰減、數(shù)模采樣和混頻后發(fā)送至下行發(fā)射天線。本發(fā)明通過第一射頻收發(fā)芯片和第二射頻收發(fā)芯片實(shí)現(xiàn)上行信號和下行信號的相關(guān)處理，并通過FPGA動態(tài)調(diào)整第一射頻收發(fā)芯片和第二射頻收發(fā)芯片的前端增益值和后端衰減值，實(shí)現(xiàn)基站和移動臺之間的高質(zhì)量通訊，相對現(xiàn)有的直放站，大大減少元器件，簡化電路布線，縮小直放站的體積，方便后期維護(hù)，提高生產(chǎn)效率和降低生產(chǎn)成本；另外，減少噪聲干擾信號，優(yōu)化通信質(zhì)量。本實(shí)施例中，為去除FPGA芯片所接收的上行信號和下行信號存在的直流分量，該FPGA芯片還用于根據(jù)預(yù)設(shè)的實(shí)部直流分量參數(shù)average_i、虛部直流分量參數(shù)average_q、虛部幅度參數(shù)a和實(shí)部幅度參數(shù)b通過公式I和公式II獲取實(shí)部分量data_i1和虛部分量data_q1，進(jìn)而獲得去除直流分量和鏡像分量后的上行信號或下行信號，公式I為data_i1＝data_i-average_i，其中，data_i為上行信號或下行信號的實(shí)部分量信號；公式II為data_q1＝a*data_q+b*data_i-average_q，其中，data_q為上行信號或下行信號的虛部分量信號。如此，F(xiàn)PGA芯片將來自第一射頻收發(fā)芯片或第二射頻收發(fā)芯片的接收信號去除直流分量和鏡像分量后才輸出，可優(yōu)化通訊質(zhì)量。優(yōu)選地，第一射頻收發(fā)芯片和第二射頻收發(fā)芯片均為AD80305型號的射頻收發(fā)芯片。本發(fā)明還涉及一種FDD-LTE直放站的信號處理方法，應(yīng)用于上述FPGA芯片，其包括以下步驟：步驟A：依次通過上行接收天線和第一射頻收發(fā)芯片接收上行信號；步驟B：獲取該上行信號的功率，以根據(jù)該上行信號功率動態(tài)調(diào)整第一射頻收發(fā)芯片的前端衰減器的前端增益值和第二射頻收發(fā)芯片的后端衰減器的衰減值；步驟C：依次通過第二射頻收發(fā)芯片和上行發(fā)射天線發(fā)出上行信號；步驟D：依次通過下行接收天線和第二射頻收發(fā)信號接收下行信號；步驟E：獲取該下行信號的下行信號功率，以根據(jù)該下行信號功率動態(tài)調(diào)整第二射頻收發(fā)芯片的前端衰減器的增益值和第一射頻收發(fā)芯片的后端衰減器的衰減值；以及步驟F：依次通過第一射頻收發(fā)芯片和下行發(fā)射天線發(fā)出下行信號。本實(shí)施例中，本方法在步驟A和步驟B之間，或者步驟C和步驟D之間還包括步驟K：根據(jù)預(yù)設(shè)的實(shí)部直流分量參數(shù)average_i、虛部直流分量參數(shù)average_q、虛部幅度參數(shù)a和實(shí)部幅度參數(shù)b通過通過公式I和公式II獲取實(shí)部分量data_i1和虛部分量data_q1，進(jìn)而獲得去除直流分量和鏡像分量后的上行信號或下行信號，公式I為data_i1＝data_i-average_i，其中，data_i為上行信號或下行信號的實(shí)部分量信號；公式II為data_q1＝a*data_q+b*data_i-average_q，其中，data_q為上行信號或下行信號的虛部分量信號。上述步驟A至步驟C實(shí)現(xiàn)上行鏈路的通信，步驟D至步驟F實(shí)現(xiàn)下行鏈路的通信，上行鏈路的通信步驟和下行鏈路的通信步驟之間沒有先后時序之分，圖2僅給出其中一種可能方案，圖2的流程順序不限定本方法保護(hù)范圍。優(yōu)選地，第二射頻收發(fā)芯片的發(fā)射端電性連接第一射頻收發(fā)芯片的接收端(僅在參數(shù)計(jì)算時電性連接，正常通信中不連接)，步驟K的實(shí)部直流分量參數(shù)average_i、虛部直流分量參數(shù)average_q、虛部幅度參數(shù)a和實(shí)部幅度參數(shù)b通過以下子步驟獲?。翰襟EK1：生成并發(fā)送出正弦波信號和余弦波信號，該正弦波信號和余弦波信號依次通過第二射頻收發(fā)芯片和第一射頻收發(fā)芯片返回；如此，正弦波信號和余弦波信號在鏈路傳輸中產(chǎn)生的直流分量和鏡像分量可直接由FPGA芯片獲取。步驟K2：接收返回的信號，從返回的信號獲取預(yù)設(shè)采樣點(diǎn)數(shù)量N的實(shí)部分量信號為data_i0,虛部分量信號data_q0；優(yōu)選地，N可為128。步驟K3：根據(jù)各實(shí)部分量信號為data_i0和虛部分量信號data_q0通過公式III至公式IX統(tǒng)計(jì)獲取實(shí)部直流分量參數(shù)average_i、虛部直流分量參數(shù)average_q、虛部幅度參數(shù)a和實(shí)部幅度參數(shù)b；公式III為其中，e_i指實(shí)部數(shù)據(jù)的歸一化平方和；公式IV為其中，e_q指虛部數(shù)據(jù)的歸一化平方和；公式V為其中，e_iq指實(shí)部虛部數(shù)據(jù)乘積的歸一化累加值；公式VI為a＝1+(e_i-e_q)/(2*e_q)；公式VII為b＝-((1+A)*e_iq)/e_i，其中，A指實(shí)部幅度參數(shù)b的調(diào)節(jié)系數(shù)；公式VIII為公式IX為步驟K4：存儲實(shí)部直流分量參數(shù)average_i、虛部直流分量參數(shù)average_q、虛部幅度參數(shù)a和實(shí)部幅度參數(shù)b。如此，相對手動配置，通過此方式快速自動配置各直放站的參數(shù)，有利于批量生產(chǎn)，且參數(shù)計(jì)算更精準(zhǔn)，優(yōu)化直放站的通信質(zhì)量。對于本領(lǐng)域的技術(shù)人員來說，可根據(jù)以上描述的技術(shù)方案以及構(gòu)思，做出其它各種相應(yīng)的改變以及變形，而所有的這些改變以及變形都應(yīng)該屬于本發(fā)明權(quán)利要求的保護(hù)范圍之內(nèi)。