軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁方法及其裝置制造方法
【專利摘要】本發(fā)明涉及一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁方法及其裝置，該方法包括兩種三取二操作，分別為對數(shù)據(jù)處理模塊的系統(tǒng)狀態(tài)的三取二操作和對輸出模塊的輸出數(shù)據(jù)的三取二操作，所述對系統(tǒng)狀態(tài)的三取二操作由軟件仲裁模塊完成，所述對輸出數(shù)據(jù)的三取二操作由硬件仲裁模塊完成；所述的裝置包括包括第一通道、第二通道、第三通道和硬件仲裁模塊，三個(gè)通道分別包括對應(yīng)主處理器和硬件比較器，三個(gè)主處理器兩兩連接，并分別與各自對應(yīng)通道的硬件比較器連接，三個(gè)硬件比較器分別與硬件仲裁模塊連接。與現(xiàn)有技術(shù)相比，本發(fā)明具有高效、可靠等優(yōu)點(diǎn)。
【專利說明】軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁方法及其裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種三取二安全計(jì)算機(jī)系統(tǒng)，尤其是涉及一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁方法及其裝置。
【背景技術(shù)】
[0002]應(yīng)用在軌道交通行業(yè)中的三取二安全計(jì)算機(jī)系統(tǒng)，有三個(gè)計(jì)算通道，每個(gè)通道都對接收到的數(shù)據(jù)進(jìn)行邏輯運(yùn)算，之后向外部設(shè)備輸出邏輯運(yùn)算結(jié)果，三個(gè)通道的輸出數(shù)據(jù)需要時(shí)刻保持一致，為了保持三個(gè)通道的輸出數(shù)據(jù)的一致性，需要對三個(gè)通道輸出數(shù)據(jù)進(jìn)行多數(shù)表決，發(fā)現(xiàn)其中數(shù)據(jù)不一致的通道，將該通道從系統(tǒng)中剔除。
[0003]目前已有的三取二安全計(jì)算機(jī)系統(tǒng)中，為了保證三個(gè)通道的輸出數(shù)據(jù)的一致性，會采用一些仲裁方法來比較三個(gè)通道的輸出數(shù)據(jù)來保證數(shù)據(jù)的一致性，但這些仲裁方法有以下不足:
[0004]I) 一些三取二系統(tǒng)采用全軟件仲裁方法，該方法完全依賴于計(jì)算機(jī)的運(yùn)算能力，仲裁的實(shí)時(shí)性不夠好，而且仲裁的結(jié)果準(zhǔn)確度不高。
[0005]2)全軟件仲裁對軟件設(shè)計(jì)的安全性要求特別高，對仲裁結(jié)果處理不能完全滿足三取二安全計(jì)算機(jī)的安全性要求，尤其是在安全完整性等級為SIL4的系統(tǒng)；
[0006]3) 一些三取二系統(tǒng)采用全硬件仲裁方法，該方法需要設(shè)計(jì)復(fù)雜的仲裁邏輯電路，實(shí)現(xiàn)比較困難，而且增加了開發(fā)成本；
[0007]4)全硬件仲裁方法對仲裁器的安全性要求比較高，仲裁器容易出現(xiàn)單點(diǎn)故障，從而使仲裁器失效。
[0008]5)很多三取二系統(tǒng)，三個(gè)通道本身硬件或者軟件設(shè)計(jì)都是一樣，不能有效的避免各個(gè)通道間的共模失效。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁方法及其裝置。
[0010]本發(fā)明的目的可以通過以下技術(shù)方案來實(shí)現(xiàn):
[0011]一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁方法，其特征在于，該方法包括兩種三取二操作，分別為對數(shù)據(jù)處理模塊的系統(tǒng)狀態(tài)的三取二操作和對輸出模塊的輸出數(shù)據(jù)的三取二操作，所述對系統(tǒng)狀態(tài)的三取二操作由軟件仲裁模塊完成，所述對輸出數(shù)據(jù)的三取二操作由硬件仲裁模塊完成。
[0012]所述方法包括以下步驟；
[0013]I)裝置啟動后，對裝置各個(gè)模塊進(jìn)行初始化；
[0014]2)操作系統(tǒng)啟動后，對系統(tǒng)軟件模塊進(jìn)行初始化，并創(chuàng)建主處理任務(wù)；
[0015]3)主處理任務(wù)傳輸交換各通道的系統(tǒng)狀態(tài)，并發(fā)送給軟件表決模塊；
[0016]4)軟件仲裁模塊比較各通道系統(tǒng)狀態(tài)是否一致，若為是，則執(zhí)行步驟6)，否則執(zhí)行步驟5)；
[0017]5)軟件仲裁模塊識別并剔除異常的通道，并返回步驟3)；
[0018]6)各通道中的主處理器接收輸入數(shù)據(jù)；
[0019]7)主處理器接對輸入的數(shù)據(jù)進(jìn)行處理，并輸出數(shù)據(jù)；
[0020]8)硬件比較器對輸出數(shù)據(jù)進(jìn)行一致性比較，并將比較結(jié)果發(fā)送給硬件仲裁模塊；
[0021]9)硬件仲裁模塊根據(jù)比較結(jié)果判斷是否存在不一致的通道，若為是，則執(zhí)行步驟
10)，否則返回步驟3)；
[0022]10)將不一致的通道數(shù)據(jù)從系統(tǒng)中剔除，并返回步驟3)。
[0023]所述步驟6)包括子步驟:
[0024]6-1)主處理器判斷是否是數(shù)據(jù)輸入，若為是，則執(zhí)行步驟6-2)，若為否，則執(zhí)行步驟3)；
[0025]6-2)主處理器接收輸入的數(shù)據(jù)，并執(zhí)行步驟7)。
[0026]一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁方法的裝置，其特征在于，該裝置包括第一通道、第二通道、第三通道和硬件仲裁模塊，三個(gè)通道分別包括對應(yīng)主處理器和硬件比較器，三個(gè)主處理器兩兩連接，并分別與各自對應(yīng)通道的硬件比較器連接，三個(gè)硬件比較器分別與硬件仲裁模塊連接；
[0027]所述硬件比較器分別從對應(yīng)主處理器處接收數(shù)據(jù)，同一時(shí)刻從其他主處理器獲取數(shù)據(jù)，將數(shù)據(jù)進(jìn)行比較，所述硬件仲裁模塊從硬件比較器接收比較結(jié)果信號，對比較結(jié)果進(jìn)行表決，發(fā)現(xiàn)并剔除輸出數(shù)據(jù)異常的通道。
[0028]所述三個(gè)主處理器、三個(gè)硬件比較器和硬件仲裁模塊均由獨(dú)立的電源模塊供電。
[0029]所述主處理器均包括微處理器、RAM、Flash、網(wǎng)口芯片、串口芯片和PCI橋接芯片，所述硬件比較器由CPLD邏輯模塊組成，所述硬件仲裁模塊由CPLD邏輯模塊和微處理器組成，所述主處理器通過CPCI總線分別與對應(yīng)的硬件比較器連接，所述主處理模塊與輸入輸出接口單元之間通過網(wǎng)絡(luò)連接。
[0030]所述三個(gè)通道的軟件模塊包括網(wǎng)絡(luò)通信模塊、串口通信模塊、主處理模塊、時(shí)鐘同步豐旲塊和錯誤處理1旲塊；
[0031]網(wǎng)絡(luò)通信模塊，用于通過網(wǎng)絡(luò)協(xié)議接收輸入數(shù)據(jù)和發(fā)送輸出數(shù)據(jù)，數(shù)據(jù)包括狀態(tài)信息和控制命令；
[0032]串口通信模塊，用于通過串口協(xié)議接收發(fā)送狀態(tài)信息，狀態(tài)信息包括運(yùn)行狀態(tài)和數(shù)據(jù)比較結(jié)果；
[0033]主處理模塊，用于對輸入的數(shù)據(jù)進(jìn)行邏輯處理，并輸出；同時(shí)采集輸出數(shù)據(jù)比較結(jié)果，然后進(jìn)行一致性仲裁，主處理器的運(yùn)行狀態(tài)進(jìn)行維護(hù)管理；
[0034]時(shí)鐘同步模塊，用于負(fù)責(zé)產(chǎn)生時(shí)鐘驅(qū)動信號，與其他的主處理器按照毫秒級進(jìn)行周期時(shí)鐘同步；
[0035]軟件仲裁模塊，用于負(fù)責(zé)產(chǎn)生對通道間的系統(tǒng)狀態(tài)進(jìn)行仲裁；
[0036]錯誤處理模塊，用于在主處理器出現(xiàn)數(shù)據(jù)不一致或者其他異常時(shí)，會進(jìn)行錯誤處理，在錯誤日志文件中記錄錯誤情況，并進(jìn)行相應(yīng)的報(bào)警。
[0037]所述三個(gè)通道的硬件比較器相同，三個(gè)通道的主處理器硬件不同，其中兩個(gè)通道的主處理器為PowerPC，另一個(gè)通道的主處理器為ARM。[0038]所述三個(gè)通道的主處理器上運(yùn)行的操作系統(tǒng)不同，其中兩個(gè)通道的主處理器上運(yùn)行的操作系統(tǒng)是vxWorks嵌入式操作系統(tǒng)，另一個(gè)通道的主處理器上運(yùn)行的操作系統(tǒng)是QNX嵌入式操作系統(tǒng)。
[0039]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0040]I)采用軟件仲裁模塊對系統(tǒng)狀態(tài)進(jìn)行仲裁，可以預(yù)先發(fā)現(xiàn)系統(tǒng)處理模塊異常。
[0041]2)采用硬件比較器和硬件仲裁模塊，比較、仲裁速度快，實(shí)時(shí)性好。
[0042]3)通過軟硬件結(jié)合，降低硬件仲裁的邏輯復(fù)雜程度，也降低了開發(fā)難度和成本。
[0043]4)通過軟件仲裁模塊和硬件仲裁模塊的雙重表決，保證了仲裁的準(zhǔn)確性和可靠性，滿足軌道交通行業(yè)的安全性要求。
[0044]5)通過分布式比較，可以克服出現(xiàn)單點(diǎn)故障的問題。
[0045]6)可以快速識別輸出不一致的通道，并將其從系統(tǒng)中剔除。
[0046]7)對三個(gè)通道的硬件和軟件進(jìn)行異構(gòu)設(shè)計(jì)，有效的避免了三個(gè)通道之間的共模失效，提高了系統(tǒng)安全性。
【專利附圖】

【附圖說明】
[0047]圖1為本發(fā)明原理圖；
[0048]圖2為本發(fā)明方法的流程圖；
[0049]圖3為本發(fā)明裝置的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0050]下面結(jié)合附圖和具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)說明。本實(shí)施例以本發(fā)明技術(shù)方案為前提進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過程，但本發(fā)明的保護(hù)范圍不限于下述的實(shí)施例。
[0051]如圖1所示，一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁方法，該方法包括兩種三取二操作，分別為對數(shù)據(jù)處理模塊的系統(tǒng)狀態(tài)的三取二操作和對輸出模塊的輸出數(shù)據(jù)的三取二操作，對系統(tǒng)狀態(tài)的三取二操作由軟件仲裁模塊完成，對輸出數(shù)據(jù)的三取二操作由硬件仲裁模塊完成。
[0052]如圖2所示，該方法包括以下步驟:
[0053]I)裝置啟動后，對設(shè)備各個(gè)模塊進(jìn)行初始化；
[0054]2)操作系統(tǒng)啟動后，對系統(tǒng)軟件模塊進(jìn)行初始化，創(chuàng)建主處理任務(wù)；
[0055]3)主處理任務(wù)，將本通道的系統(tǒng)狀態(tài)發(fā)送兩外的通道，并從其他通道接收系統(tǒng)狀態(tài)；
[0056]4)運(yùn)行軟件表決模塊，對三個(gè)通道的系統(tǒng)狀態(tài)進(jìn)行一致性表決；
[0057]5)判斷三個(gè)通道的系統(tǒng)狀態(tài)是否一致，如果有不一致的通道，執(zhí)行步驟6)，否則，執(zhí)行步驟7)；
[0058]6)識別系統(tǒng)狀態(tài)不一致的通道，將其從系統(tǒng)中剔除，返回步驟3)。
[0059]7)主處理器接收輸入數(shù)據(jù)；
[0060]8)判斷是否接收到輸入數(shù)據(jù)，如果有執(zhí)行步驟9)，否則返回執(zhí)行步驟3)；
[0061]9)主處理器對輸入數(shù)據(jù)進(jìn)行邏輯處理，輸出數(shù)據(jù)；[0062]10)硬件比較器會對將其他本通道的數(shù)據(jù)與輸出數(shù)據(jù)進(jìn)行比較，將比較結(jié)果傳遞給硬件仲裁模塊；
[0063]11)硬件仲裁模塊對比較結(jié)果進(jìn)行表決，判斷是否存在不一致的通道，如果有，識別數(shù)據(jù)不一致的通道，將其從系統(tǒng)中剔除，返回執(zhí)行步驟3)；
[0064]如圖2所示，本發(fā)明軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁的裝置，該裝置包括第一通道1、第二通道2、第三通道3、軟件仲裁模塊和硬件仲裁模塊A，三個(gè)通道1、2、3分別包括對應(yīng)主處理器Ml、M2、M3和硬件比較器Cl、C2、C3，三個(gè)主處理器Ml、M2、M3通過串口線兩兩連接，還分別和各自對應(yīng)通道的硬件比較器Cl、C2、C3連接，三個(gè)硬件比較器Cl、C2、C3均通過串口線和硬件仲裁器A連接；
[0065]軟件仲裁模塊對系統(tǒng)狀態(tài)進(jìn)行三取二操作，剔除系統(tǒng)狀態(tài)異常的通道，硬件比較器C1、C2、C3分別從對應(yīng)主處理器M1、M2、M3處接收數(shù)據(jù)，同一時(shí)刻從其他主處理器獲取數(shù)據(jù)，將數(shù)據(jù)進(jìn)行比較，并將比較結(jié)果放到寄存器，數(shù)據(jù)比較的速率是2Mbit / s，硬件仲裁模塊A從硬件比較器Cl、C2、C3接收比較結(jié)果信號，對比較結(jié)果進(jìn)行表決，發(fā)現(xiàn)并剔除輸出數(shù)據(jù)異常的通道。
[0066]另外本方法為了有效避免三個(gè)通道可能因軟件或者硬件設(shè)計(jì)帶來的共模失效，對三個(gè)通道進(jìn)行軟件與硬件的異構(gòu)設(shè)計(jì)，提高三取二系統(tǒng)的安全性。本方法提供一種軟硬件異構(gòu)的通道軟硬件設(shè)計(jì)方案，在三個(gè)通道的硬件板卡上的處理器芯片和運(yùn)行的軟件操作系統(tǒng)進(jìn)行相異處理，具體的相異情況如下表:
[0067]表1
[0068]
【權(quán)利要求】
1.一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁方法，其特征在于，該方法包括兩種三取二操作，分別為對數(shù)據(jù)處理模塊的系統(tǒng)狀態(tài)的三取二操作和對輸出模塊的輸出數(shù)據(jù)的三取二操作，所述對系統(tǒng)狀態(tài)的三取二操作由軟件仲裁模塊完成，所述對輸出數(shù)據(jù)的三取二操作由硬件仲裁模塊完成。
2.根據(jù)權(quán)利要求1所述的一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁方法，其特征在于，所述方法包括以下步驟: 1)裝置啟動后，對裝置各個(gè)模塊進(jìn)行初始化； 2)操作系統(tǒng)啟動后，對系統(tǒng)軟件模塊進(jìn)行初始化，并創(chuàng)建主處理任務(wù)； 3)主處理任務(wù)傳輸交換各通道的系統(tǒng)狀態(tài)，并發(fā)送給軟件表決模塊； 4)軟件仲裁模塊比較各通道系統(tǒng)狀態(tài)是否一致，若為是，則執(zhí)行步驟6)，否則執(zhí)行步驟5)； 5)軟件仲裁模塊識別并剔除異常的通道，并返回步驟3)； 6)各通道中的主處理器接收輸入數(shù)據(jù)； 7)主處理器接對輸入的數(shù)據(jù)進(jìn)行處理，并輸出數(shù)據(jù)； 8)硬件比較器對輸出數(shù)據(jù)進(jìn)行一致性比較，并將比較結(jié)果發(fā)送給硬件仲裁模塊； 9)硬件仲裁模塊根據(jù)比較結(jié)果判斷是否存在不一致的通道，若為是，則執(zhí)行步驟10)，否則返回步驟3)； 10)將不一致的通道數(shù)據(jù)從系統(tǒng)中剔除，并返回步驟3)。
3.根據(jù)權(quán)利要求2所述的一種軟硬件的結(jié)合三取二安全數(shù)據(jù)處理與仲裁的方法，其特征在于，所述步驟6)包括子步驟: 6-1)主處理器判斷是否是數(shù)據(jù)輸入，若為是，則執(zhí)行步驟6-2)，若為否，則執(zhí)行步驟3)； 6-2)主處理器接收輸入的數(shù)據(jù)，并執(zhí)行步驟7)。
4.一種實(shí)施權(quán)利要求1-3任一所述的軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁方法的裝置，其特征在于，該裝置包括第一通道(I)、第二通道(2)、第三通道(3)和硬件仲裁模塊(A)，三個(gè)通道(1、2、3)分別包括對應(yīng)主處理器(MUM2,M3)和硬件比較器(C1、C2、C3)，三個(gè)主處理器(M1、M2、M3)兩兩連接，并分別與各自對應(yīng)通道的硬件比較器(C1、C2、C3)連接，三個(gè)硬件比較器(C1、C2、C3)分別與硬件仲裁模塊(A)連接； 所述硬件比較器(C1、C2、C3)分別從對應(yīng)主處理器(M1、M2、M3)處接收數(shù)據(jù)，同一時(shí)刻從其他主處理器獲取數(shù)據(jù)，將數(shù)據(jù)進(jìn)行比較，所述硬件仲裁模塊(A)從硬件比較器(C1、C2、C3)接收比較結(jié)果信號，對比較結(jié)果進(jìn)行表決，發(fā)現(xiàn)并剔除輸出數(shù)據(jù)異常的通道。
5.根據(jù)權(quán)利要求4所述的一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁的裝置，其特征在于，所述三個(gè)主處理器(Ml、M2、M3)、三個(gè)硬件比較器(C1、C2、C3)和硬件仲裁模塊(A)均由獨(dú)立的電源模塊供電。
6.根據(jù)權(quán)利要求4所述的一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁的裝置，其特征在于，所述主處理器(M1、M2、M3)均包括微處理器、RAM、Flash、網(wǎng)口芯片、串口芯片和PCI橋接芯片，所述硬件比較器(Cl、C2、C3)由CPLD邏輯模塊組成，所述硬件仲裁模塊(A)由CPLD邏輯模塊和微處理器組成，所述主處理器(M1、M2、M3)通過CPCI總線分別與對應(yīng)的硬件比較器(C1、C2、C3)連接，所述主處理模塊(Ml、M2、M3)與輸入輸出接口單元之間通過網(wǎng)絡(luò)連接。
7.根據(jù)權(quán)利要求4所述的一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁的裝置，其特征在于，所述三個(gè)通道的軟件模塊包括網(wǎng)絡(luò)通信模塊、串口通信模塊、主處理模塊、時(shí)鐘同步豐旲塊和錯誤處理1旲塊； 網(wǎng)絡(luò)通信模塊，用于通過網(wǎng)絡(luò)協(xié)議接收輸入數(shù)據(jù)和發(fā)送輸出數(shù)據(jù)，數(shù)據(jù)包括狀態(tài)信息和控制命令； 串口通信模塊，用于通過串口協(xié)議接收發(fā)送狀態(tài)信息，狀態(tài)信息包括運(yùn)行狀態(tài)和數(shù)據(jù)比較結(jié)果； 主處理模塊，用于對輸入的數(shù)據(jù)進(jìn)行邏輯處理，并輸出；同時(shí)采集輸出數(shù)據(jù)比較結(jié)果，然后進(jìn)行一致性仲裁，主處理器的運(yùn)行狀態(tài)進(jìn)行維護(hù)管理； 時(shí)鐘同步模塊，用于負(fù)責(zé)產(chǎn)生時(shí)鐘驅(qū)動信號，與其他的主處理器按照毫秒級進(jìn)行周期時(shí)鐘同步； 軟件仲裁模塊，用于負(fù)責(zé)產(chǎn)生對通道間的系統(tǒng)狀態(tài)進(jìn)行仲裁； 錯誤處理模塊，用于在主處理器出現(xiàn)數(shù)據(jù)不一致或者其他異常時(shí)，會進(jìn)行錯誤處理，在錯誤日志文件中記錄錯誤情況，并進(jìn)行相應(yīng)的報(bào)警。
8.根據(jù)權(quán)利要求4所述的 一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁的裝置，其特征在于，所述三個(gè)通道(1、2、3)的硬件比較器相同，三個(gè)通道的主處理器硬件不同，其中兩個(gè)通道的主處理器為PowerPC，另一個(gè)通道的主處理器為ARM。
9.根據(jù)權(quán)利要求4所述的一種軟硬件結(jié)合的三取二安全數(shù)據(jù)處理與仲裁的裝置，其特征在于，所述三個(gè)通道(1、2、3)的主處理器上運(yùn)行的操作系統(tǒng)不同，其中兩個(gè)通道的主處理器上運(yùn)行的操作系統(tǒng)是vxWorks嵌入式操作系統(tǒng)，另一個(gè)通道的主處理器上運(yùn)行的操作系統(tǒng)是QNX嵌入式操作系統(tǒng)。
【文檔編號】H04L29/06GK103929424SQ201410158066
【公開日】2014年7月16日 申請日期:2014年4月18日 優(yōu)先權(quán)日:2014年4月18日
【發(fā)明者】張磊, 徐軍, 汪明新, 周宇恒, 房增華, 陳慶安, 郭麗曉 申請人:卡斯柯信號有限公司