一種基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，包括多個RapidIO節(jié)點和RapidIO交換機，所述RapidIO節(jié)點是系統(tǒng)平臺上的多個分布式數(shù)據(jù)采集終端，所述RapidIO節(jié)點與所述RapidIO交換機之間通過光纖進行連接，RapidIO交換機之間通過光纖總線進行級聯(lián)或者交叉互聯(lián)。本發(fā)明實現(xiàn)了RapidIO系統(tǒng)的區(qū)域互聯(lián)，可應用于裝甲車輛平臺各設(shè)備機箱間的高速互聯(lián)，提高整車信息系統(tǒng)的實時數(shù)據(jù)交換、處理能力。
【專利說明】—種基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及RapidIO協(xié)議的光電傳輸技術(shù),更具體的說,涉及一種基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)的設(shè)計。
【背景技術(shù)】
[0002]基于高性能的包交換互聯(lián)技術(shù)而出現(xiàn)的RapidIO架構(gòu)，其主要功能是完成在一個系統(tǒng)內(nèi)的微處理器、DSP、通信和網(wǎng)絡(luò)處理器、系統(tǒng)儲存器以及外設(shè)之間高速的數(shù)據(jù)傳輸。它主要適用于網(wǎng)絡(luò)和通信設(shè)備、企業(yè)儲存庫和其它高性能的嵌入式市場，它通過提供帶寬、軟件獨立性、容錯性和短等待時間，滿足用戶對數(shù)據(jù)高速、實時傳輸?shù)男枨?。目前，在實現(xiàn)芯片到芯片之間、板與板之間的高速互連上，RapidIO所體現(xiàn)的優(yōu)勢被廣泛認同。
[0003]而基于RapidIO協(xié)議的光纖總線，不同于RapidIO技術(shù)在系統(tǒng)內(nèi)部短距互連的常規(guī)應用，該總線通過高性能、抗干擾的光纖通道，實現(xiàn)系統(tǒng)區(qū)域的RapidIO互連(SystemArea Network)，而且這種互連是一種緊耦合互連，可應用于空間分布式系統(tǒng)，有助于提高系統(tǒng)的協(xié)同處理性能。在裝甲車輛平臺上，RapidIO光纖總線可用于多路高清視頻、雷達陣列等千兆位數(shù)據(jù)實時傳輸，提升裝甲車輛平臺的信息匯聚、傳輸以及實時處理、響應能力。

【發(fā)明內(nèi)容】

[0004]本發(fā)明針對現(xiàn)有的RapidIO互聯(lián)架構(gòu)，提供一種基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，構(gòu)建一套完整的可拓展總線節(jié)點硬件解決方案，具有高速率、長距離、抗干擾的信號傳輸特性，可應用于空間分布式系統(tǒng)，有助于提高系統(tǒng)的協(xié)同處理性能。
[0005]為達到上述目的，本發(fā)明所采用的技術(shù)方案如下:
[0006]一種基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，包括多個RapidIO節(jié)點和RapidIO交換機，所述Rap i dIO節(jié)點是系統(tǒng)平臺上的多個分布式數(shù)據(jù)采集終端，所述Rap i dIO節(jié)點與所述RapidIO交換機之間通過光纖進行連接。
[0007]所述RapidIO交換機包括RapidIO交換板卡和與RapidIO交換板卡通過VPX接口連接的后IO板，所述后IO板用于將RapidIO交換板卡的RapidIO接口轉(zhuǎn)換成多個光纖接口，用于多個RapidIO交換機之間的光纖級聯(lián)。
[0008]所述RapidIO交換機包括RapidIO交換板卡和與RapidIO交換板卡通過VPX接口連接的背板，所述背板用于將RapidIO交換板卡的RapidIO接口擴展成多個，用于多個RapidIO交換機之間的背板級聯(lián)。
[0009]所述RapidIO交換板卡中的P2 口提供2路X 4的RapidIO數(shù)據(jù)通道，Pl 口提供I路X4的RapidIO數(shù)據(jù)通道，PO 口提供電源、時鐘以及I2C和GA引腳。
[0010]所述P2 口和Pl 口的每路X4的RapidIO數(shù)據(jù)通道的串行速率12.5Gb/s，數(shù)據(jù)帶寬 10Gb/so
[0011]所述后10板采用支持XAUI接口的光模塊，通過3.125Gb/sX4的速率，實現(xiàn)RapidIO交換板卡的P2 口的后10擴展。[0012]所述RapidIO交換板卡內(nèi)部光收發(fā)是通過電平匹配，將4路串行Xl的RapidIO數(shù)據(jù)通道AC耦合到SFP光模塊，通過光纖傳輸RapidIO數(shù)據(jù)。
[0013]所述4路串行X I的RapidIO數(shù)據(jù)通道的串行速率2.5Gb/s，數(shù)據(jù)帶寬2Gb/s。
[0014]所述RapidIO節(jié)點將采集到的數(shù)據(jù)通過FPGA進行處理，使其滿足RapidIO標準，再傳輸?shù)絉apidIO交換機上。
[0015]所述RapidIO交換板卡上的控制系統(tǒng)采用PowerPC處理器,完成交換板卡芯片的初始化上電配置，以及通過I2C上報網(wǎng)絡(luò)狀態(tài)，實現(xiàn)外部故障管理，流量控制的功能。
[0016]本發(fā)明提出的采用RapidIO互連協(xié)議的光纖總線硬件系統(tǒng)，與常規(guī)總線系統(tǒng)相比具有以下特點:
[0017](I)傳輸特性:通過光電轉(zhuǎn)換的信號傳輸具有高速率、長距離、抗干擾等特點；
[0018](2)邏輯層特性:支持基于儲存器映射的I/O邏輯操作、基于端口的消息傳遞和基于硬件一致性的全局共享分布式儲存器，可應用于空間分布式系統(tǒng)，有助于提高系統(tǒng)的協(xié)同處理性能；
[0019](3)流量控制特性:采用先進的鏈路級流量控制(物理層字符流量控制)和端到端流量控制技術(shù)(邏輯鏈路層的數(shù)據(jù)包流量控制)，保證用戶所需的QoS水平；
[0020](4)延遲特性:具有少量的競爭和仲裁開銷，較高的操作頻率和分離、并發(fā)的應答路徑，任意包交換延遲可控制在75ns以下。
【專利附圖】

【附圖說明】
[0021]圖1是本發(fā)明所提供的硬件系統(tǒng)實施例一的構(gòu)架示意圖；
[0022]圖2是本發(fā)明所提供的硬件系統(tǒng)實施例二的構(gòu)架示意圖；
[0023]圖3是本發(fā)明的RapidIO節(jié)點電氣連接示意圖；
[0024]圖4是本發(fā)明的RapidIO交換板卡電氣連接示意圖；
[0025]圖5是本發(fā)明的后IO板電氣連接示意圖。
【具體實施方式】
[0026]下面結(jié)合附圖和【具體實施方式】對本發(fā)明的技術(shù)方案做一詳細的說明。
[0027]圖1所示本發(fā)明所提供的基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)第一實施例構(gòu)架圖，主要由三部分組成=RapidIO節(jié)點、RapidIO交換機和后IO板。RapidIO節(jié)點是系統(tǒng)平臺上的多個分布式數(shù)據(jù)采集終端，RapidIO節(jié)點之間通過RapidIO交換機的交換板卡進行連接。RapidIO交換機之間通過光纖總線進行級聯(lián)或者交叉互聯(lián)。后IO板用于將RapidIO交換板卡的串行RapidIO接口擴展成多個光纖通道，用于實現(xiàn)多交換板的光纖級聯(lián)。
[0028]圖2所示的第二實施例中，與第一實施例的不同在于，RapidIO交換機之間是通過背板來實現(xiàn)級聯(lián)的。
[0029]下面對RapidIO節(jié)點做更進一步的說明:
[0030]RapidIO節(jié)點是系統(tǒng)平臺上各個分布式數(shù)據(jù)采集終端，如高清攝像頭，雷達陣列等，通過一種可拓展的通用RapidIO節(jié)點板卡進行連接。
[0031]如圖3所示，一 RapidIO節(jié)點設(shè)備產(chǎn)生的高速數(shù)據(jù)包需要從本交換系統(tǒng)發(fā)往另外一個交換系統(tǒng)。RapidIO節(jié)點首先是將采集到的數(shù)據(jù)通過FPGA進行處理，使其滿足RapidIO標準再對其進行數(shù)據(jù)轉(zhuǎn)換與傳輸。
[0032]FPGA是該節(jié)點核心控制器，采用Altera的Cyclone IV系列FPGA，帶有千兆串行收發(fā)器，用于支持RapidIO物理層連接，并且Altera提供成熟完整的Rapid102.1版本的IP核以及相關(guān)的解決方案。
[0033]數(shù)據(jù)傳輸和控制端采用FMC連接器，其自定義接口如下:
[0034]a.獨立的32bit寬度的讀數(shù)據(jù)總線:32根單端信號線(LVTTL電平)作為數(shù)據(jù)線，I根單端信號線(LVTTL電平)作為時鐘，I根單端信號線(LVTTL電平)作為使能(低電平有效);
[0035]b.獨立的32bit寬度的寫數(shù)據(jù)總線:32根單端信號線(LVTTL電平)作為數(shù)據(jù)線，I根單端信號線(LVTTL電平)作為時鐘，I根單端信號線(LVTTL電平)作為使能(低電平有效);
[0036]c.獨立的Sbit寬度的地址總線:8根單端信號線(LVTTL電平)作為地址線，I根單端信號線(LVTTL電平)作為使能(低電平有效)，地址總線和讀/寫數(shù)據(jù)總線配合使用，完成對節(jié)點板上的FPGA內(nèi)部寄存器的訪問/設(shè)置。
[0037]節(jié)點發(fā)出的數(shù)據(jù)包經(jīng)過光纖傳輸?shù)浇粨Q板后，由交換板進行下一步的處理。
[0038]下面對RapidIO交換板卡做進一步的說明。
[0039]如圖4所示，本發(fā)明的RapidIO中心交換板選用IDT公司的CPS1848芯片，該芯片擁有18個口，48個lane，是Gen2的SRIO交換芯片，支持lx，2x, 4x接口，線速最高支持
1.25，2.5,3.125，5.0,6.25GBaud，完全兼容GenlSRIO產(chǎn)品，由此可見CPS1848完全能夠滿足光纖數(shù)據(jù)接口交換的要求。
[0040]RapidIO交換板卡采用標準的3U板卡結(jié)構(gòu)，與背板采用VPX技術(shù)連接，其中P2 口提供2路X4的RapidIO數(shù)據(jù)通道，Pl 口提供I路X4的RapidIO數(shù)據(jù)通道，P2 口和Pl口的每路X4的RapidIO數(shù)據(jù)通道串行速率12.5Gb/s (3.125X4)，數(shù)據(jù)帶寬10Gb/s，可用作數(shù)據(jù)監(jiān)測或板級的擴展。PO 口提供電源、時鐘以及I2C和GA引腳。與節(jié)點設(shè)計一樣，RapidIO交換板卡內(nèi)部光收發(fā)室通過電平匹配，將4路串行Xl的RapidIO數(shù)據(jù)通道AC耦合到SFP光模塊，通過光纖傳輸RapidIO數(shù)據(jù)，每路RapidIO數(shù)據(jù)通道串行速率2.5Gb/s，數(shù)據(jù)帶寬2Gb/s。
[0041]RapidIO交換板卡的控制系統(tǒng)采用的是PowerPC處理器，其功能是完成CPS1848初始化上電配置，以及通過I2C上報網(wǎng)絡(luò)狀態(tài)，實現(xiàn)外部故障管理，流量控制等功能。
[0042]如圖5所示，本發(fā)明的后IO板用作實現(xiàn)RapidIO交換板卡的P2接口的后IO擴展。后IO板卡在VPX機箱后部，采用2個Finisar公司的FTLX1451E2光模塊(圖中示意的XPAK )，該光模塊支持XAUI接口，3.125Gb/sX4速率。通過后IO板，將P2 口的兩路3.125Gb/s X 4串行RapidIO接口擴展成光纖通道，用于實現(xiàn)多交換板的光纖級聯(lián)。
[0043]本發(fā)明可以使RapidIO系統(tǒng)通過高帶寬、抗干擾的光纖傳輸技術(shù)將常規(guī)板卡級、機箱級的RapidIO互聯(lián)系統(tǒng)拓展到機箱與機箱間的互聯(lián)，實現(xiàn)了 RapidIO系統(tǒng)的區(qū)域互聯(lián)。這種總線可應用于裝甲車輛平臺各設(shè)備機箱間的高速互聯(lián)，提高整車信息系統(tǒng)的實時數(shù)據(jù)交換、處理能力。
【權(quán)利要求】
1.一種基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，其特征在于，包括多個RapidIO節(jié)點和RapidIO交換機，所述RapidIO節(jié)點是系統(tǒng)平臺上的多個分布式數(shù)據(jù)采集終端，所述RapidIO節(jié)點與所述RapidIO交換機之間通過光纖進行連接。
2.根據(jù)權(quán)利要求1所述的基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，其特征在于，所述RapidIO交換機包括RapidIO交換板卡和與RapidIO交換板卡通過VPX接口連接的后IO板，所述后IO板用于將RapidIO交換板卡的RapidIO接口轉(zhuǎn)換成多個光纖接口，用于多個RapidIO交換機之間的光纖級聯(lián)。
3.根據(jù)權(quán)利要求1所述的基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，其特征在于，所述RapidIO交換機包括RapidIO交換板卡和與RapidIO交換板卡通過VPX接口連接的背板，所述背板用于將RapidIO交換板卡的RapidIO接口擴展成多個，用于多個RapidIO交換機之間的背板級聯(lián)。
4.根據(jù)權(quán)利要求2或3所述的基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，其特征在于，所述RapidIO交換板卡中的P2 口提供2路X 4的RapidIO數(shù)據(jù)通道，Pl 口提供I路X 4的RapidIO數(shù)據(jù)通道，PO 口提供電源、時鐘以及I2C和GA引腳。
5.根據(jù)權(quán)利要求4所述的基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，其特征在于，所述P2 口和Pl 口的每路X4的RapidIO數(shù)據(jù)通道的串行速率12.5Gb/s，數(shù)據(jù)帶寬10Gb/s。
6.根據(jù)權(quán)利要求2所述的基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，其特征在于，所述后IO板采用支持XAUI接口的光模塊，通過3.125Gb/sX4的速率，實現(xiàn)RapidIO交換板卡的P2 口的后IO擴展。
7.根據(jù)權(quán)利要求2或3所述的基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，其特征在于，所述RapidIO交換板卡內(nèi)部光收發(fā)是通過電平匹配，將4路串行Xl的RapidIO數(shù)據(jù)通道AC耦合到SFP光模塊，通過光纖傳輸RapidIO數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述的基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，其特征在于，所述4路串行Xl的RapidIO數(shù)據(jù)通道的串行速率2.5Gb/s，數(shù)據(jù)帶寬2Gb/s。
9.根據(jù)權(quán)利要求1所述的基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，其特征在于，所述RapidIO節(jié)點將采集到的數(shù)據(jù)通過FPGA進行處理，使其滿足RapidIO標準，再傳輸?shù)絉apidIO交換機上。
10.根據(jù)權(quán)利要求2或3所述的基于RapidIO協(xié)議的光纖總線的硬件系統(tǒng)，其特征在于，所述RapidIO交換板卡上的控制系統(tǒng)采用PowerPC處理器,完成交換板卡芯片的初始化上電配置，以及通過I2C上報網(wǎng)絡(luò)狀態(tài)，實現(xiàn)外部故障管理，流量控制的功能。
【文檔編號】H04L12/931GK103970704SQ201410153696
【公開日】2014年8月6日 申請日期:2014年4月16日 優(yōu)先權(quán)日:2014年4月16日
【發(fā)明者】王子瑜, 勞力, 孫偲晟 申請人:上海電控研究所