本發(fā)明涉及一種半導(dǎo)體器件技術(shù)領(lǐng)域，特別是涉及一種像素單元讀出電路及其讀出方法和像素陣列讀出電路及其讀出方法。

背景技術(shù)：
圖像傳感器能夠捕捉圖像信號(hào)，并將其轉(zhuǎn)換為電信號(hào)，在終端設(shè)備上進(jìn)行顯示。目前圖像傳感器芯片已經(jīng)在消費(fèi)類電子、軍工、醫(yī)療成像和航空航天等領(lǐng)域得到了廣泛的應(yīng)用。傳統(tǒng)的圖像傳感器分為電荷耦合器件（Charge-CoupledDevice，CCD）和互補(bǔ)金屬氧化物半導(dǎo)體（ComplementaryMetal-Oxide-Semiconductor，CMOS）兩大類型。其中CMOS圖像傳感器能與現(xiàn)有的超大規(guī)模集成電路工藝相兼容，且功耗低，集成度高，易于功能擴(kuò)展，因此成為一種比較主流的技術(shù)。公開號(hào)為CN101707202A的中國(guó)專利披露了一種半浮柵晶體管（Semi-Floating-GateTransistor，SFGT），它是一種新型的半導(dǎo)體器件，能夠用作感光元件，基本結(jié)構(gòu)如圖1所示。所述半浮柵晶體管包括：形成在兩淺溝槽隔離STI501之間的半導(dǎo)體襯底500中的漏區(qū)514、源區(qū)511、位于漏區(qū)514和源區(qū)511中間的溝道512、源區(qū)514一側(cè)的淺溝槽隔離STI501與溝道512之間的的阱區(qū)503，以及位于阱區(qū)503中的反摻雜區(qū)502。所述阱區(qū)503的摻雜類型與漏區(qū)514相同，且漏區(qū)514/源區(qū)511的摻雜濃度大于阱區(qū)503的摻雜濃度；所述反摻雜區(qū)502的摻雜類型與阱區(qū)503相反。所述溝道512和所述阱區(qū)503、反摻雜區(qū)502靠近所述溝道512一側(cè)的上方形成有第一層絕緣膜506，所述第一層絕緣膜506上形成有半浮柵區(qū)505。其中半浮柵區(qū)505的摻雜類型與漏區(qū)514相反，且通過第一層絕緣膜506中的窗口504與所述反摻雜區(qū)502相接觸。所述半浮柵區(qū)505上還覆蓋有第二層絕緣膜509，所述第二層絕緣膜509上形成有控制柵極507。其中，所述阱區(qū)503、漏區(qū)514和反摻雜區(qū)502、半浮柵區(qū)505構(gòu)成感光二極管，能夠在反偏時(shí)接受光照，產(chǎn)生光生電流，對(duì)半浮柵區(qū)505進(jìn)行充電，改變半浮柵區(qū)505的電勢(shì)，導(dǎo)致晶體管的閾值電壓變化。半浮柵晶體管用作感光元件時(shí)，首先對(duì)反摻雜區(qū)502和阱區(qū)503組成的光電二極管施加正偏電壓，進(jìn)行復(fù)位操作，清空半浮柵區(qū)505上的電荷；隨后對(duì)光電二極管施加反偏電壓，使其進(jìn)入曝光狀態(tài)，光生電荷被收集到半浮柵區(qū)505，其電壓升高，因此整個(gè)半浮柵晶體管的閾值電壓Vth下降，光照強(qiáng)度越大，半浮柵區(qū)505電壓上升越多，閾值電壓Vth下降的程度也越大；在讀出階段，對(duì)控制柵電極507和漏端電極513分別施加一定的正電壓，則會(huì)有電流經(jīng)漏區(qū)514流向源區(qū)511。通過讀取源電極510的電流值的大小，反映出光照的強(qiáng)弱，從而達(dá)到感光的功能。如圖2所示為圖1所示的半浮柵晶體管作為感光器件的等效電路。如圖2中所示，半浮柵晶體管作為感光器件由一包含了半浮柵區(qū)403的MOS晶體管402和一感光二極管404所組成。如圖3所示為傳統(tǒng)的基于CMOS器件的像素單元的結(jié)構(gòu)示意圖。與傳統(tǒng)的基于CMOS器件的3T像素結(jié)構(gòu)（3個(gè)晶體管加一個(gè)感光二極管）相比，基于半浮柵晶體管的像素單元僅需要一個(gè)晶體管就可以完成復(fù)位、曝光和讀出的操作，因此大大提高了像素的填充因子（感光區(qū)域面積與像素總面積之比），增加了圖像傳感器的靈敏度和分辨率。另外，基于半浮柵晶體管的像素陣列PIXELARRAY如圖4所示，包括若干行若干列，圖中僅示出第j列，第j+列，第i行和第i+1行，其它列或者行按圖示規(guī)律排列。其中，每一列像素或者每一行像素至少包括一個(gè)像素單元PIXEL，每個(gè)像素單元PIXEL包括一半浮柵晶體管，同一行的所有像素單元PIXEL中的半浮柵晶體管的控制柵電壓VG相連，同一行的所有漏極電壓VD全都相連，所述控制柵電壓VG和漏極電壓VD作為像素陣列的輸入電壓信號(hào)；同一列的所有像素單元PIXEL的源極全都互相連接，作為像素陣列PIXELARRAY曝光后的讀出信號(hào)。如圖4所示的像素陣列PIXELARRAY在讀取每一列像素的輸出電流信號(hào)I（j）時(shí)，通常都需要模數(shù)轉(zhuǎn)換器（ADC），以將模擬信號(hào)轉(zhuǎn)換為一定的數(shù)字信號(hào)量。一般的，ADC的功耗大，電路結(jié)構(gòu)復(fù)雜，因此通常都是圖像傳感器芯片中功耗的主要部分，且會(huì)占據(jù)相當(dāng)大的芯片面積，抵消了半浮柵晶體管像素單元高填充因子的優(yōu)點(diǎn)，增加了成本。且傳統(tǒng)的像素單元讀出信號(hào)大多為電壓信號(hào)，可以直接采用ADC進(jìn)行模數(shù)轉(zhuǎn)換；而半浮柵晶體管像素單元的讀出信號(hào)為電流信號(hào)，其讀出信號(hào)的處理電路更為復(fù)雜，面積和功耗都更大。

技術(shù)實(shí)現(xiàn)要素：
鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一像素單元讀出電路及其讀出方法、像素陣列讀出電路及其讀出方法，用于解決現(xiàn)有技術(shù)中讀出電路結(jié)構(gòu)及時(shí)序復(fù)雜，使得圖像傳感器芯片功耗大、填充因子低等問題。為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一像素單元讀出電路，所述像素單元包括半浮柵晶體管，所述半浮柵晶體管的漏極和半浮柵之間包括一光電二極管，所述半浮柵晶體管的源極為所述像素單元的輸出端，該像素單元讀出電路至少包括：電壓提供單元、電流比較單元和計(jì)數(shù)單元，其中：所述像素單元的輸出端適于輸出所述像素單元的讀出信號(hào)；所述電壓提供單元適于提供單調(diào)變化的電壓；所述電流比較單元包括兩輸入端，分別連接所述像素單元的輸出端和所述電壓提供單元的輸出端，適于將所述電壓提供單元提供的單調(diào)變化的電壓轉(zhuǎn)換為單調(diào)變化的電流，并與所述像素單元的讀出信號(hào)進(jìn)行比較，根據(jù)比較結(jié)果輸出一電壓信號(hào)；所述計(jì)數(shù)單元包括兩輸入端，分別為時(shí)鐘信號(hào)輸入端和使能端，所述時(shí)鐘信號(hào)輸入端連接時(shí)鐘信號(hào)，所述使能端連接所述電流比較單元的輸出端，所述計(jì)數(shù)單元適于計(jì)算時(shí)鐘信號(hào)輸入脈沖的次數(shù)，并根據(jù)使能端信號(hào)的控制輸出計(jì)數(shù)值。優(yōu)選地，所述電壓提供單元為單調(diào)變化電壓提供單元，適于提供單調(diào)增加或單調(diào)減小的電壓信號(hào)；所述電流比較單元包括電流鏡單元和V-I轉(zhuǎn)換單元，所述電流鏡單元包括電流輸入端和電流輸出端；所述V-I轉(zhuǎn)換單元包括電流輸出端和電壓輸入端，適于將電壓信號(hào)轉(zhuǎn)化為電流信號(hào)；其中，所述電流鏡單元的電流輸入端連接所述像素單元的輸出端，所述電流鏡單元的電流輸出端與所述V-I轉(zhuǎn)換單元的電流輸出端相連，即為所述電流比較單元的輸出端；所述電壓提供單元的輸出端與所述V-I轉(zhuǎn)換單元的電壓輸入端相連。優(yōu)選地，所述電壓提供單元為數(shù)模轉(zhuǎn)換器。優(yōu)選地，所述電流鏡單元包括：第一NMOS晶體管和第二NMOS晶體管，所述第一NMOS晶體管的柵極和漏極相連作為所述電流鏡單元的電流輸入端，所述第一NMOS晶體管的源極接地，所述第一NMOS晶體管的柵極和所述第二NMOS晶體管的柵極相連，所述第二NMOS晶體管的源極接地，所述第二NMOS晶體管的漏極作為所述電流鏡單元的電流輸出端。優(yōu)選地，所述V-I轉(zhuǎn)換單元包括第一PMOS晶體管，所述第一PMOS晶體管溝道寬長(zhǎng)比大于50，所述第一PMOS晶體管的源極接入源電壓，所述第一PMOS晶體管的漏極為所述V-I轉(zhuǎn)換單元的電流輸出端，所述第一PMOS晶體管的柵極為所述V-I轉(zhuǎn)換單元的電壓輸入端。優(yōu)選地，所述半浮柵晶體管包括：源區(qū)、漏區(qū)、反摻雜區(qū)、溝道區(qū)、阱區(qū)、控制柵和半浮柵；所述源區(qū)、漏區(qū)、反摻雜區(qū)和溝道區(qū)形成在半導(dǎo)體襯底中，所述反摻雜區(qū)和漏區(qū)均位于所述阱區(qū)中，所述反摻雜區(qū)和溝道區(qū)形成在源區(qū)和漏區(qū)之間；所述半浮柵形成在所述反摻雜區(qū)、阱區(qū)和溝道區(qū)上，所述控制柵形成在所述半浮柵上；其中，所述源區(qū)、漏區(qū)和阱區(qū)的摻雜類型相同，所述半浮柵的摻雜類型與所述漏區(qū)的摻雜類型相反，所述反摻雜區(qū)的摻雜類型與所述漏區(qū)的摻雜類型相反。另外，本發(fā)明的技術(shù)方案還提供了一像素陣列讀出電路，所述像素陣列包括至少一列像素單元，每一像素單元包括一半浮柵晶體管，每一列中所述像素單元中的半浮柵晶體管的源極互相連接并作為每一列像素單元的輸出端，該像素陣列讀出電路至少包括：電壓提供單元、電流比較單元和計(jì)數(shù)單元，其中：所述像素單元的輸出端適于輸出所述像素單元的讀出信號(hào)；所述電壓提供單元適于提供單調(diào)變化的電流；所述電流比較單元包括兩輸入端，一所述電流比較單元分別連接每一列像素單元的輸出端和一所述電壓提供單元的輸出端，適于將所述電壓提供單元提供的單調(diào)變化的電壓轉(zhuǎn)換為單調(diào)變化的電流，并與所述像素單元的讀出信號(hào)進(jìn)行比較，根據(jù)比較結(jié)果輸出一電壓信號(hào)；所述計(jì)數(shù)單元包括兩輸入端，分別為時(shí)鐘信號(hào)輸入端和使能端，所述時(shí)鐘信號(hào)輸入端連接時(shí)鐘信號(hào)，所述使能端連接所述電流比較單元的輸出端；所述計(jì)數(shù)單元適于計(jì)算時(shí)鐘信號(hào)輸入脈沖的次數(shù)，并根據(jù)使能端信號(hào)的控制輸出計(jì)數(shù)值。優(yōu)選地，所述電壓提供單元為單調(diào)變化電壓提供單元，適于提供單調(diào)增加或單調(diào)減小的電壓信號(hào)；所述電流比較單元包括電流鏡單元和V-I轉(zhuǎn)換單元，所述電流鏡單元包括電流輸入端和電流輸出端；所述V-I轉(zhuǎn)換單元包括電流輸出端和電壓輸入端，適于將電壓信號(hào)轉(zhuǎn)化為電流信號(hào)；其中，所述電流鏡單元的電流輸入端連接所述每一列像素單元的輸出端，所述電流鏡單元的電流輸出端與所述V-I轉(zhuǎn)換單元的電流輸出端相連，即為所述電流比較單元的輸出端；所述電壓提供單元的輸出端與所述V-I轉(zhuǎn)換單元的電壓輸入端相連。可選地，所述像素陣列讀出電路包括：n列所述像素單元，n個(gè)所述電流比較單元，n個(gè)計(jì)數(shù)單元和一個(gè)所述電壓提供單元，其中，n為整數(shù)且且n≥2；每列像素單元分別與所述n個(gè)電流比較單元一一對(duì)應(yīng)相連，各電流比較單元分別與n個(gè)所述計(jì)數(shù)單元一一對(duì)應(yīng)相連，所述n個(gè)電流比較單元中V-I轉(zhuǎn)換單元的電壓輸入端均連接至所述電壓提供單元的輸出端?？蛇x地，所述像素陣列讀出電路包括：n列像素單元，一個(gè)所述電流比較單元，一個(gè)計(jì)數(shù)單元，n個(gè)選通晶體管和一個(gè)所述電壓提供單元，其中，n為整數(shù)且且n≥2；所述選通晶體管為MOS晶體管，其柵極連接選通信號(hào)，由選通信號(hào)控制導(dǎo)通或截止，各所述選通晶體管連接在每列像素單元的輸出端和所述電流比較單元之間，所述電流比較單元中V-I轉(zhuǎn)換單元的電壓輸入端與所述電壓提供單元的輸出端連接，所述電流比較單元的輸出端與所述計(jì)數(shù)單元的使能端連接。優(yōu)選地，所述電壓提供單元為數(shù)模轉(zhuǎn)換器。優(yōu)選地，所述電流鏡單元包括：第一NMOS晶體管和第二NMOS晶體管；所述第一NMOS晶體管的柵極和漏極相連引出所述電流鏡單元的電流輸入端，所述第一NMOS晶體管的源極接地，所述第一NMOS晶體管的柵極和所述第二NMOS晶體管的柵極相連，所述第二NMOS晶體管的源極接地，所述第二NMOS晶體管的漏極引出所述電流鏡單元的電流輸出端。優(yōu)選地，所述V-I轉(zhuǎn)換單元包括第一PMOS晶體管，所述第一PMOS晶體管溝道寬長(zhǎng)比大于50，所述第一PMOS晶體管的漏極為所述電流輸出端，與所述計(jì)數(shù)單元的使能端連接，所述第一PMOS晶體管的源極接入源電壓，所述第一PMOS晶體管的柵極為電壓輸入端。優(yōu)選地，所述半浮柵晶體管包括：源區(qū)、漏區(qū)、反摻雜區(qū)、溝道區(qū)、阱區(qū)、控制柵和半浮柵，其中：所述源區(qū)、漏區(qū)、反摻雜區(qū)和溝道區(qū)形成在半導(dǎo)體襯底中，所述反摻雜區(qū)和漏區(qū)均位于所述阱區(qū)中，所述反摻雜區(qū)和溝道區(qū)形成在源區(qū)和漏區(qū)之間；所述半浮柵形成在所述反摻雜區(qū)、阱區(qū)和溝道區(qū)上，所述控制柵形成在所述半浮柵上；所述源區(qū)、漏區(qū)和阱區(qū)的摻雜類型相同，所述半浮柵的摻雜類型與所述漏區(qū)的摻雜類型相反，所述反摻雜區(qū)的摻雜類型與所述漏區(qū)的摻雜類型相反。相應(yīng)的，本發(fā)明的技術(shù)方案還提供了一像素信號(hào)讀出方法，提供如上所述的像素單元讀出電路。在讀取所述像素單元的讀出信號(hào)時(shí)，所述電壓提供單元提供一單調(diào)變化的電壓信號(hào)，所述電流比較單元將所述單調(diào)變化的電壓信號(hào)轉(zhuǎn)換為單調(diào)變化的電流信號(hào)，并與所述像素單元的讀出信號(hào)進(jìn)行比較；同時(shí)，所述計(jì)數(shù)單元在時(shí)鐘信號(hào)的控制下開始計(jì)數(shù)，當(dāng)所述像素單元的讀出信號(hào)等于所述單調(diào)變化的電流信號(hào)時(shí)，停止計(jì)數(shù)并輸出計(jì)數(shù)值。相應(yīng)的，本發(fā)明的技術(shù)方案還提供了一像素陣列讀出方法，提供如上所述的像素陣列讀出電路。在讀取某一列像素單元的讀出信號(hào)時(shí)，所述電壓提供單元提供一單調(diào)變化的電壓信號(hào)，所述電流比較單元將所述單調(diào)變化的電壓信號(hào)轉(zhuǎn)換為單調(diào)變化的電流信號(hào)，并與所述像素單元的讀出信號(hào)進(jìn)行比較；同時(shí)，所述計(jì)數(shù)單元在時(shí)鐘信號(hào)的控制下開始計(jì)數(shù)，在所述像素單元的讀出信號(hào)等于所述單調(diào)變化的電流信號(hào)時(shí)，停止計(jì)數(shù)并輸出計(jì)數(shù)值。如上所述，本發(fā)明的像素單元讀出電路及讀出方法、像素陣列讀出電路及讀出方法，具有以下有益效果：采用電流比較單元和計(jì)數(shù)單元進(jìn)行所述半浮柵晶體管作為感光結(jié)構(gòu)的像素單元感光信號(hào)的讀出，其中，所述電流比較單元最簡(jiǎn)單的結(jié)構(gòu)僅包括3個(gè)MOS晶體管，所述計(jì)數(shù)單元的結(jié)構(gòu)也很簡(jiǎn)單，因此讀出電路面積非常小，且舍去了傳統(tǒng)針對(duì)讀出信號(hào)為電流信號(hào)的像素陣列讀出電路中的ADC模塊，大大降低了讀出電路的復(fù)雜度和電路面積，能夠進(jìn)一步提高圖像傳感器感光結(jié)構(gòu)的填充因子，改善器件性能，并降低圖像傳感器芯片的設(shè)計(jì)成本和制造成本。在可選方案中，像素陣列的每列像素單元都有各自的電流比較單元和計(jì)數(shù)單元，可以實(shí)現(xiàn)并行讀出，提高了圖像傳感器的幀率。在可選方案中，像素陣列的各列像素單元共用一個(gè)電流比較單元和一個(gè)計(jì)數(shù)單元，使得所述讀出電路面積所占比例非常小，極大的降低了讀出電路的復(fù)雜度和電路面積，從而在保證圖像傳感器高填充因子、高性能的同時(shí)，提高了芯片集成度，極大的降低了圖像傳感器芯片的設(shè)計(jì)成本和制造成本。附圖說明圖1顯示為半浮柵晶體管作為感光器件的半導(dǎo)體結(jié)構(gòu)示意圖。圖2顯示為半浮柵晶體管作為像素單元的結(jié)構(gòu)示意圖。圖3顯示為現(xiàn)有技術(shù)中基于CMOS器件的像素結(jié)構(gòu)示意圖。圖4顯示為現(xiàn)有技術(shù)中基于半浮柵晶體管的像素陣列的結(jié)構(gòu)示意圖。圖5顯示為本發(fā)明實(shí)施例中提供的像素單元/像素陣列讀出電路的示意圖。圖6顯示為本發(fā)明實(shí)施例一中提供的像素單元讀出電路的示意圖。圖7顯示為本發(fā)明實(shí)施例二中提供的像素陣列讀出電路的示意圖。圖8顯示為本發(fā)明實(shí)施例二中提供的像素陣列讀出電路工作時(shí)序示意圖。圖9顯示為本發(fā)明實(shí)施例三中提供的像素陣列讀出電路的示意圖。圖10顯示為本發(fā)明實(shí)施例三中提供的像素陣列讀出電路工作時(shí)序示意圖。元件標(biāo)號(hào)說明100像素單元200電壓提供單元300電流比較單元400計(jì)數(shù)單元500選通晶體管EN使能端DAC數(shù)模轉(zhuǎn)化器N1第一NMOS晶體管N2第二NMOS晶體管P1第一PMOS晶體管N（j）、N（j+1）第三MOS晶體管CLK時(shí)鐘信號(hào)I（j）像素電流信號(hào)Iramp單調(diào)變化電流信號(hào)Vramp單調(diào)變化電壓信號(hào)Vc電流比較單元輸出信號(hào)Dout（j）計(jì)數(shù)單元m計(jì)數(shù)值PIXELARRAY像素陣列具體實(shí)施方式以下由特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，熟悉此技術(shù)的人士可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)及功效。請(qǐng)參閱圖5至圖10。須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供熟悉此技術(shù)的人士了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，故不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容所能涵蓋的范圍內(nèi)。同時(shí)，本說明書中所引用的如“上”、“下”、“左”、“右”、“中間”及“一”等的用語，亦僅為便于敘述的明了，而非用以限定本發(fā)明可實(shí)施的范圍，其相對(duì)關(guān)系的改變或調(diào)整，在無實(shí)質(zhì)變更技術(shù)內(nèi)容下，當(dāng)亦視為本發(fā)明可實(shí)施的范疇。實(shí)施例一本實(shí)施例提供一像素單元讀出電路，適于連接像素單元100的輸出端，以讀出像素單元的讀出信號(hào)。優(yōu)選地，所述像素單元包括半浮柵晶體管，所述半浮柵晶體管的漏極和半浮柵之間包括一光電二極管，所述半浮柵晶體管的源極為所述像素單元的輸出端。如圖5所示，本實(shí)施例提供的像素單元讀出電路具體包括：電壓提供單元200、電流比較單元300和計(jì)數(shù)單元400。其中，所述像素單元100的輸出端、所述化電壓提供單元200的輸出端分別與所述電流比較單元300的兩輸入端連接，所述電流比較單元300的輸出端與所述計(jì)數(shù)單元400的使能端EN連接。具體的，如圖6所示，所述電流比較單元300包括電流鏡單元和V-I轉(zhuǎn)換單元。所述電流鏡單元包括電流輸入端和電流輸出端；所述V-I轉(zhuǎn)換單元包括電流輸出端和電壓輸入端，用于將電壓信號(hào)轉(zhuǎn)換為電流信號(hào)。其中，所述電流鏡單元的電流輸入端連接所述像素單元100的輸出端，所述電流鏡單元的電流輸出端與所述V-I轉(zhuǎn)換單元的電流輸出端相連；所述電壓提供單元200的輸出端與所述V-I轉(zhuǎn)換單元的電壓輸入端相連。本實(shí)施例中，所述電壓提供單元200為單調(diào)變化電壓提供單元，適于提供單調(diào)變化的電壓信號(hào)?？蛇x的，電壓提供單元200可以為單調(diào)增加電壓提供單元，提供單調(diào)增加的電壓信號(hào)；也可以為單調(diào)減小電壓提供單元，提供單調(diào)減小的電壓信號(hào)。優(yōu)選地，所述電壓提供單元200為數(shù)模轉(zhuǎn)換器DAC，提供線性增加或減小的電壓信號(hào)。在其它實(shí)施方式中，所述電壓提供單元也可以為其它電壓產(chǎn)生電路。本實(shí)施例中，所述電流鏡單元包括第一NMOS晶體管N1和第二NMOS晶體管N2，所述第一NMOS晶體管N1的柵極和漏極相連引出所述電流鏡單元的電流輸入端，所述第一NMOS晶體管N1的源極接地，所述第一NMOS晶體管N1的柵極和第二NMOS晶體管N2的柵極相連，所述第二NMOS晶體管N1的源極接地，所述第二NMOS晶體管N2的漏極引出所述電流鏡單元的電流輸出端。在其它實(shí)施方式中，所述電流鏡也可以為PMOS晶體管構(gòu)成的電流鏡，或者其它形式的1：1的電流鏡結(jié)構(gòu)，所述電流鏡結(jié)構(gòu)與像素單元100輸出端相連的一端為其電流輸入端，另一端為其電流輸出端。本實(shí)施例中，所述V-I轉(zhuǎn)換單元為第一PMOS晶體管P1，所述第一PMOS晶體管P1的漏極為所述V-I轉(zhuǎn)換單元的電流輸出端，與電流鏡單元的電流輸出端相連，并連接到所述計(jì)數(shù)單元400的使能端EN，所述第一PMOS晶體管P1的源極接源電壓，本實(shí)施例中，該源電壓為一高電平；所述第一PMOS晶體管P1的柵極為電壓輸入端，接入電壓提供單元200提供的單調(diào)變化的電壓信號(hào)。在其它實(shí)施方式中，所述V-I轉(zhuǎn)換單元也可以為NMOS晶體管，或其他可將電壓信號(hào)轉(zhuǎn)換為電流信號(hào)的電路結(jié)構(gòu)或芯片模塊。本實(shí)施例中，計(jì)數(shù)單元400包括兩個(gè)輸入端，分別為時(shí)鐘信號(hào)輸入端和使能端EN，其中，時(shí)鐘信號(hào)輸入端接入時(shí)鐘信號(hào)CLK，使能端EN連接電流比較單元300的輸出端。計(jì)數(shù)單元400對(duì)時(shí)鐘信號(hào)CLK輸入的脈沖次數(shù)進(jìn)行計(jì)數(shù)，直至使能端EN連接的電流比較單元300的輸出信號(hào)發(fā)生翻轉(zhuǎn)，計(jì)數(shù)單元400停止計(jì)數(shù)并輸出計(jì)數(shù)結(jié)果Dout。需要說明的是，本實(shí)施例中，計(jì)數(shù)單元400的電路結(jié)構(gòu)為本領(lǐng)域技術(shù)人員所熟知的技術(shù)手段，在此不作贅述。上述像素單元讀出電路在讀取像素單元100讀出信號(hào)的工作過程為：如圖6所示，像素單元100輸出的讀出信號(hào)為電流信號(hào)I，流向包括第一NMOS晶體管N1和第二NMOS晶體管N2的電流鏡單元的電流輸入端，通過電流鏡單元鏡像轉(zhuǎn)化為與讀出電流信號(hào)I相等的其電流輸出端電流信號(hào)I’；同時(shí)，作為電壓提供單元200的數(shù)模轉(zhuǎn)化器DAC產(chǎn)生一個(gè)單調(diào)變化的電壓信號(hào)Vramp，并輸出至第一PMOS晶體管P1的柵極，第一PMOS晶體管P1將單調(diào)變化的電壓信號(hào)Vramp轉(zhuǎn)換為單調(diào)變化的電流信號(hào)Iramp。電流比較單元300對(duì)與讀出電流信號(hào)I相等的電流輸出端電流信號(hào)I’和單調(diào)變化的電流信號(hào)Iramp進(jìn)行比較，同時(shí)，計(jì)數(shù)單元400對(duì)時(shí)鐘信號(hào)CLK輸入的脈沖次數(shù)開始計(jì)數(shù)。作為最佳實(shí)施例，電壓提供單元200提供一單調(diào)增加的電壓信號(hào)Vramp，并經(jīng)第一PMOS晶體管P1轉(zhuǎn)換為單調(diào)減小的電流信號(hào)Iramp。此時(shí)，當(dāng)電流鏡單元電流輸出端的電流信號(hào)I’小于單調(diào)變化的電流信號(hào)Iramp時(shí)，電流比較單元300的輸出電壓Vc=X（X為高電平或低電平）；隨著單調(diào)變化的電流信號(hào)Iramp的變化，最終電流鏡單元電流輸出端的電流信號(hào)I’（即像素單元100讀出電流信號(hào)I）會(huì)和單調(diào)變化的電流信號(hào)Iramp相等，并超過單調(diào)變化的電流信號(hào)Iramp，此時(shí)電流比較單元300的輸出電壓發(fā)生翻轉(zhuǎn)，即Vc=Xbar（X的反向信號(hào)）。上述過程中，計(jì)數(shù)單元400從電流比較單元300工作的開始就對(duì)時(shí)鐘信號(hào)CLK的輸入脈沖保持計(jì)數(shù)，當(dāng)Vc發(fā)生翻轉(zhuǎn)，即Vc=Xbar時(shí)，計(jì)數(shù)單元400停止計(jì)數(shù)，即此時(shí)計(jì)數(shù)單元400的計(jì)數(shù)結(jié)果Dout就體現(xiàn)了該像素單元100讀出信號(hào)的電流信號(hào)I大小，從而反應(yīng)了該像素單元100的光照強(qiáng)度大小，實(shí)現(xiàn)光電信號(hào)讀出的功能。需要說明的是，在上述工作過程中，為了確保電流比較單元300的輸出電壓Vc發(fā)生翻轉(zhuǎn)，必須保證初始時(shí)刻單調(diào)變化的電流信號(hào)Iramp0大于像素單元100讀出的電流信號(hào)I。以單調(diào)變化的電壓信號(hào)Vramp為基礎(chǔ)，經(jīng)第一PMOS晶體管P1轉(zhuǎn)換位的單調(diào)變化的電流信號(hào)Iramp的表達(dá)式為：其中A為常數(shù)，W和L分別為第一PMOS晶體管P1溝道寬和溝道長(zhǎng)，VDD為電流比較單元300的電源電壓，Vth,p1為第一PMOS晶體管P1的閾值電壓。作為最佳實(shí)施例，電壓提供單元200提供的單調(diào)增加的電壓信號(hào)Vramp可從0開始單調(diào)或單調(diào)線性的增加至VDD，因此初始時(shí)刻Iramp的值Iramp0為：通常情況下，基于半浮柵晶體管的像素單元100讀出的電流信號(hào)I不超過100μA，因此，只須第一PMOS晶體管P1的寬長(zhǎng)比W/L＞50，即可保證初始時(shí)刻單調(diào)變化的電流信號(hào)Iramp0＞I。而單調(diào)增加的電壓信號(hào)Vramp最終會(huì)增加至電流比較單元300的電源電壓VDD，此時(shí)Iramp=0，必然小于像素單元100讀出的電流信號(hào)I。因此，整個(gè)過程中，電流比較單元300的輸出電壓Vc必然出現(xiàn)一次翻轉(zhuǎn)，該翻轉(zhuǎn)信號(hào)可適于計(jì)數(shù)單元400終止計(jì)數(shù)，并輸出計(jì)數(shù)結(jié)果Dout。作為可選實(shí)施例，電壓提供單元200提供的電壓信號(hào)Vramp也可以是單調(diào)減小的，如從VDD單調(diào)減小至0，那么電流比較單元300的輸出電壓Vc也將必然出現(xiàn)一次翻轉(zhuǎn)。與上述的電壓信號(hào)Vramp單調(diào)增加的情況不同之處僅在于，電壓提供單元200提供的電壓信號(hào)Vramp單調(diào)增加時(shí)電流比較單元300的輸出信號(hào)Vc是從X翻轉(zhuǎn)為Xbar（X的反向信號(hào)），而此時(shí)，電流比較單元300的輸出信號(hào)Vc是從Xbar翻轉(zhuǎn)為X。該翻轉(zhuǎn)同樣適于計(jì)數(shù)單元400終止計(jì)數(shù)，并輸出計(jì)數(shù)結(jié)果Dout。此時(shí)，計(jì)數(shù)單元400輸出計(jì)數(shù)結(jié)果Dout中的計(jì)數(shù)值同樣體現(xiàn)了像素單元100讀出電流信號(hào)I的大小，但所述計(jì)數(shù)值越大，則表示該像素單元100讀出的電流信號(hào)I越大。本實(shí)施例提供的像素單元讀出電路中，采用電流比較單元300和計(jì)數(shù)單元400進(jìn)行所述像素單元100的信號(hào)讀出，其中所述電流比較單元300最簡(jiǎn)單的基本結(jié)構(gòu)僅包括3個(gè)MOS晶體管，所述計(jì)數(shù)單元400的結(jié)構(gòu)也很簡(jiǎn)單，因此讀出電路面積非常小，且舍去了傳統(tǒng)針對(duì)電流信號(hào)作為讀出信號(hào)的像素單元讀出電路中的ADC模塊，大大降低了讀出電路的復(fù)雜度和電路面積，從而降低了圖像傳感器芯片的設(shè)計(jì)成本和制造成本，能夠進(jìn)一步提高圖像傳感器感光結(jié)構(gòu)的填充因子，提高芯片集成度，改善器件性能。實(shí)施例二本實(shí)施例提供了一像素陣列讀出電路。所述像素陣列為如圖4所示的陣列結(jié)構(gòu)，包括至少一列像素單元100，每一像素單元100包括一半浮柵晶體管，每一列中所述像素單元中的半浮柵晶體管的源極互相連接并作為每一列像素單元的輸出端。繼續(xù)參考圖5所示，具體的，本實(shí)施例提供的像素陣列讀出電路包括：電壓提供單元200、電流比較單元300和計(jì)數(shù)單元400；每一列像素單元100的輸出端、一所述電壓提供單元200的輸出端分別與一所述電流比較單元300的兩輸入端連接，所述電流比較單元300的輸出端與所述計(jì)數(shù)單元400的使能端EN連接。所述電壓提供單元200為單調(diào)變化電壓提供單元，適于提供單調(diào)變化的電壓信號(hào)。可選的，電壓提供單元200可以為單調(diào)增加電壓提供單元，提供單調(diào)增加的電壓信號(hào)；也可以為單調(diào)減小電壓提供單元，提供單調(diào)減小的電壓信號(hào)。優(yōu)選地，所述電壓提供單元200為數(shù)模轉(zhuǎn)換器DAC，提供線性增加或減小的電壓信號(hào)。在其它實(shí)施方式中，所述電壓提供單元也可以為其它電壓產(chǎn)生電路。所述電流比較單元300包括電流鏡單元和V-I轉(zhuǎn)換單元。所述電流鏡單元包括電流輸入端和電流輸出端；所述V-I轉(zhuǎn)換單元包括電流輸出端和電壓輸入端，用于將電壓信號(hào)轉(zhuǎn)換為電流信號(hào)。其中，所述電流鏡單元的電流輸入端連接所述像素單元100的輸出端，所述電流鏡單元的電流輸出端與所述V-I轉(zhuǎn)換單元的電流輸出端相連；所述電壓提供單元200的輸出端與所述V-I轉(zhuǎn)換單元的電壓輸入端相連。本實(shí)施例中，所述n個(gè)計(jì)數(shù)單元400均包括兩個(gè)輸入端，分別為時(shí)鐘信號(hào)輸入端和使能端EN，其中，各計(jì)數(shù)單元400的時(shí)鐘信號(hào)輸入端接入相同的時(shí)鐘信號(hào)CLK，各計(jì)數(shù)單元400的使能端EN連接對(duì)應(yīng)電流比較單元300的輸出端。對(duì)某一列像素單元100進(jìn)行讀出時(shí)，對(duì)應(yīng)的計(jì)數(shù)單元400對(duì)時(shí)鐘信號(hào)CLK輸入的脈沖次數(shù)進(jìn)行計(jì)數(shù)，直至使能端EN連接的對(duì)應(yīng)電流比較單元300的輸出信號(hào)發(fā)生翻轉(zhuǎn)，計(jì)數(shù)單元400停止計(jì)數(shù)并輸出計(jì)數(shù)結(jié)果Dout。需要說明的是，本實(shí)施例中，計(jì)數(shù)單元400的電路結(jié)構(gòu)為本領(lǐng)域技術(shù)人員所熟知的技術(shù)手段，在此不作贅述。具體如圖7所示，所述像素陣列PIXELARRAY包括若干行、若干列像素單元100，每一列像素包括至少一個(gè)像素單元100。每一列中所述像素單元100的源極互相連接并作為每一列像素單元100的輸出端，同一行的所有像素單元100的控制柵相連接入柵極電壓VG，同一行的所有像素單元100的漏極相連且接入漏極電壓VD，所述控制柵電壓VG和漏極電壓VD作為像素陣列PIXELARRAY的輸入電壓信號(hào)；同一列的所有像素單元100的源極全都互相連接，作為像素陣列PIXELARRAY的輸出電流信號(hào)。設(shè)所述像素陣列PIXELARRAY有n列像素單元100，本實(shí)施例中，所述像素陣列讀出電路包括有n個(gè)所述電流比較單元300，一個(gè)所述電壓提供單元200和n個(gè)計(jì)數(shù)單元400，n為整數(shù)且n≥2。其中，每列像素單元100連接一所述電流比較單元300，每個(gè)電流比較單元300分別與n個(gè)所述計(jì)數(shù)單元400一一對(duì)應(yīng)連接，所述n個(gè)電流比較單元300中V-I轉(zhuǎn)換單元的電壓輸入端均連接至所述電壓提供單元200的輸出端。以下結(jié)合圖7所示，以像素陣列PIXELARRAY中第i行，第i+1行，第j列，第j+1列的像素單元100為例，詳細(xì)闡述本實(shí)施例提供的像素陣列讀出電路的結(jié)構(gòu)和工作原理。如圖7所示，所述像素陣列PIXELARRAY中第j列、第j+1列中需進(jìn)行信號(hào)讀出的像素單元100讀出的電流信號(hào)I(j)、I(j+1)分別連接至對(duì)應(yīng)列級(jí)的電流比較單元300(j)、300(j+1)。其中，以第j列的像素單元100為例。本實(shí)施例中，所述電流比較單元300包括第一NMOS晶體管N1、第二NMOS晶體管N2和第一PMOS晶體管P1。所述第一NMOS晶體管N1和所述第二NMOS晶體管N2構(gòu)成電流鏡單元。所述第一NMOS晶體管N1的柵極和漏極相連作為所述電流鏡單元的電流輸入端，所述第一NMOS晶體管N1的源極接地，所述第一NMOS晶體管N1的柵極和第二NMOS晶體管N2的柵極相連，所述第二NMOS晶體管N1的源極接地，所述第二NMOS晶體管N2的漏極作為所述電流鏡單元的電流輸出端。在其它實(shí)施方式中，所述電流鏡單元也可以為其它形式的1：1的電流鏡單元，所述電流鏡結(jié)構(gòu)與像素單元100輸出端相連的一端為其電流輸入端，另一端為其電流輸出端。本實(shí)施例中，所述V-I轉(zhuǎn)換單元即為第一PMOS晶體管P1。所述第一PMOS晶體管P1的漏極為所述V-I轉(zhuǎn)換單元的電流輸出端，與電流鏡單元的電流輸出端相連，并連接到所述計(jì)數(shù)單元400的使能端EN，所述第一PMOS晶體管P1的源極接源電壓，本實(shí)施例中，該源電壓為一高電平；所述第一PMOS晶體管P1的柵極為電壓輸入端，接入電壓提供單元200提供的單調(diào)變化的電壓信號(hào)。在其它實(shí)施方式中，所述V-I轉(zhuǎn)換單元也可以為NMOS晶體管，或其他可將電壓信號(hào)轉(zhuǎn)換為電流信號(hào)的電路結(jié)構(gòu)或芯片模塊。本實(shí)施例中，每一列像素單元100對(duì)應(yīng)的電流比較單元300中的第一PMOS晶體管P1都連接到同一作為電壓提供單元200的數(shù)模轉(zhuǎn)化器DAC上，即由同一個(gè)數(shù)模轉(zhuǎn)化器DAC提供單調(diào)變化的電壓給所述第一PMOS晶體管P1，而每一列像素單元100（如圖中第j列，第j+1列，……）都分別連接一列級(jí)電流比較單元300，即在讀出過程中，每一列被選中的像素單元100可以并行地進(jìn)行讀出。在本實(shí)施例中，電壓提供單元200為數(shù)模轉(zhuǎn)換器DAC，產(chǎn)生單調(diào)變化的電壓信號(hào)Vramp，作為最佳實(shí)施例，該單調(diào)變化的電壓信號(hào)Vramp為單調(diào)增加的線性電壓信號(hào)，因此，經(jīng)V-I轉(zhuǎn)換單元即第一PMOS晶體管P1轉(zhuǎn)換為的單調(diào)變化的電流信號(hào)Iramp為單調(diào)減小的線性電流信號(hào)。而像素單元100的讀出電流信號(hào)I(j)為固定值，并通過第一NMOS晶體管N1和第二NMOS晶體管N2組成的電流鏡單元復(fù)制得到電流鏡單元電流輸出端的電流信號(hào)I(j)’，且I(j)=I(j)’。具體的，圖7所示的像素陣列讀出電路的工作時(shí)序如圖8所示。如圖8所示，從T0時(shí)刻開始，對(duì)第j列像素單元100的讀出信號(hào)——電流信號(hào)I(j)進(jìn)行讀出，此時(shí)，電壓提供單元200提供的單調(diào)變化電壓信號(hào)Vramp為最小值，優(yōu)選地，單調(diào)變化的電壓信號(hào)Vramp最小值為0。該單調(diào)變化的電壓信號(hào)Vramp在電流比較單元300(j)中通過作為V-I轉(zhuǎn)換單元的第一PMOS晶體管P1轉(zhuǎn)換為單調(diào)變化的電流信號(hào)Iramp。此時(shí)，所述單調(diào)變化的電流信號(hào)Iramp大于所述像素電流信號(hào)I(j)，因此圖7中的電流比較器模塊300(j)輸出電壓Vc(j)為高電平，同時(shí)第j列對(duì)應(yīng)的計(jì)數(shù)單元400(j)以時(shí)鐘信號(hào)CLK開始計(jì)數(shù)。在T1時(shí)刻，單調(diào)變化的電流信號(hào)Iramp等于第j列像素單元100讀出的電流信號(hào)I(j)，即圖8中的P點(diǎn)，并且隨后開始小于讀出電流信號(hào)I(j)，此時(shí)（T1時(shí)刻）圖7中的電流比較單元300(j)輸出的電壓信號(hào)Vc(j)發(fā)生翻轉(zhuǎn)，變?yōu)榈碗娖剑瑫r(shí)電流比較單元300(j)輸出信號(hào)Vc(j)的翻轉(zhuǎn)使得計(jì)數(shù)單元400(j)停止計(jì)數(shù)。此時(shí)，計(jì)數(shù)單元400(j)輸出計(jì)數(shù)結(jié)果Dout(j)中的計(jì)數(shù)值m就體現(xiàn)了第j列的像素單元100讀出電流信號(hào)I(j)的大小，所述計(jì)數(shù)值m越大，則表示第j列像素單元100讀出的電流信號(hào)I(j)越小，從而計(jì)數(shù)值m就反應(yīng)了該像素單元100的光照強(qiáng)度大小。需要說明的是，在上述工作過程中，與實(shí)施例一相同，為了確保電流比較單元300的輸出電壓Vc發(fā)生翻轉(zhuǎn)，必須保證初始時(shí)刻單調(diào)變化的電流信號(hào)Iramp0大于像素單元100讀出的電流信號(hào)I。通常情況下，基于半浮柵晶體管的像素單元100讀出的電流信號(hào)I不超過100μA，因此，只須第一PMOS晶體管P1的寬長(zhǎng)比W/L＞50，電壓提供單元200輸出的單調(diào)變化的電壓信號(hào)Vramp變化范圍為0～VDD，即可保證初始時(shí)刻單調(diào)變化的電流信號(hào)Iramp0＞I，且Iramp最小值為0，必然小于像素單元100讀出的電流信號(hào)I。因此，整個(gè)過程中，電流比較單元300的輸出電壓Vc必然出現(xiàn)一次翻轉(zhuǎn)，該翻轉(zhuǎn)信號(hào)可適于計(jì)數(shù)單元400終止計(jì)數(shù)，并輸出計(jì)數(shù)結(jié)果Dout。作為可選實(shí)施例，電壓提供單元200提供的電壓信號(hào)Vramp也可以是單調(diào)減小的，如從VDD單調(diào)減小至0，那么電流比較單元300的輸出電壓Vc也將必然出現(xiàn)一次翻轉(zhuǎn)。與上述的電壓信號(hào)Vramp單調(diào)增加的情況不同之處僅在于，電壓提供單元200提供的電壓信號(hào)Vramp單調(diào)增加時(shí)電流比較單元300的輸出信號(hào)Vc是從X翻轉(zhuǎn)為Xbar（X的反向信號(hào)），而此時(shí)，電流比較單元300的輸出信號(hào)Vc是從Xbar翻轉(zhuǎn)為X。該翻轉(zhuǎn)同樣適于計(jì)數(shù)單元400終止計(jì)數(shù)，并輸出計(jì)數(shù)結(jié)果Dout。此時(shí)，計(jì)數(shù)單元400(j)輸出計(jì)數(shù)結(jié)果Dout(j)中的計(jì)數(shù)值m同樣體現(xiàn)了第j列的像素單元100讀出電流信號(hào)I(j)的大小，但所述計(jì)數(shù)值m越大，則表示第j列像素單元100讀出的電流信號(hào)I(j)越大。在本實(shí)施例中，每列像素單元100都共用一個(gè)電流比較單元300和一個(gè)計(jì)數(shù)單元400，所述電流比較單元300最簡(jiǎn)單的基本結(jié)構(gòu)均僅包括3個(gè)MOS晶體管，所述計(jì)數(shù)單元400的結(jié)構(gòu)也很簡(jiǎn)單，因而本實(shí)施例中提供的像素陣列讀出電路的電路面積較小，且不需要采用結(jié)構(gòu)復(fù)雜功耗很大的ADC模塊，從而降低了圖像傳感器芯片的設(shè)計(jì)復(fù)雜度和成本，并且功耗較低。另外在本實(shí)施例中，每列像素單元100都有各自對(duì)應(yīng)的電流比較單元300和計(jì)數(shù)單元400，因此可以實(shí)現(xiàn)并行讀出，提高了圖像傳感器的幀率。實(shí)施例三本實(shí)施例提供了一像素陣列讀出電路，本實(shí)施例中所述像素陣列類似實(shí)施例二。繼續(xù)參考圖5所示，本實(shí)施例提供的像素陣列讀出電路包括：電壓提供單元200、電流比較單元300和計(jì)數(shù)單元400。每一列像素單元100的輸出端、一所述電壓提供單元200的輸出端分別與一所述電流比較單元300的兩輸入端連接，所述電流比較單元300的輸出端與所述計(jì)數(shù)單元400的使能端EN連接。具體如圖9所示，本實(shí)施例提供的像素陣列讀出電路與實(shí)施例二的不同在于，設(shè)所述像素陣列有n列像素，則本實(shí)施例提供的所述像素陣列讀出電路包括：一個(gè)所述電流比較單元300，一個(gè)所述計(jì)數(shù)單元400，n個(gè)選通晶體管500和一個(gè)所述電壓提供單元200，n為整數(shù)且n≥2。其中，各所述選通晶體管500連接在每列像素單元100輸出端和所述電流比較單元300之間，所述電流比較單元300中V-I轉(zhuǎn)換單元的電壓輸入端與所述電壓提供單元200的輸出端相連。在本實(shí)施例中，所述選通晶體管500為第三MOS晶體管，該第三MOS晶體管可以為NMOS晶體管，也可以為PMOS晶體管。優(yōu)選地，本實(shí)施例中，第三MOS晶體管為NMOS晶體管，所述第三MOS晶體管的源極與所述每列像素的像素單元100輸出端相連，所述第三MOS晶體管的漏極與所述電流鏡單元的電流輸入端相連，所述第三MOS晶體管的柵極接入選通信號(hào)，通過選通信號(hào)控制對(duì)應(yīng)列像素的選通與否。以下結(jié)合圖9所示，以像素陣列PIXELARRAY中第i行，第i+1行，第j列，第j+1列的像素單元100為例，詳細(xì)闡述本實(shí)施例提供的像素陣列讀出電路的結(jié)構(gòu)和工作原理。如圖9所示，所述像素陣列PIXELARRAY中每列像素的輸出端都連接至一個(gè)選通晶體管500，所述選通晶體管500為第三MOS晶體管N(j)、N(j+1)，作為列級(jí)的開關(guān)。所述第三MOS晶體管的柵極連接列讀出選通信號(hào)Col(j)、Col(j+1)，而所有第三MOS晶體管的源極相連接，且連接到所述電流比較單元300中電流鏡單元的電流輸入端。所述電流比較單元300為整個(gè)像素陣列所共用，同實(shí)施例二相似的，所述電流比較單元300包括第一NMOS晶體管N1、第二NMOS晶體管N2和第一PMOS晶體管P1。所述第一NMOS晶體管N1和所述第二NMOS晶體管N2構(gòu)成電流鏡單元，將由電流鏡單元電流輸入端輸入的像素單元100讀出電流信號(hào)I鏡像為與之相等的電流鏡單元電流輸出端電流信號(hào)I’。所述第一PMOS晶體管P1的漏極為所述V-I轉(zhuǎn)換單元的電流輸出端，連接到所述計(jì)數(shù)單元400的使能端EN，所述第一PMOS晶體管P1的源極接源電壓，本實(shí)施例中，源電壓為一高電平，所述第一PMOS晶體管P1的柵極為V-I轉(zhuǎn)換單元的電壓輸入端，連接作為電壓提供單元200的數(shù)模轉(zhuǎn)換器DAC的輸出端。本實(shí)施例中，在進(jìn)行像素陣列的信號(hào)讀出時(shí)，所選像素單元100逐列進(jìn)行讀出。具體的，圖9所示的所述像素陣列讀出電路的工作時(shí)序如圖10所示。作為最佳實(shí)施例，第三MOS晶體管為NMOS晶體管，電壓提供單元200提供一線性增加的電壓信號(hào)Vramp，其該電壓信號(hào)Vramp的變化范圍為0～VDD，其經(jīng)V-I轉(zhuǎn)換單元轉(zhuǎn)換為線性減小的電流信號(hào)Iramp。假設(shè)從第j列像素開始讀出。從T0時(shí)刻開始，第j列的列讀出選通信號(hào)Col(j)變?yōu)楦唠娖剑ǖ谌齅OS晶體管為PMOS晶體管時(shí)，col(j)變?yōu)榈碗娖剑?，選通第j列像素單元100的讀出電流信號(hào)I(j)，此時(shí)，電壓提供單元200提供的單調(diào)變化的電壓Vramp為最小值，在電流比較單元300中通過第一PMOS晶體管P1轉(zhuǎn)換為單調(diào)變化的電流信號(hào)Iramp，此時(shí)，所述單調(diào)變化的電流信號(hào)Iramp對(duì)應(yīng)最大值，且大于所述像素單元100讀出電流信號(hào)I(j)，因此，圖9中的電流比較器單元300輸出電壓Vc(j)為高電平，同時(shí)計(jì)數(shù)單元400以時(shí)鐘信號(hào)CLK開始計(jì)數(shù)。直到T1時(shí)刻，單調(diào)變化的電流信號(hào)Iramp等于讀出電流信號(hào)I(j)，即圖10中的Q點(diǎn)，并且隨后開始小于讀出電流信號(hào)I(j)，此時(shí)圖9中的電流比較器單元300輸出信號(hào)Vc(j)發(fā)生翻轉(zhuǎn)，變?yōu)榈碗娖剑瑫r(shí)，電流比較單元300輸出信號(hào)Vc(j)的翻轉(zhuǎn)使得計(jì)數(shù)單元400停止計(jì)數(shù)。此時(shí)，計(jì)數(shù)單元400輸出的計(jì)數(shù)結(jié)果Dout(j)中的計(jì)數(shù)值m1就反應(yīng)了第j列像素單元讀出電流信號(hào)I(j)的大小。在本實(shí)施例中，計(jì)數(shù)值m1越大，則表示讀出電流信號(hào)I(j)越小，從而計(jì)數(shù)值m1就反應(yīng)了該像素單元100的光照強(qiáng)度大小。至此完成了第j列像素的讀出。需要說明的是，作為可選實(shí)施例，電壓提供單元200提供一單調(diào)減小的電壓信號(hào)Vramp，且該電壓信號(hào)Vramp的變化范圍為VDD～0，其經(jīng)電流比較單元300中V-I轉(zhuǎn)換單元轉(zhuǎn)換為單調(diào)增大的電流信號(hào)Iramp。此時(shí)，電流比較單元300輸出信號(hào)Vc(j)的翻轉(zhuǎn)情況與上述實(shí)施例相反，且計(jì)數(shù)單元400輸出的計(jì)數(shù)結(jié)果Dout(j)中的計(jì)數(shù)值m1越大，則表示讀出電流信號(hào)I(j)越大。然后，選通信號(hào)Col(j+1)控制選通第j+1列像素，對(duì)第j+1列像素的讀出電流信號(hào)I(j+1)進(jìn)行讀出，如圖10所示的T2～T3時(shí)刻，重復(fù)上述的操作，完成第j+1列的讀出，最終可以類似地得到第j+1列的計(jì)數(shù)值m2。在本實(shí)施例中，整個(gè)像素陣列共用一個(gè)電流比較單元300和一個(gè)計(jì)數(shù)單元400，所述電流比較單元300最簡(jiǎn)單的電路結(jié)構(gòu)僅包括3個(gè)MOS晶體管，所述計(jì)數(shù)單元400的結(jié)構(gòu)也很簡(jiǎn)單，因此讀出電路面積非常小，且讀出電路不包括ADC模塊，因此功耗也有所降低，從而降低了圖像傳感器芯片的設(shè)計(jì)復(fù)雜度和制造成本。需要特別指出的是，上述實(shí)施例一、實(shí)施例二、實(shí)施例三還包括與像素單元及像素陣列對(duì)應(yīng)的電源管理模塊以及后續(xù)對(duì)讀出信號(hào)進(jìn)行處理所需的片上圖像處理電路及相關(guān)算法模塊，此均為本領(lǐng)域技術(shù)人員所熟知的技術(shù)手段，在此不作贅述。綜上所述，本發(fā)明所提出的基于半浮柵晶體管的像素陣列讀出電路具有功耗低，結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)，舍去了傳統(tǒng)針對(duì)半浮柵晶體管等電流信號(hào)作為讀出信號(hào)的像素單元及像素陣列讀出電路中的ADC模塊，降低了讀出電路的復(fù)雜度和電路面積，從而降低了圖像傳感器芯片的設(shè)計(jì)成本和制造成本。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值，特別針對(duì)大面陣、高分辨率的CMOS圖像傳感器而言，具有更高的填充因子、更高的集成度以及更低的功耗，大大提高了芯片性能。上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。