一種多時鐘域的時鐘同步方法、線卡及以太網設備的制作方法
【專利摘要】本發(fā)明公開了一種多時鐘域的時鐘同步方法、線卡及以太網設備，該方法包括：發(fā)送線卡獲得接收線卡確定的與所述發(fā)送線卡的M個下行接口對應的M個上行接口的M個時鐘頻差；其中，所述M個上行接口為所述接收線卡上的上行接口，M為正整數；所述發(fā)送線卡基于所述M個下行接口與M個上行接口的對應關系，使用M個上行接口的M個時鐘頻差中的每個時鐘頻差分別調整與所述每個時鐘頻差對應的接口的發(fā)送時鐘。
【專利說明】一種多時鐘域的時鐘同步方法、線卡及以太網設備
【技術領域】
[0001]本發(fā)明涉及通信【技術領域】，特別涉及一種多時鐘域的時鐘同步方法、線卡及以太網設備。
【背景技術】
[0002]在電信服務提供商網絡向下一代網絡的演進中，以太網將逐步取代TOH(Plesiochronous Digital Hierarchy ;準同步數字系列)以及 SONET (SynchronousOptical Network ;同步光纖網絡)/ SDH (Synchronous Digital Hierarchy ;同步數字體系)傳輸網。
[0003]在以太網中，一個重要的要素就是同步時鐘，請參考圖1所示，為一種典型的以太網時鐘同步方案，其中雙向箭頭實線代表各個線卡通過交換模塊進行數據包交換的路徑，然后各線卡從接收的線路上恢復時鐘，然后向時鐘板上報線路恢復時鐘，時鐘板根據配置選擇其中的一路作為設備的同步參考源，經鎖相處理后的同步時鐘下發(fā)到各線卡，作為線卡發(fā)送的參考時鐘，從而實現(xiàn)同步時鐘的發(fā)送。
[0004]然而，在現(xiàn)有的以太網中，運營商通常會把以太網設備出租給不同的服務商，而服務商有各自不同的時鐘源，所以需要跟蹤不同的時鐘源，即需要以太網設備支持多時鐘域。但是在現(xiàn)有時鐘同步機制中，單個設備的以太網接口，下發(fā)的物理層同步時鐘，一個系統(tǒng)只能有一個，即所有線路都使用相同的發(fā)送時鐘，所以無法實現(xiàn)多時鐘域時鐘的傳遞。

【發(fā)明內容】

[0005]本發(fā)明實施例提供一種多時鐘域的時鐘同步方法、線卡及以太網設備，用以解決現(xiàn)有技術中的時鐘同步機制無法實現(xiàn)多時鐘域時鐘的問題。
[0006]本申請第一方面提供一種多時鐘域的時鐘同步方法，包括:
[0007]發(fā)送線卡獲得接收線卡確定的與所述發(fā)送線卡的M個下行接口對應的M個上行接口的M個時鐘頻差；其中，所述M個上行接口為所述接收線卡上的上行接口，M為正整數；
[0008]所述發(fā)送線卡基于所述M個下行接口與M個上行接口的對應關系，使用M個上行接口的M個時鐘頻差中的每個時鐘頻差分別調整與所述每個時鐘頻差對應的接口的發(fā)送時鐘。
[0009]結合第一方面，在第一方面的第一種可能的實現(xiàn)方式中，在所述發(fā)送線卡獲得接收線卡確定的與所述發(fā)送線卡的M個下行接口對應的M個上行接口的M個時鐘頻差之前，還包括:所述接收線卡恢復所述接收線卡的N個上行接口的線路時鐘，得到N個線路恢復時鐘，N大于等于M ;所述接收線卡確定所述N個線路恢復時鐘分別與系統(tǒng)時鐘的時鐘頻差，得到所述N個上行接口的N個時鐘頻差；其中，M個時鐘頻差為所述N個時鐘頻差中的頻差。
[0010]結合第一方面的第一種可能的實現(xiàn)方式，在第一方面的第二種可能的實現(xiàn)方式中，在所述發(fā)送線卡獲得接收線卡確定的與所述發(fā)送線卡的M個下行接口對應的M個上行接口的M個時鐘頻差之前，還包括:所述接收線卡還基于上行接口和發(fā)送線卡的接口的對應關系，在所述N個上行接口中確定出與所述發(fā)送線卡的M個下行接口對應的M個上行接口 ；所述接收線卡發(fā)送所述M個上行接口的M個時鐘頻差給所述發(fā)送線卡。
[0011]結合第一方面的第一種可能的實現(xiàn)方式，在第一方面的第三種可能的實現(xiàn)方式中，所述發(fā)送線卡獲得接收線卡發(fā)送的與所述發(fā)送線卡的M個下行接口對應的M個上行接口的M個時鐘頻差，包括:所述發(fā)送線卡接收所述接收線卡發(fā)送的所述N個上行接口的N個時鐘頻差；所述發(fā)送線卡基于所述發(fā)送線卡每個接口與上行接口的對應關系，確定出與所述M個下行接口對應的M個上行接口 ；所述發(fā)送線卡基于所述M個上行接口，獲得所述M個時鐘頻差。
[0012]結合第一方面或第一方面的第一種可能的實現(xiàn)方式至第一方面的第三種可能的實現(xiàn)方式中的任意一種，在第一方面的第四種可能的實現(xiàn)方式中，所述使用M個線路的M個時鐘頻差中的每個時鐘頻差分別調整與所述每個時鐘頻差對應的接口的發(fā)送時鐘，包括:所述發(fā)送線卡將所述M個下行接口中每個接口的發(fā)送時鐘分別調整為所述每個接口對應的時鐘頻差與所述系統(tǒng)時差的和。
[0013]本申請第二方面提供一種線卡，包括:
[0014]M個接口 ；M為正整數；接口電路，用于恢復與所述M個接口對應的M個上行接口，得到M個線路恢復時鐘；頻差確定電路，用于確定M個線路恢復時鐘分別與系統(tǒng)時鐘的時鐘頻差，得到所述M個上行接口的M個時鐘頻差；處理器，用于將所述M個時鐘頻差發(fā)送給發(fā)送線卡；以使所述發(fā)送線卡基于所述M個時鐘頻差調整所述發(fā)送線卡的接口的發(fā)送時鐘；還用于接收接收線卡發(fā)送的與所述M個接口對應的M個上行接口的M個時鐘頻差；時鐘調整電路，用于基于發(fā)送線卡每個接口與M個上行接口的對應關系，使用所述其他線卡發(fā)送的M個上行接口的M個時鐘頻差中的每個時鐘頻差分別調整與所述每個時鐘頻差對應的接口的發(fā)送時鐘。
[0015]結合第二方面，在第二方面的第一種可能的實現(xiàn)方式中，所述處理器還用于基于上行接口和發(fā)送線卡的接口的對應關系，確定所述頻差確定電路確定出的M個時鐘頻差中分別與所述發(fā)送線卡的接口對應的上行接口的時鐘頻差；將所述與所述發(fā)送線卡的接口對應的上行接口的時鐘頻差發(fā)送給對應的發(fā)送線卡。
[0016]結合第二方面，在第二方面的第二種可能的實現(xiàn)方式中，所述處理器還用于接收接收線卡發(fā)送的N個上行接口的N個時鐘頻差，所述N個時鐘頻差包含與所述M個接口對應的M個上行接口的M個時鐘頻差；其中，N為大于等于M的正整數；還用于基于發(fā)送線卡每個接口與上行接口的對應關系，確定出與所述M個接口對應的M個上行接口 ；確定與所述M個接口對應的M個上行接口的M個時鐘頻差。
[0017]結合第二方面或第二方面的第一種可能的實現(xiàn)方式或第二方面的第二種可能的實現(xiàn)方式，在第二方面的第三種可能的實現(xiàn)方式中，所述時鐘調整電路用于將所述M個接口中每個接口的發(fā)送時鐘分別調整為所述每個接口對應的時鐘頻差與所述系統(tǒng)時差的和。
[0018]結合第二方面或第二方面的第一種可能的實現(xiàn)方式至第二方面的第三種可能的實現(xiàn)方式中的任意一種，在第二方面的第四種可能的實現(xiàn)方式中，所述頻差確定電路具體為計數器或鎖相環(huán)鑒相器。
[0019]結合第二方面或第二方面的第一種可能的實現(xiàn)方式至第二方面的第四種可能的實現(xiàn)方式中的任意一種，在第二方面的第五種可能的實現(xiàn)方式中，所述時鐘調整電路具體為鎖相環(huán)鑒頻器。
[0020]結合第二方面或第二方面的第一種可能的實現(xiàn)方式至第二方面的第五種可能的實現(xiàn)方式中的任意一種，在第二方面的第六種可能的實現(xiàn)方式中，所述M個接口具體為以太網接口。
[0021]本申請第三方面還提供一種以太網設備，包括:
[0022]多個線卡；
[0023]時鐘板，用于產生系統(tǒng)時鐘，并將所述系統(tǒng)時鐘發(fā)送給所述多個線卡中的每個線卡;
[0024]其中，所述多個線卡中的每個線卡為如第二方面或第二方面的第一種可能的實現(xiàn)方式至第二方面的第六種可能的實現(xiàn)方式中的任意一種所述的線卡。
[0025]本發(fā)明有益效果如下:
[0026]本發(fā)明實施例中，發(fā)送線卡獲得接收線卡確定的與發(fā)送線卡的M個下行接口對應的M個上行接口的M個時鐘頻差；其中，M個上行接口為接收線卡上的上行接口，M為正整數；發(fā)送線卡基于發(fā)送線卡每個接口與M個上行接口的對應關系，使用M個上行接口的M個時鐘頻差中的每個時鐘頻差分別調整與每個時鐘頻差對應的接口的發(fā)送時鐘。因此在本實施例中，接收線卡先確定每個線路與系統(tǒng)時鐘的時鐘頻差，然后發(fā)送線卡將每個接口的發(fā)送時鐘都根據其對應的線路的時鐘頻差進行調整，所以每個接口都可以跟蹤不同的線路，即跟蹤不同的時鐘源，所以可以實現(xiàn)多時鐘域的時鐘同步。進一步，本申請實施例中的方案是由接收線卡恢復時鐘，恢復的是物理層時鐘，所以本申請實施例是從物理層進行處理，跟報文無關，所以性能更好。
【專利附圖】

【附圖說明】
[0027]圖1為現(xiàn)有技術中時鐘同步方案的示意圖；
[0028]圖2為本發(fā)明實施例中的以太網設備的功能框圖；
[0029]圖3為本發(fā)明實施例中的時鐘同步方法的流程圖；
[0030]圖4a為本發(fā)明實施例中的上行接口和下行接口的對應關系表示意圖；
[0031]圖4b為本發(fā)明實施例中的從包交換路徑角度體現(xiàn)線路和接口的對應關系示意圖；
[0032]圖5為本發(fā)明實施例中的線卡的功能框圖；
[0033]圖6為本發(fā)明實施例中的線卡的硬件實現(xiàn)的示例概念圖。
【具體實施方式】
[0034]本發(fā)明實施例提供一種多時鐘域的時鐘同步方法、線卡及以太網設備，用以解決現(xiàn)有技術中的時鐘同步機制無法實現(xiàn)多時鐘域時鐘的問題。
[0035]本申請實施例中的技術方案為解決上述的技術問題，總體思路如下:
[0036]發(fā)送線卡獲得接收線卡確定的與發(fā)送線卡的M個下行接口對應的M個上行接口的M個時鐘頻差；其中，M個上行接口為接收線卡上的上行接口，M為正整數；發(fā)送線卡基于發(fā)送線卡每個接口與M個上行接口的對應關系，使用M個上行接口的M個時鐘頻差中的每個時鐘頻差分別調整與每個時鐘頻差對應的接口的發(fā)送時鐘。因此在本實施例中，接收線卡先確定每個線路與系統(tǒng)時鐘的時鐘頻差，然后發(fā)送線卡將每個接口的發(fā)送時鐘都根據其對應的線路的時鐘頻差進行調整，所以每個接口都可以跟蹤不同的線路，即跟蹤不同的時鐘源，所以可以實現(xiàn)多時鐘域的時鐘同步。進一步，本申請實施例中的方案是由接收線卡恢復時鐘，恢復的是物理層時鐘，所以本申請實施例是從物理層進行處理，跟報文無關，所以性能更好。
[0037]為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0038]下面結合附圖對本發(fā)明優(yōu)選的實施方式進行詳細說明。
[0039]請參考圖2所示，為一個以太網設備的功能框圖，該以太網設備包括:[0040]多個線卡，如線卡1、線卡2、…線卡N，具體線卡的數量可以根據實際需求進行配置，通常為兩個或兩個以上；時鐘板，用于產生系統(tǒng)時鐘，并將系統(tǒng)時鐘發(fā)送給多個線卡。多個線卡和時鐘板均可以安裝在以太網設備的背板上，該以太網設備還可以包括交換模塊，用于進行包交換。該以太網設備具體可以是交換機、路由器、0LT(optical line terminal ；光線路終端)等需要進行接收和發(fā)送數據包的以太網設備。
[0041]接下來介紹該以太網設備的多時鐘域的時鐘同步方法，其中，對于每個線卡而言，均可以同時作為接收線卡和發(fā)送線卡，即扮演接收和發(fā)送兩種角色，當一個線卡作為接收線卡時，其他線卡可以作為相對于該線卡的發(fā)送線卡，當一個線卡作為發(fā)送線卡時，其他線卡則可以作為相對于該線卡的接收線卡。在實際應用中，部分線卡的接口接到上行，部分線卡的接口接到下行。根據配置，部分或全部上行接口需要恢復接口時鐘，并計算頻差，頻差下發(fā)給下行接口使用。根據配置，下行接口選用不同的上行接口恢復時鐘，選用了哪個上行接口恢復時鐘，就使用對應的上行接口頻差產生發(fā)送時鐘。所以以下在描述時鐘同步方法的過程中，是以角色命名各線卡。請參考圖3所示，該方法包括:
[0042]步驟101:發(fā)送線卡獲得接收線卡確定的與發(fā)送線卡的M個下行接口對應的M個上行接口的M個時鐘頻差；其中，M個上行接口為接收線卡上的上行接口，M為正整數；
[0043]步驟102:發(fā)送線卡基于M個下行接口與M個上行接口的對應關系，使用M個上行接口的M個時鐘頻差中的每個時鐘頻差分別調整與每個時鐘頻差對應的接口的發(fā)送時鐘。
[0044]其中，在步驟步驟101之前，該方法還包括:接收線卡恢復接收線卡的N個上行接口的線路時鐘，得到N個線路恢復時鐘，N大于等于M ;接收線卡確定N個線路恢復時鐘分別與系統(tǒng)時鐘的時鐘頻差，得到N個上行接口的N個時鐘頻差；其中，M個時鐘頻差為N個時鐘頻差中的頻差。
[0045]在本實施例中，接收線卡恢復接收線卡的N個上行接口的線路時鐘的步驟具體可以是周期性實施，或者是實時的進行恢復線路時鐘，N個上行接口通常和接收線卡的N個接口是一一對應的，N個上行接口與N路線路一一對應。在實際運用中，接收線卡的實際接口數量也可以大于上行接口的數量；另外，步驟101中的N個上行接口可以是來自不同線卡的上行接口，每個接收線卡上的接口數量可以相同，也可以不相同，總量為N。
[0046]例如對于接收線卡η來講，得到的s個線路恢復時鐘，例如分別記為Fin_nO/1/2……s，s表示線卡η的總數量，s為正整數且小于等于N。[0047]當得到N個線路恢復時鐘時，同時，因為時鐘板也在實時的將系統(tǒng)時鐘發(fā)送給每個線卡，所以接收線卡就確定N個線路恢復時鐘分別與系統(tǒng)時鐘的時鐘頻差，具體來說，例如利用計數器計算每個線路恢復時鐘和系統(tǒng)時鐘的時鐘頻差，再例如利用鎖相環(huán)鑒相的方法；還可以利用現(xiàn)在市面上3級時鐘鎖相環(huán)芯片，該鎖相環(huán)芯片可以讀取輸入時鐘與系統(tǒng)時鐘之間的頻偏，即時鐘頻差。
[0048]舉例來說，在本實施例中，系統(tǒng)時鐘例如為H)，那么經過步驟102可以獲得N個上行接口 的 N 時鐘頻差,例如為 Δ n0=Fin_n0 - FO ； Δ nl=Fin_nl - FO ；......Δ ns=Fin_ns - FO。
[0049]當步驟102完成之后，接收線卡可以有以下兩種但不限于以下兩種的處理方式，第一種是接收線卡確定出發(fā)送線卡需要的時鐘頻差然后發(fā)送給發(fā)送線卡；第二種是接收線卡將確定出來的N個時鐘頻差全部發(fā)送給發(fā)送線卡，發(fā)送線卡自己選擇自己所需要的M個時鐘頻差。
[0050]具體來講，第一種的方式，就在步驟:接收線卡確定N個線路恢復時鐘分別與系統(tǒng)時鐘的時鐘頻差之后，步驟101之前，該方法還包括:接收線卡基于上行接口和發(fā)送線卡的接口的對應關系，在N個上行接口中確定出于發(fā)送線卡的M個下行接口對應的M個上行接口，然后接收線卡就發(fā)送M個上行接口的M個時鐘頻差給發(fā)送線卡，那么對應的，發(fā)送線卡就執(zhí)行步驟103，獲得與其M各接口對應的M個上行接口的M個時鐘頻差。其中，M個時鐘頻差為步驟102中得到的N個時鐘頻差中的頻差，M小于等于N且為正整數。
[0051]對于第二種方式，在步驟:接收線卡確定N個線路恢復時鐘分別與系統(tǒng)時鐘的時鐘頻差之后，接收線卡就將N個時鐘頻差均發(fā)送給發(fā)送線卡，那么步驟101具體包括:發(fā)送線卡接收接收線卡發(fā)送的N個上行接口的N個時鐘頻差；發(fā)送線卡基于發(fā)送線卡每個接口與上行接口的對應關系，確定出與M個下行接口對應的M個上行接口 ；發(fā)送線卡基于M個上行接口，獲得M個時鐘頻差。
[0052]不管通過以上哪種方式，在步驟101中獲得與其M個下行接口對應的M個上行接口的M個時鐘頻差，接下來就執(zhí)行步驟102，即基于發(fā)送線卡每個接口與M個上行接口的對應關系，使用M個線路的M個時鐘頻差中的每個時鐘頻差分別調整與每個時鐘頻差對應的接口的發(fā)送時鐘。
[0053]具體來說，例如通過上調或者下調系統(tǒng)時鐘的頻率調整發(fā)送時鐘，或者是采用鎖相環(huán)的方式，根據頻差的目標值，即確定出的時鐘頻差，實時調整發(fā)送時鐘。
[0054]舉例來說,例如發(fā)送線卡為發(fā)送線卡m,而且線卡m的接口 O被配置為跟蹤線卡η的第I路時鐘，即上行接口 0，那么就根據線卡η的第I路時鐘的時鐘頻差調整線卡m的接口 O的發(fā)送時鐘，例如將線卡m的接口 O的發(fā)送時鐘Fout_m0調整到FO+ΛηΙ。即在步驟104中，具體為發(fā)送線卡將M個下行接口中每個接口的發(fā)送時鐘分別調整為每個接口對應的時鐘頻差與系統(tǒng)時差的和，使得發(fā)送時鐘與恢復的線路時鐘保持一致。
[0055]在實際系統(tǒng)中，由于時鐘漂移，F(xiàn)0/Fin_n0/l/2等會實時變化，同樣，Anl/Fout_m0也會實時跟隨變化。
[0056]為了便于本領域技術人員更清楚的了解本發(fā)明，以下將舉一個具體是實例來說明本申請實施例中時鐘同步方法的實施過程。
[0057]請同時參考圖4a和圖4b所示，假設以太網設備包括3個線卡，分別為線卡1、線卡2和線卡3，每個線卡具有兩個接口，接口 O和接口 1，即對于發(fā)送線卡來講，每個線卡最多可以跟蹤兩路線路時鐘，而對于接收線卡來講，每個線卡最多可以接收兩路線路，圖4a表示的是接收線卡的上行接口和發(fā)送線卡的接口之間的對應關系的關系表，其中，空白表示沒有對應關系，數值I表示有對應關系，該表可以配置在每個線卡上，并且該關系表可以人工配置，也可以是根據不同的通信協(xié)議進行不同的配置；圖4b表示的是從包交換路徑來體現(xiàn)的接收線卡的上行接口和發(fā)送線卡的接口之間的對應關系。
[0058]在本實施例中，假設發(fā)送線卡為線卡3，那么相對應于線卡3的接收線卡假設分別為線卡I和線卡2。那么在步驟:接收線卡恢復接收線卡的N個上行接口的線路時鐘，得到N個線路恢復時鐘中，線卡I恢復2路線路的線路時鐘，分別為與線卡I的上行接口 O對應的第I路線路的線路恢復時鐘，記為線路10的線路恢復時鐘，線卡I的上行接口 I對應的第2路線路的線路恢復時鐘，記為線路11的線路恢復時鐘；線卡2恢復2路線路的線路時鐘，分別為與線卡2的上行接口 O對應的第I路線路的線路恢復時鐘，記為線路20線路恢復時鐘，線卡I的上行接口 I對應的第2路線路的線路恢復時鐘，記為線路21的線路恢復時鐘。因此，在該步驟中，共得到4個線路恢復時鐘。在本實施例中，N為4。
[0059]然后線卡I和線卡2分別計算4個線路恢復時鐘與系統(tǒng)時鐘的時鐘頻差，得到4路線路，即4個上行接口的4個時鐘頻差，例如分別記為Λ 10、Λ 11、Λ 20和Λ 21，其中第一位數字表示線卡的卡號，第二位數字表示線路標識。
[0060]那么線卡I和線卡2可以分別先根據圖4a所示的對應表確定出線卡3需要的時鐘頻差，例如線卡I根據上行接口和發(fā)送線卡的接口的對應關系，確定出與線卡3的接口 O對應的上行接口為線卡I的上行接口 1，即對應的線路為線路11，線卡2根據上行接口和發(fā)送線卡的接口的對應關系，確定出與線卡3的接口 I對應的上行接口為線卡2的上行接口1，即對應的線路為線路21，那么線卡I就將線路11對應的時鐘頻差Λ 11發(fā)送給線卡3，線卡2就將線路21對應的時鐘頻差Λ 21發(fā)送給線卡3。
[0061]或者是，線卡I和線卡2分別將自己獲得的2個時鐘頻差，共4個時鐘頻差均發(fā)給線卡3，然后線卡3根據如圖4a中所示的發(fā)送線卡每個接口與上行接口的對應關系，確定出與線卡3的接口 O對應的線路為線路11，線卡3的接口 I對應的線路為線路21，那么線卡3就獲得線路11的時鐘頻差Λ 11，并獲得線路21的時鐘頻差Λ 21。
[0062]然后執(zhí)行步驟102，即基于M個下行接口與M個上行接口的對應關系，使用獲得的2個時鐘頻差中的每個時鐘頻差分別調至與每個時鐘頻差對應的接口的發(fā)送時鐘，例如使用時鐘頻差Λ 11調整線卡3的接口 O的發(fā)送時鐘，使用時鐘頻差Λ 21調整線卡3的接口 I的發(fā)送時鐘。具體的調整方式例如前述所述的，將發(fā)送時鐘調整到時鐘頻差與系統(tǒng)時鐘的和。
[0063]因此，線卡3的接口 O就跟蹤線路11的時鐘源，線卡3的接口 I就跟蹤線路21的時鐘源，實現(xiàn)多時鐘域的時鐘同步。
[0064]由上述的描述可以看出，在本申請實施例中，接收線卡先計算每個線路與系統(tǒng)時鐘的時鐘頻差，然后發(fā)送線卡將每個接口的發(fā)送時鐘都根據其對應的線路的時鐘頻差進行調整，所以每個接口都可以跟蹤不同的線路，即跟蹤不同的時鐘源，所以可以實現(xiàn)多時鐘域的時鐘同步。進一步，本申請實施例中的方案是由接收線卡恢復時鐘，恢復的是物理層時鐘，所以本申請實施例是從物理層進行處理，跟報文無關，所以性能更好。
[0065]接下來請參考圖5所示，為多個線卡中每個線卡的功能框圖，每個線卡包括:時鐘恢復單元201，用于恢復與線卡的M個接口對應的M個上行接口的線路時鐘，得到M個線路恢復時鐘；頻差確定單元202，用于確定M個線路恢復時鐘分別與系統(tǒng)時鐘的時鐘頻差，得到M個上行接口的M個時鐘頻差；發(fā)送單元203，將M個時鐘頻差發(fā)送給發(fā)送線卡；以使發(fā)送線卡基于M個時鐘頻差調整發(fā)送線卡的接口的發(fā)送時鐘；接收單元204，用于接收接收線卡發(fā)送的與M個接口對應的M個上行接口的M個時鐘頻差；時鐘調整單元205，用于基于發(fā)送線卡每個接口與M個上行接口的對應關系，使用其他線卡發(fā)送的M個上行接口的M個時鐘頻差中的每個時鐘頻差分別調整與每個時鐘頻差對應的接口的發(fā)送時鐘。
[0066]在進一步的實施例中，還包括處理單元，用于基于上行接口和發(fā)送線卡的接口的對應關系，確定頻差確定單元202確定出的M個時鐘頻差中分別與發(fā)送線卡的接口對應的線路的時鐘頻差；發(fā)送單元203用于將與發(fā)送線卡的接口對應的線路的時鐘頻差發(fā)送給對應的發(fā)送線卡。
[0067]在另一實施例中，還包括處理單元，接收單元204用于接收接收線卡發(fā)送的包含與M個接口對應的M個上行接口的M個時鐘頻差的N個線路的N個時鐘頻差；其中，N為大于等于M的正整數；處理單元用于基于發(fā)送線卡每個接口與上行接口的對應關系，確定出與M個接口對應的M個上行接口 ；確定與M個接口對應的M個上行接口的M個時鐘頻差。
[0068]進一步，時鐘調整單元205用于將M個接口中每個接口的發(fā)送時鐘分別調整為每個接口對應的時鐘頻差與系統(tǒng)時差的和。
[0069]前述圖3至圖4b實施例中的時鐘同步方法中的各種變化方式和具體實例同樣適用于本實施例的線卡，通過前述對時鐘同步方法的詳細描述，本領域技術人員可以清楚的知道本實施例中線卡的實施方法，所以為了說明書的簡潔，在此不再詳述。
[0070]接下來請再參考圖6所示,為本申請實施例中多個線卡中每個線卡的硬件實現(xiàn)示例的框圖，每個線卡包括:M個接口 401 ;接口電路402，用于恢復與線卡的M個接口 401對應的M個上行接口的線路時鐘，得到M個線路恢復時鐘；頻差確定電路403，用于確定M個線路恢復時鐘分別與系統(tǒng)時鐘的時鐘頻差，得到M個上行接口的M個時鐘頻差；處理器404，用于將M個時鐘頻差發(fā)送給發(fā)送線卡；以使發(fā)送線卡基于M個時鐘頻差調整發(fā)送線卡的接口401的發(fā)送時鐘；還用于接收接收線卡發(fā)送的與M個接口 401對應的M個上行接口的M個時鐘頻差；時鐘調整電路405，用于基于線路與接口 401的對應關系，使用其他線卡發(fā)送的M個上行接口的M個時鐘頻差中的每個時鐘頻差分別調整與每個時鐘頻差對應的接口 401的發(fā)送時鐘。其中，M為正整數。
[0071 ] 在進一步的實施例中，處理器404，還用于基于上行接口和發(fā)送線卡的接口的對應關系，確定頻差確定電路403確定出的M個時鐘頻差中分別與發(fā)送線卡的接口 401對應的上行接口的時鐘頻差；將與發(fā)送線卡的接口 401對應的上行接口的時鐘頻差發(fā)送給對應的發(fā)送線卡。
[0072]在另一實施例中，處理器404，還用于接收接收線卡發(fā)送的N個上行接口的N個時鐘頻差，N個時鐘頻差包含與M個接口 401對應的M個上行接口的M個時鐘頻差；其中，N為大于等于M的正整數；還用于基于上行接口與接口的對應關系，確定出與M個接口 401對應的M個上行接口 ；確定與M個接口 401對應的M個上行接口的M個時鐘頻差。
[0073]進一步，時鐘調整電路405用于將M個接口 401中每個接口 401的發(fā)送時鐘分別調整為每個接口 401對應的時鐘頻差與系統(tǒng)時差的和。[0074]其中，在圖6中，總線架構(用總線400來代表)，總線400可以包括任意數量的互聯(lián)的總線和橋，總線400將包括由處理器404代表的一個或多個處理器404和存儲器406代表的存儲器的各種電路鏈接在一起?？偩€400還可以將諸如外圍設備、穩(wěn)壓器和功率管理電路等之類的各種其他電路鏈接在一起，這些都是本領域所公知的，因此，本文不再對其進行進一步描述?？偩€接口 407在總線400和各元器件之間提供接口。
[0075]處理器404負責管理總線400和通常的處理，而存儲器406可以被用于存儲如圖4a中所示的對應關系表，還被用于存儲處理器404在執(zhí)行操作時所使用的數據。
[0076]結合以上各實施例，頻差確定電路403具體為計數器或鎖相環(huán)鑒相器。
[0077]結合以上各實施例，時鐘調整電路405具體為鎖相環(huán)鑒頻器。
[0078]結合以上各實施例，M個接口 401具體為以太網接口。
[0079]前述圖3至圖4b實施例中的時鐘同步方法中的各種變化方式和具體實例同樣適用于本實施例的線卡，通過前述對時鐘同步方法的詳細描述，本領域技術人員可以清楚的知道本實施例中線卡的實施方法，所以為了說明書的簡潔，在此不再詳述。
[0080]本領域內的技術人員應明白，本發(fā)明的實施例可提供為方法、系統(tǒng)、或計算機程序產品。因此，本發(fā)明可采用完全硬件實施例、完全軟件實施例、或結合軟件和硬件方面的實施例的形式。而且，本發(fā)明可采用在一個或多個其中包含有計算機可用程序代碼的計算機可用存儲介質(包括但不限于磁盤存儲器、CD-ROM、光學存儲器等)上實施的計算機程序產品的形式。
[0081]本發(fā)明是參照根據本發(fā)明實施例的方法、設備(系統(tǒng))、和計算機程序產品的流程圖和/或方框圖來描述的。應理解可由計算機程序指令實現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結合?？商峁┻@些計算機程序指令到通用計算機、專用計算機、嵌入式處理機或其他可編程數據處理設備的處理器以產生一個機器，使得通過計算機或其他可編程數據處理設備的處理器執(zhí)行的指令產生用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的裝置。
[0082]這些計算機程序指令也可存儲在能引導計算機或其他可編程數據處理設備以特定方式工作的計算機可讀存儲器中，使得存儲在該計算機可讀存儲器中的指令產生包括指令裝置的制造品，該指令裝置實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能。
[0083]這些計算機程序指令也可裝載到計算機或其他可編程數據處理設備上，使得在計算機或其他可編程設備上執(zhí)行一系列操作步驟以產生計算機實現(xiàn)的處理，從而在計算機或其他可編程設備上執(zhí)行的指令提供用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的步驟。
[0084]盡管已描述了本發(fā)明的優(yōu)選實施例，但本領域內的技術人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例做出另外的變更和修改。所以，所附權利要求意欲解釋為包括優(yōu)選實施例以及落入本發(fā)明范圍的所有變更和修改。
[0085]顯然，本領域的技術人員可以對本發(fā)明實施例進行各種改動和變型而不脫離本發(fā)明實施例的精神和范圍。這樣，倘若本發(fā)明實施例的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。
【權利要求】
1.一種多時鐘域的時鐘同步方法，其特征在于，所述方法包括: 發(fā)送線卡獲得接收線卡確定的與所述發(fā)送線卡的M個下行接口對應的M個上行接口的M個時鐘頻差；其中，所述M個上行接口為所述接收線卡上的上行接口，M為正整數； 所述發(fā)送線卡基于所述M個下行接口與M個上行接口的對應關系，使用M個上行接口的M個時鐘頻差中的每個時鐘頻差分別調整與所述每個時鐘頻差對應的接口的發(fā)送時鐘。
2.如權利要求1所述的方法，其特征在于，在所述發(fā)送線卡獲得接收線卡確定的與所述發(fā)送線卡的M個下行接口對應的M個上行接口的M個時鐘頻差之前，還包括: 所述接收線卡恢復所述接收線卡的N個上行接口的線路時鐘，得到N個線路恢復時鐘，N大于等于M ; 所述接收線卡確定所述N個線路恢復時鐘分別與系統(tǒng)時鐘的時鐘頻差，得到所述N個上行接口的N個時鐘頻差；其中，M個時鐘頻差為所述N個時鐘頻差中的頻差。
3.如權利要求2所述的方法，其特征在于，在所述發(fā)送線卡獲得接收線卡確定的與所述發(fā)送線卡的M個下行接口對應的M個上行接口的M個時鐘頻差之前，還包括: 所述接收線卡還基于上行接口和發(fā)送線卡的接口的對應關系，在所述N個上行接口中確定出與所述發(fā)送線卡的M個下行接口對應的M個上行接口 ； 所述接收線卡發(fā)送所述M個上行接口的M個時鐘頻差給所述發(fā)送線卡。
4.如權利要求2所述的方法，其特征在于，所述發(fā)送線卡獲得接收線卡發(fā)送的與所述發(fā)送線卡的M個下行接口對應的M個上行接口的M個時鐘頻差，包括: 所述發(fā)送線卡接收所述接收線卡發(fā)送的所述N個上行接口的N個時鐘頻差； 所述發(fā)送線卡基于所述發(fā)送線卡每個接口與上行接口的對應關系，確定出與所述M個下行接口對應的M個上行接口； 所述發(fā)送線卡基于所述M個上行接口，獲得所述M個時鐘頻差。
5.如權利要求1-4任一項所述的方法，其特征在于，所述使用M個線路的M個時鐘頻差中的每個時鐘頻差分別調整與所述每個時鐘頻差對應的接口的發(fā)送時鐘，包括: 所述發(fā)送線卡將所述M個下行接口中每個接口的發(fā)送時鐘分別調整為所述每個接口對應的時鐘頻差與所述系統(tǒng)時差的和。
6.—種線卡,其特征在于,包括: M個接口⑷為正整數； 接口電路，用于恢復與所述M個接口對應的M個上行接口，得到M個線路恢復時鐘；頻差確定電路，用于確定M個線路恢復時鐘分別與系統(tǒng)時鐘的時鐘頻差，得到所述M個上行接口的M個時鐘頻差； 處理器，用于將所述M個時鐘頻差發(fā)送給發(fā)送線卡；以使所述發(fā)送線卡基于所述M個時鐘頻差調整所述發(fā)送線卡的接口的發(fā)送時鐘；還用于接收接收線卡發(fā)送的與所述M個接口對應的M個上行接口的M個時鐘頻差； 時鐘調整電路，用于基于發(fā)送線卡每個接口與M個上行接口的對應關系，使用所述其他線卡發(fā)送的M個上行接口的M個時鐘頻差中的每個時鐘頻差分別調整與所述每個時鐘頻差對應的接口的發(fā)送時鐘。
7.如權利要求6所述的線卡，其特征在于，所述處理器還用于基于上行接口和發(fā)送線卡的接口的對應關系，確定所述頻差確定電路確定出的M個時鐘頻差中分別與所述發(fā)送線卡的接口對應的上行接口的時鐘頻差；將所述與所述發(fā)送線卡的接口對應的上行接口的時鐘頻差發(fā)送給對應的發(fā)送線卡。
8.如權利要求6所述的線卡，其特征在于，所述處理器還用于接收接收線卡發(fā)送的N個上行接口的N個時鐘頻差，所述N個時鐘頻差包含與所述M個接口對應的M個上行接口的M個時鐘頻差；其中，N為大于等于M的正整數； 還用于基于發(fā)送線卡每個接口與上行接口的對應關系，確定出與所述M個接口對應的M個上行接口 ；確定與所述M個接口對應的M個上行接口的M個時鐘頻差。
9.如權利要求6-8任一項所述的線卡，其特征在于，所述時鐘調整電路用于將所述M個接口中每個接口的發(fā)送時鐘分別調整為所述每個接口對應的時鐘頻差與所述系統(tǒng)時差的和。
10.如權利要求6-9任一項所述的線卡，其特征在于，所述頻差確定電路具體為計數器或鎖相環(huán)鑒相器。
11.如權利要求6-10所述的線卡，其特征在于，所述時鐘調整電路具體為鎖相環(huán)鑒頻器。
12.如權利要求6-11所述的線卡，其特征在于，所述M個接口具體為以太網接口。
13.一種以太網設備，其特征在于，包括: 多個線卡； 時鐘板，用于產生系統(tǒng)時鐘，并將所述系統(tǒng)時鐘發(fā)送給所述多個線卡中的每個線卡； 其中，所述多個線卡中的每個線卡為如權利要求6-12任一項所述的線卡。
【文檔編號】H04J3/06GK103959688SQ201380002722
【公開日】2014年7月30日 申請日期:2013年12月24日 優(yōu)先權日:2013年12月24日
【發(fā)明者】劉凡, 林連魁, 呂昕 申請人:華為技術有限公司