專利名稱：一種高速時(shí)鐘域內(nèi)的nrzi解碼電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種解碼電路，特別是涉及一種在高速時(shí)鐘域內(nèi)的NRZI解碼電路。
背景技術(shù)：
隨著電子技術(shù)的發(fā)展，USB設(shè)備已經(jīng)大量應(yīng)用于日常生活中。USB技術(shù)采用串行總線，數(shù)據(jù)逐位依次傳送。USB系統(tǒng)中數(shù)據(jù)傳輸采用反向非歸零(Non Return to ZeroInvert,簡(jiǎn)稱“NRZI ”)編碼方式，這種編碼方式既能保證數(shù)據(jù)傳送的完整性，又不需獨(dú)立的時(shí)鐘信號(hào)和數(shù)據(jù)一起發(fā)送。當(dāng)遇到O電平信號(hào)時(shí)NRZI編碼數(shù)據(jù)流發(fā)生跳變，而遇到I電平信號(hào)時(shí)保持不變。數(shù)據(jù)流中的跳變使解碼器可以與收到的數(shù)據(jù)保持同步，因而不必提供獨(dú)立的時(shí)鐘信號(hào)。
大多數(shù)情況下，NRZI編碼與位填充一起使用，因?yàn)橐婚L(zhǎng)串的連續(xù)I將會(huì)導(dǎo)致無(wú)電平跳變，從而引起接收器最終丟失同步信號(hào)，解決辦法是采用位填充技術(shù)。即在連續(xù)傳輸六個(gè)I的情況下填充一個(gè)0，使得NRZI編碼數(shù)據(jù)流中發(fā)生跳變，這就確保接收器至少可以在每七個(gè)的時(shí)間間隔內(nèi)從數(shù)據(jù)流中會(huì)檢測(cè)到一次跳變，從而使接收器和傳送的數(shù)據(jù)保持同步。UTMI (USB2. O Transceiver Macrocell Interface)發(fā)送端負(fù)責(zé)在 NRZI 編碼前的數(shù)據(jù)流中插入一個(gè)O電平，即填充位操作；UTMI接收端須在NRZI解碼后的數(shù)據(jù)中，當(dāng)出現(xiàn)六個(gè)連續(xù)I電平后，把其后的一個(gè)O電平給抽取出來(lái)丟棄，即位抽取操作。如果在接收到的數(shù)據(jù)中，六個(gè)連續(xù)的I后跟隨的不是O而是1，則產(chǎn)生錯(cuò)誤，產(chǎn)生出錯(cuò)信號(hào)。傳統(tǒng)的NRZI解碼是在由CDR時(shí)鐘恢復(fù)模塊恢復(fù)出來(lái)的低速時(shí)鐘域內(nèi)進(jìn)行NRZI解碼；為解決跨時(shí)鐘域的問(wèn)題，通常在做NRZI解碼前，外部輸入的數(shù)據(jù)需要被低速時(shí)鐘同步兩次，傳統(tǒng)的NRZI解碼電路，所需的解碼時(shí)間較長(zhǎng)，占用系統(tǒng)資源較大。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種高速時(shí)鐘域內(nèi)的NRZI解碼電路，能縮短N(yùn)RZI解碼所需的時(shí)間，節(jié)省系統(tǒng)資源。本發(fā)明的高速時(shí)鐘域內(nèi)的NRZI解碼電路，包括一個(gè)比特結(jié)束定位模塊，其接收外部輸入的兩個(gè)時(shí)鐘，高速時(shí)鐘和低速時(shí)鐘，用來(lái)查找外部輸入數(shù)據(jù)在高速時(shí)鐘域內(nèi)的結(jié)束標(biāo)示位；五個(gè)寄存器，編號(hào)為第一寄存器至第五寄存器；第一寄存器，接收外部輸入數(shù)據(jù)、高速時(shí)鐘和復(fù)位信號(hào)，對(duì)外部輸入數(shù)據(jù)進(jìn)行高速時(shí)鐘域內(nèi)的第一級(jí)同步處理后輸出數(shù)據(jù)；第二寄存器，接收第一寄存器的輸出數(shù)據(jù)、高速時(shí)鐘和復(fù)位信號(hào)，對(duì)第一寄存器的輸出數(shù)據(jù)做高速時(shí)鐘域內(nèi)的第二級(jí)同步處理后輸出數(shù)據(jù)給NRZI解碼模塊；第三寄存器，接收比特結(jié)束定位模塊的輸出數(shù)據(jù)、高速時(shí)鐘和復(fù)位信號(hào)，對(duì)比特結(jié)束定位模塊的輸出數(shù)據(jù)做高速時(shí)鐘域內(nèi)的第一級(jí)同步處理后輸出數(shù)據(jù)；第四寄存器，接收第三寄存器的輸出數(shù)據(jù)、高速時(shí)鐘和復(fù)位信號(hào)，對(duì)第三寄存器的輸出數(shù)據(jù)做高速時(shí)鐘域內(nèi)的第二級(jí)同步處理后輸出數(shù)據(jù)給NRZI解碼模塊；第五寄存器，接收NRZI解碼模塊的輸出數(shù)據(jù)、高速時(shí)鐘和復(fù)位信號(hào)，對(duì)數(shù)據(jù)NRZI解碼模塊的輸出數(shù)據(jù)做高速時(shí)鐘域內(nèi)的同步處理后輸出結(jié)果；一個(gè)NRZI解碼模塊，接收第二寄存器和第四寄存器的輸出數(shù)據(jù)，在第四寄存器的輸出數(shù)據(jù)的控制下，對(duì)第二寄存器的輸出數(shù)據(jù)進(jìn)行NRZI解碼運(yùn)算，運(yùn)算完成后輸出結(jié)果給第五寄存器。 所述外部輸入數(shù)據(jù)是低速時(shí)鐘域內(nèi)的信號(hào)。本發(fā)明通過(guò)一個(gè)比特結(jié)束定位模塊L0CATE_E0B查找出當(dāng)前這一比特?cái)?shù)據(jù)在高速時(shí)鐘內(nèi)的結(jié)束位置eob，經(jīng)兩級(jí)高速時(shí)鐘的寄存器同步后，產(chǎn)生eob_d2信號(hào)；外部輸入數(shù)據(jù)din經(jīng)兩級(jí)高速時(shí)鐘的寄存器同步后產(chǎn)生的din_d2在eob_d2的控制下，在NRZI解碼模塊NRZI_DEC內(nèi)做進(jìn)行NRZI解碼運(yùn)算，運(yùn)算完成后，經(jīng)高速時(shí)鐘的寄存器同步后產(chǎn)生輸出結(jié)果O本發(fā)明的NRZI解碼電路，只需在高速時(shí)鐘域內(nèi)做三次同步，而在傳統(tǒng)的設(shè)計(jì)方法中需在低速時(shí)鐘域內(nèi)做兩次同步，與傳統(tǒng)方法相比，本發(fā)明提供的電路能縮短N(yùn)RZI解碼所需的時(shí)間，節(jié)省系統(tǒng)資源，尤其是低速與高速時(shí)鐘相差較大時(shí)，優(yōu)勢(shì)更加明顯。


圖I是本發(fā)明的NRZI解碼電路示意圖附圖標(biāo)記說(shuō)明din是外部輸入數(shù)據(jù)clk_high是高速時(shí)鐘clk_low是低速時(shí)鐘resetn是復(fù)位信號(hào)L0CATE_E0B是比特結(jié)束定位模塊eob是比特結(jié)束定位模塊的輸出數(shù)據(jù)eob_dl是第三寄存器的輸出數(shù)據(jù)eob_d2是第四寄存器的輸出數(shù)據(jù)DFFl是第一寄存器DFF2是第二寄存器DFF3是第三寄存器DFF4是第四寄存器DFF5是第五寄存器din_dl是第一寄存器的輸出數(shù)據(jù)din_d2是第二寄存器的輸出數(shù)據(jù)
NRZI_DEC 是 NRZI 解碼模塊dec_dout是NRZI解碼模塊輸出結(jié)果dout是第五寄存器輸出結(jié)果。
具體實(shí)施例方式如圖I所示，本發(fā)明的NRZI解碼電路包括一個(gè)比特結(jié)束定位模塊L0CATE_E0B，其接收外部輸入的兩個(gè)時(shí)鐘，高速時(shí)鐘clk_high和低速時(shí)鐘clk_low,其能查找出當(dāng)前外部輸入數(shù)據(jù)在高速時(shí)鐘clk_high內(nèi)的結(jié)束位置，當(dāng)前這一比特外部輸入數(shù)據(jù)長(zhǎng)度為一個(gè)低速時(shí)鐘周期，結(jié)束位的長(zhǎng)度為一高速時(shí)鐘周期；五個(gè)寄存器，編號(hào)為第一寄存器DFFl至第五寄存器DFF5 ；第一寄存器DFF1，接收外部輸入數(shù)據(jù)din、高速時(shí)鐘clk_high和復(fù)位信號(hào)resetn，對(duì)外部輸入數(shù)據(jù)din進(jìn)行高速時(shí)鐘clk_high域內(nèi)的第一級(jí)同步處理后輸出數(shù)據(jù)din_dl ；第二寄存器DFF2，接收第一寄存器DFFl的輸出數(shù)據(jù)din_dl、高速時(shí)鐘clk_high和復(fù)位信號(hào)resetn，對(duì)第一寄存器DFFl的輸出數(shù)據(jù)din_dl做高速時(shí)鐘clk_high域內(nèi)的第二級(jí)同步處理后輸出數(shù)據(jù)din_d2給NRZI解碼模塊NRZI_DEC ；第三寄存器DFF3，接收比特結(jié)束定位模塊L0CATE_E0B的輸出數(shù)據(jù)eob、高速時(shí)鐘clk_high和復(fù)位信號(hào)resetn，對(duì)比特結(jié)束定位模塊L0CATE_E0B的輸出數(shù)據(jù)eob做高速時(shí)鐘clk_high域內(nèi)的第一級(jí)同步處理后輸出數(shù)據(jù)din_dl ；第四寄存器DFF4，接收第三寄存器DFF3的輸出數(shù)據(jù)eob_dl、高速時(shí)鐘clk_high 和復(fù)位信號(hào)resetn，對(duì)第三寄存器DFF3的輸出數(shù)據(jù)eob_dl做高速時(shí)鐘clk_high域內(nèi)的第二級(jí)同步處理后輸出數(shù)據(jù)eob_d2給NRZI解碼模塊NRZI_DEC ；第五寄存器DFF5，接收NRZI解碼模塊NRZI_DEC的輸出數(shù)據(jù)dec_dout、高速時(shí)鐘clk_high和復(fù)位信號(hào)resetn，對(duì)數(shù)據(jù)NRZI解碼模塊NRZI_DEC的輸出數(shù)據(jù)dec_dout做高速時(shí)鐘clk_high域內(nèi)的同步處理后輸出結(jié)果dout ；一 NRZI解碼模塊NRZI_DEC，接收第二寄存器DFF2和第四寄存器DFF4的輸出數(shù)據(jù)din_d2和eob_d2，在第四寄存器DFF4的輸出數(shù)據(jù)eob_d2的控制下，對(duì)第二寄存器DFF2的輸出數(shù)據(jù)din_d2進(jìn)行NRZI解碼運(yùn)算，運(yùn)算完成后輸出結(jié)果dec_d0Ut給第五寄存器DFF5。工作時(shí)，比特結(jié)束定位模塊L0CATE_E0B接收高速時(shí)鐘clk_high和低速時(shí)鐘clk_low的信號(hào)，通過(guò)比特結(jié)束定位操作，產(chǎn)生比特結(jié)束定位模塊的輸出數(shù)據(jù)(結(jié)束標(biāo)示位)eob，其長(zhǎng)度為高速時(shí)鐘clk_high的一個(gè)周期；然后經(jīng)兩級(jí)寄存器DFF3和DFF4在高速時(shí)鐘clk_high域內(nèi)進(jìn)行同步后，輸出信號(hào)eob_d2到NRZI解碼模塊NRZI_DEC ;與此同時(shí)，夕卜部輸入數(shù)據(jù)din，也經(jīng)兩級(jí)寄存器DFFl和DFF2在高速時(shí)鐘域內(nèi)進(jìn)行同步后，輸出信號(hào)din_d2到NRZI解碼模塊NRZI_DEC ;在eob_d2的控制下，din_d2在NRZI解碼模塊NRZI_DEC內(nèi)做NRZI解碼操作，操作結(jié)束后產(chǎn)生輸出結(jié)果deC_dout，在高速時(shí)鐘clk_high域內(nèi)的寄存器DFF5同步處理后輸出結(jié)果dout。以上通過(guò)具體實(shí)施方式
和實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種高速時(shí)鐘域內(nèi)的NRZI解碼電路，其特征是，包括 一個(gè)比特結(jié)束定位模塊，其接收外部輸入的兩個(gè)時(shí)鐘，高速時(shí)鐘和低速時(shí)鐘，用來(lái)查找外部輸入數(shù)據(jù)在高速時(shí)鐘域內(nèi)的結(jié)束標(biāo)示位； 五個(gè)寄存器，編號(hào)為第一寄存器至第五寄存器； 第一寄存器，接收外部輸入數(shù)據(jù)、高速時(shí)鐘和復(fù)位信號(hào)，對(duì)外部輸入數(shù)據(jù)進(jìn)行高速時(shí)鐘域內(nèi)的第一級(jí)同步處理后輸出數(shù)據(jù)； 第二寄存器，接收第一寄存器的輸出數(shù)據(jù)、高速時(shí)鐘和復(fù)位信號(hào)，對(duì)第一寄存器的輸出數(shù)據(jù)做高速時(shí)鐘域內(nèi)的第二級(jí)同步處理后輸出數(shù)據(jù)給NRZI解碼模塊； 第三寄存器，接收比特結(jié)束定位模塊的輸出數(shù)據(jù)、高速時(shí)鐘和復(fù)位信號(hào)，對(duì)比特結(jié)束定位模塊的輸出數(shù)據(jù)做高速時(shí)鐘域內(nèi)的第一級(jí)同步處理后輸出數(shù)據(jù)； 第四寄存器，接收第三寄存器的輸出數(shù)據(jù)、高速時(shí)鐘和復(fù)位信號(hào)，對(duì)第三寄存器的輸出數(shù)據(jù)做高速時(shí)鐘域內(nèi)的第二級(jí)同步處理后輸出數(shù)據(jù)給NRZI解碼模塊； 第五寄存器，接收NRZI解碼模塊的輸出數(shù)據(jù)、高速時(shí)鐘和復(fù)位信號(hào)，對(duì)數(shù)據(jù)NRZI解碼模塊的輸出數(shù)據(jù)做高速時(shí)鐘域內(nèi)的同步處理后輸出結(jié)果； 一個(gè)NRZI解碼模塊，接收第二寄存器和第四寄存器的輸出數(shù)據(jù)，在第四寄存器的輸出數(shù)據(jù)的控制下，對(duì)第二寄存器的輸出數(shù)據(jù)進(jìn)行NRZI解碼運(yùn)算，運(yùn)算完成后輸出結(jié)果給第五寄存器。
2.如權(quán)利要求I所述的解碼電路，其特征是外部輸入數(shù)據(jù)是低速時(shí)鐘域內(nèi)的信號(hào)。
全文摘要
本發(fā)明公開(kāi)了一種高速時(shí)鐘域內(nèi)的NRZI解碼電路，包括一個(gè)比特結(jié)束定位模塊，五個(gè)寄存器，一個(gè)NRZI解碼模塊。比特結(jié)束定位模查找出外部輸入數(shù)據(jù)在高速時(shí)鐘內(nèi)的結(jié)束標(biāo)示位，并經(jīng)兩級(jí)高速時(shí)鐘的寄存器同步后，送入到NRZI解碼模塊做解碼操作的控制信號(hào)；外部輸入數(shù)據(jù)經(jīng)兩級(jí)高速時(shí)鐘的寄存器同步后送入到NRZI解碼模塊進(jìn)行NRZI解碼運(yùn)算，運(yùn)算完成后，經(jīng)高速時(shí)鐘的寄存器同步后產(chǎn)生輸出結(jié)果。本發(fā)明的高速時(shí)鐘域內(nèi)的NRZI解碼電路，能縮短N(yùn)RZI解碼所需的時(shí)間，節(jié)省系統(tǒng)資源。
文檔編號(hào)H03M5/14GK102904578SQ201110213468
公開(kāi)日2013年1月30日 申請(qǐng)日期2011年7月28日 優(yōu)先權(quán)日2011年7月28日
發(fā)明者左耀華, 居曉波 申請(qǐng)人:上海華虹集成電路有限責(zé)任公司