通信方法、高速外圍組件互連pcie芯片及pcie設(shè)備的制作方法
【專利摘要】本發(fā)明實施例提供了一種通信方法、高速外圍組件互連PCIE芯片及PCIE設(shè)備。該方法應(yīng)用于支持光纜傳輸?shù)目焖偻庠O(shè)組件互聯(lián)PCIE系統(tǒng)中。所述PCIE系統(tǒng)包括發(fā)送端PCIE設(shè)備、光傳輸器件以及接收端PCIE設(shè)備。該方法包括：當(dāng)所述發(fā)送端PCIE設(shè)備需要與所述接收端PCIE設(shè)備建立通信連接時，所述發(fā)送端PCIE設(shè)備確定控制寄存器的檢測狀態(tài)位包含第一標(biāo)識，所述第一標(biāo)識用于表示禁止所述發(fā)送端PCIE設(shè)備執(zhí)行負(fù)載檢測；所述發(fā)送端PCIE設(shè)備通過所述光傳輸器件執(zhí)行與所述接收端PCIE設(shè)備的鏈路協(xié)商流程，以與所述接收端PCIE設(shè)備建立所述通信連接。在支持光纜傳輸?shù)膽?yīng)用場景中，本發(fā)明實施例提供的方法能夠使發(fā)送端PCIE設(shè)備與接收端PCIE設(shè)備順利建立通信連接。
【專利說明】通信方法、高速外圍組件互連PCIE芯片及PCIE設(shè)備
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及光通信領(lǐng)域，特別涉及一種通信方法、高速外圍組件互連PCIE芯片及PCIE設(shè)備。
【背景技術(shù)】
[0002]高速外圍組件互連(PeripheralComponent Interconnect Express, PCIE)標(biāo)準(zhǔn)是由英特爾公司提出的新一代總線技術(shù)。PCIE技術(shù)廣泛應(yīng)用于個人電腦、服務(wù)器和數(shù)據(jù)中心等PCIE設(shè)備中。由于電性傳輸距離短，并且損耗較大，極大的限制了 PCIE設(shè)備的應(yīng)用。由于光纜傳輸具有損耗小且傳輸距離遠(yuǎn)的優(yōu)點，因此，PCIE標(biāo)準(zhǔn)正在被逐步應(yīng)用于光纜傳輸?shù)膽?yīng)用場景中。
[0003]在PICE標(biāo)準(zhǔn)中，定義了一種檢測狀態(tài)(Detect state)，該狀態(tài)是指鏈路復(fù)位或加電后的初始狀態(tài)。在檢測狀態(tài)中，要求PCIE芯片中的發(fā)送器中的檢測部分檢測鏈路接收端是否存在一個接收器。在檢測狀態(tài)中，若發(fā)送器檢測到接收器，則該鏈路進(jìn)入輪詢狀態(tài)，其中，輪詢狀態(tài)是檢測狀態(tài)的下一個狀態(tài)。自輪詢狀態(tài)開始，發(fā)送器開始與接收器進(jìn)行鏈路協(xié)商，以建立通信連接。若在檢測狀態(tài)中，發(fā)送器未檢測到接收器，發(fā)送器將每12ms重復(fù)檢測一次，無法進(jìn)入輪詢狀態(tài)。在根據(jù)PCIE實現(xiàn)電纜傳輸?shù)南到y(tǒng)中，發(fā)送端PCIE設(shè)備可以通過發(fā)送共模電壓實現(xiàn)對接收端PCIE設(shè)備的檢測。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實施例提供了 一種通信方法、高速外圍組件互連PCIE芯片及PCIE設(shè)備，能夠在根據(jù)PCIE實現(xiàn)光纜傳輸?shù)膱鼍跋拢瑢崿F(xiàn)發(fā)送端PCIE設(shè)備與接收端PCIE設(shè)備的正常協(xié)商。
[0005]第一方面，本發(fā)明實施例提供了一種通信方法，該方法應(yīng)用于支持光纜傳輸?shù)目焖偻庠O(shè)組件互聯(lián)PCIE系統(tǒng)中，所述PCIE系統(tǒng)包括發(fā)送端PCIE設(shè)備、光傳輸器件以及接收端PCIE設(shè)備，所述方法包括:當(dāng)所述發(fā)送端PCIE設(shè)備需要與所述接收端PCIE設(shè)備建立通信連接時，所述發(fā)送端PCIE設(shè)備確定控制寄存器的檢測狀態(tài)位包含第一標(biāo)識，所述第一標(biāo)識用于表示禁止所述發(fā)送端PCIE設(shè)備執(zhí)行負(fù)載檢測；所述發(fā)送端PCIE設(shè)備通過所述光傳輸器件執(zhí)行與所述接收端PCIE設(shè)備的鏈路協(xié)商流程，以與所述接收端PCIE設(shè)備建立所述通信連接。
[0006]在第一方面的第一種可能的實施方式中，所述方法還包括:當(dāng)所述發(fā)送端PCIE設(shè)備與所述接收端PCIE設(shè)備在所述鏈路協(xié)商流程中協(xié)商的數(shù)據(jù)傳輸速率達(dá)到閾值時，所述發(fā)送端PCIE設(shè)備確定所述控制寄存器的均衡指示位包括第二標(biāo)識，所述第二標(biāo)識用于表示禁止所述發(fā)送端PCIE設(shè)備與所述接收端PCIE設(shè)備協(xié)商信號參數(shù)；所述發(fā)送端PCIE設(shè)備根據(jù)配置的所述信號參數(shù)通過所述通信連接向所述接收端PCIE設(shè)備傳輸數(shù)據(jù)。
[0007]結(jié)合第一方面的第一種可能的實施方式，在第二種可能的實施方式中，所述方法還包括:在系統(tǒng)初始化過程中，所述發(fā)送端PCIE設(shè)備配置所述信號參數(shù)。[0008]結(jié)合第一方面的第一種或者第二種可能的實施方式，在第三種可能的實施方式中，所述信號參數(shù)包括下述參數(shù)中的至少一項:發(fā)送端信號調(diào)整參數(shù)或接收端信號調(diào)整參數(shù)。
[0009]第二方面，本發(fā)明實施例提供了 一種快速外設(shè)組件互聯(lián)PCIE芯片，所述PCIE芯片支持光纜傳輸，該PCIE芯片包括鏈路狀態(tài)機(jī)和收發(fā)器，其中，所述鏈路狀態(tài)機(jī)用于當(dāng)需要與接收端PCIE芯片建立通信連接時，確定控制寄存器的檢測狀態(tài)位包含第一標(biāo)識，所述第一標(biāo)識用于表示禁止所述PCIE芯片執(zhí)行負(fù)載檢測。所述收發(fā)器用于通過光傳輸器件執(zhí)行與所述接收端PCIE芯片的鏈路協(xié)商流程，以與所述接收端PCIE芯片建立所述通信連接。
[0010]在第二方面的第一種實施方式中，所述鏈路狀態(tài)機(jī)還用于當(dāng)所述PCIE芯片與所述接收端PCIE芯片在所述鏈路協(xié)商流程中協(xié)商的數(shù)據(jù)傳輸速率達(dá)到閾值時，確定所述控制寄存器的均衡指示位包括第二標(biāo)識，其中，所述第二標(biāo)識用于表示禁止所述PCIE芯片與所述接收端PCIE芯片協(xié)商信號參數(shù)。所述收發(fā)器還用于根據(jù)配置的信號參數(shù)通過所述通信連接向所述接收端PCIE芯片傳輸數(shù)據(jù)。
[0011]結(jié)合第二方面的第一種實施方式，在第二方面的第二種實施方式中，所述PCIE芯片還包括管理器，所述管理器用于在系統(tǒng)初始化過程中，配置所述信號參數(shù)。
[0012]結(jié)合第二方面的第一種或第二種實施方式，在第二方面的第三種實施方式中，所述信號參數(shù)包括下述參數(shù)中的至少一項:發(fā)送端信號調(diào)整參數(shù)或接收端信號調(diào)整參數(shù)。
[0013]第三方面，本發(fā)明實施例提供了一種快速外設(shè)組件互聯(lián)PCIE設(shè)備，包括上述第二方面或第二方面的各種可能的實施方式所述的PCIE芯片。
[0014]在本發(fā)明實施例提供的通信方法中，當(dāng)發(fā)送端PCIE設(shè)備需要與接收端PCIE設(shè)備建立通信連接時，發(fā)送端PCIE設(shè)備可以根據(jù)控制寄存器中預(yù)先設(shè)置的第一標(biāo)識不執(zhí)行負(fù)載檢測，將鏈路的初始狀態(tài)定向為輪詢狀態(tài)，以便能夠直接與接收端PCIE設(shè)備進(jìn)行鏈路協(xié)商。該方法能夠避免因光傳輸器件的存在導(dǎo)致發(fā)送端PCIE設(shè)備無法檢測到接收端PCIE設(shè)備在位而無法與接收端PCIE設(shè)備進(jìn)行鏈路協(xié)商的問題。在支持光纜傳輸?shù)膽?yīng)用場景中，本發(fā)明實施例提供的方法能夠使發(fā)送端PCIE設(shè)備與接收端PCIE設(shè)備順利建立通信連接。
【專利附圖】

【附圖說明】
[0015]為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹。
[0016]圖1為本發(fā)明實施例提供的一種PCIE設(shè)備通信連接示意圖；
[0017]圖2為本發(fā)明實施例提供的一種PCIE設(shè)備的應(yīng)用場景示意圖；
[0018]圖3為本發(fā)明實施例提供的一種PCIE芯片的結(jié)構(gòu)不意圖；
[0019]圖4為本發(fā)明實施例提供的一種通信方法流程圖；
[0020]圖5為本發(fā)明實施例提供的又一種通信方法流程圖。
【具體實施方式】
[0021]為了使本【技術(shù)領(lǐng)域】的人員更好地理解本發(fā)明方案，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分的實施例，而不是全部的實施例。[0022]為了便于理解本方案，本發(fā)明實施例首先對根據(jù)快速外設(shè)組件互聯(lián)總線(Peripheral Component Interconnect Express, PCIE)實現(xiàn)電纜傳輸?shù)?PCIE 系統(tǒng)中，發(fā)送端PCIE設(shè)備及接收端PCIE設(shè)備如何建立通信連接的過程做一個簡單的介紹。如圖1所示，在該通信系統(tǒng)中，包括第一 PCIE設(shè)備10以及第二 PCIE設(shè)備20。其中，第一 PCIE設(shè)備10中包含有第一 PCIE芯片14，第二 PCIE設(shè)備20中包含有第二 PCIE芯片24。第一 PCIE設(shè)備10與第二 PCIE設(shè)備20之間通過電纜連接。
[0023]下面以作為發(fā)送端PCIE設(shè)備的第一 PCIE設(shè)備10與作為接收端PCIE設(shè)備的第二PCIE設(shè)備20建立通信連接的過程為例進(jìn)行描述。根據(jù)PCIE標(biāo)準(zhǔn)的規(guī)定，當(dāng)開機(jī)或復(fù)位后，第一 PCIE芯片14中的鏈路狀態(tài)機(jī)將控制鏈路依次進(jìn)入:檢測狀態(tài)——輪詢(Polling)狀態(tài)——配置(Configuration)狀態(tài)——LO狀態(tài)，以使第一 PCIE設(shè)備10與第二接收端PCIE設(shè)備20正常建立通信連接，并在LO狀態(tài)期間，第一 PCIE設(shè)備10與第二 PCIE設(shè)備20可以進(jìn)行處理層數(shù)據(jù)包(Transaction Layer Pocket, TLP)、數(shù)據(jù)鏈路層數(shù)據(jù)包(Data Link LayerPocket, DLLP)和物理層數(shù)據(jù)包(Physical Layer Pocket, PLP)的發(fā)送和接收。其中，物理層數(shù)據(jù)包也稱為有序集。當(dāng)然可以理解的是，第一 PCIE設(shè)備10也可以作為接收端PCIE設(shè)備，第二 PCIE設(shè)備20也可以作為發(fā)送端PCIE設(shè)備。
[0024]在上述第一 PCIE設(shè)備10與第二 PCIE設(shè)備20建立通信連接的過程中，第一 PCIE芯片14首先需要進(jìn)入檢測狀態(tài)以檢測鏈路接收端是否存在第二 PCIE芯片24。在本發(fā)明實施例中，也可以將檢測狀態(tài)中發(fā)送器檢測鏈路接收端是否存在接收器的過程簡稱為執(zhí)行負(fù)載檢測。為了描述清楚，下面將對負(fù)載檢測的過程做一個簡單的介紹。在圖1所示的通信系統(tǒng)中，第一 PCIE芯片14的發(fā)送器2082的兩根差分線分別通過耦合電容Ctx與第二 PCIE芯片24的接收器2084的兩根差分線相連。并且，接收器2084的兩根差分線分別與兩個端接電阻Zkx的一端相連，兩個端接電阻Zkx的另一端均接地。當(dāng)鏈路進(jìn)入檢測狀態(tài)時，第一PCIE芯片14中的發(fā)送器2082從自身的兩個端子D+和D-驅(qū)動一個與初始電壓不同的共模電壓。為了描述方便，在本發(fā)明實施例中，將初始電壓稱為第一電壓，將發(fā)送器在檢測狀態(tài)驅(qū)動的與初始電壓不同的一個共模電壓稱為第二電壓。其中，初始電壓可以是Vdd(3.6V)、地(Ground)或者是Vdd與地(Ground)之間的任意一個共模電壓。第二電壓為與初始電壓不同的一個共模電壓。在由第一電壓變?yōu)榈诙妷旱倪^程中，若發(fā)送器2082與接收器2084相連，則耦合電容Ctx、發(fā)送器2082差分線上的寄生電容以及接收端的端接電阻Zkx可以形成一個RC充電電路。由于具有較大的耦合電容Ctx，該RC充電電路的充電時間較長。若發(fā)送器2082與接收器2084沒有相連，則耦合電容Ctx并沒有起作用，充電時間就較短。從而，第一 PCIE芯片14可以根據(jù)充電時間的長短判斷是否與第二 PCIE芯片24連接?；蛘?，換一種表達(dá)方式，第一 PCIE芯片14可以根據(jù)充電時間的長短判斷第二 PCIE芯片24是否在位。根據(jù)PCIE的規(guī)定，當(dāng)?shù)谝?PCIE芯片14檢測到第二 PCIE芯片24在位后，會進(jìn)入輪詢狀態(tài)，開始鏈路協(xié)商。經(jīng)過鏈路協(xié)商流程，第一 PCIE芯片14與第二 PCIE芯片24之間的通信鏈路可以正常連接(Link up)。
[0025]需要說明的是，為了清楚地描述PCIE芯片的負(fù)載檢測過程，圖1中只對第一 PCIE芯片14中的發(fā)送器2082以及第二 PCIE芯片24中的接收器2084進(jìn)行了圖示。可以理解的是，在第一 PCIE芯片14中也可以包括接收器2084，在第二 PCIE芯片24中也可以包括發(fā)送器2082。[0026]下面將對本發(fā)明實施例提供的通信方法的一種應(yīng)用場景做一個簡單介紹。本發(fā)明實施例提供的通信方法可以應(yīng)用于根據(jù)PCIE實現(xiàn)光纜傳輸?shù)耐ㄐ畔到y(tǒng)中。如圖2所示，在本發(fā)明實施例提供的一種根據(jù)PCIE實現(xiàn)光纜傳輸?shù)耐ㄐ畔到y(tǒng)中，在第一 PCIE設(shè)備10與第二 PCIE設(shè)備20之間連接有第一光模塊(Optical Module) 12以及第二光模塊22。第一PCIE設(shè)備10與第一光模塊12之間通過電纜連接。第二光模塊22與第二 PCIE設(shè)備20之間通過電纜連接。第一光模塊12和第二光模塊22之間通過光纖30連接。其中，第一光模塊12和第二光模塊22用于進(jìn)行電信號與光信號的轉(zhuǎn)換。
[0027]仍然以第一 PCIE設(shè)備10為發(fā)送端PCIE設(shè)備、第二 PCIE設(shè)備20為接收端PCIE設(shè)備為例。當(dāng)?shù)谝?PCIE設(shè)備10與第二 PCIE設(shè)備20建立通信連接后，例如，在鏈路處于LO工作狀態(tài)時，若第一 PCIE設(shè)備10向第二 PCIE設(shè)備20發(fā)送數(shù)據(jù)，與第一 PCIE設(shè)備10連接的第一光模塊12會將第一 PCIE芯片14發(fā)送的電信號轉(zhuǎn)換為光信號，并通過光纖30傳輸至與第二通信節(jié)點20連接的第二光模塊22。第二光模塊22將接收的光信號轉(zhuǎn)換為電信號后，將電信號傳輸給第二 PCIE設(shè)備20中的第二 PCIE芯片24，從而能夠?qū)崿F(xiàn)第一 PCIE設(shè)備10以及第二 PCIE設(shè)備20之間的通信?？梢岳斫獾氖?，由于第一光模塊12以及第二光模塊22之間通過光纖30連接，因此，即使第一 PCIE設(shè)備10與第二 PCIE設(shè)備20的距離較遠(yuǎn)，也能夠通過光纖30完成相互之間的通信。
[0028]需要說明的是，第一PCIE設(shè)備10和第一光模塊12可以獨立設(shè)置。例如,第一PCIE設(shè)備10可以是一個單板，第一光模塊12可以通過對應(yīng)的連接器連接在第一 PCIE設(shè)備10的邊緣。第一 PCIE設(shè)備10和第一光模塊12也可以集成在同一個通信設(shè)備中，例如,若第一 PCIE設(shè)備10是一個單板，第一光模塊12也可以通過對應(yīng)的連接器位于第一 PCIE設(shè)備10中。類似的，第二 PCIE設(shè)備20和第二光模塊22可以獨立設(shè)置，第二 PCIE設(shè)備20和第二光模塊22也可以集成在同一個通信設(shè)備中。在此不做限定。并且，第一 PCIE設(shè)備10和第二 PCIE設(shè)備20可以分別位于不同設(shè)備中，也可以位于同一設(shè)備中。例如，第一 PCIE設(shè)備10和第二 PCIE設(shè)備20可以位于不同的主機(jī)中，也可以位于同一個主機(jī)中。在此也不做限定。
[0029]為了描述方便,在本發(fā)明實施例中，可以將第一光模塊12、光纖30以及第二光模塊22統(tǒng)稱為光傳輸器件,用于實現(xiàn)第一 PCIE設(shè)備10及第二 PCIE設(shè)備20之間的信號傳輸。在光傳輸器件傳輸信號的過程中，光傳輸器件可以用于實現(xiàn)電信號和光信號之間的轉(zhuǎn)換。光傳輸器件如何實現(xiàn)信號傳輸與現(xiàn)有技術(shù)類似，因此，本發(fā)明實施例中，對光傳輸器件如何實現(xiàn)光信號和電信號的轉(zhuǎn)換和傳輸不做詳細(xì)描述。需要說明的是，本發(fā)明實施例中所指的第一 PCIE設(shè)備10和第二 PCIE設(shè)備20均不包括光模塊等光傳輸器件。
[0030]然而,在圖2所示的通信系統(tǒng)中，第一 PCIE設(shè)備10與第二 PCIE設(shè)備20之間通過第一光模塊(Optical Module) 12、光纖30以及第二光模塊22等光傳輸器件進(jìn)行連接。在鏈路進(jìn)入檢測狀態(tài)時，由于光模塊不能將用于檢測第二 PCIE芯片24的共模電壓信號轉(zhuǎn)換為有效的光信號并傳輸至第二 PCIE芯片24，因此，當(dāng)鏈路處于檢測狀態(tài)時，第一 PCIE芯片10無法根據(jù)PCIE標(biāo)準(zhǔn)實現(xiàn)對第二 PCIE芯片24的在位檢測。使得鏈路無法從檢測狀態(tài)進(jìn)入輪詢(Polling)狀態(tài)，第一 PCIE設(shè)備10不能第二 PCIE設(shè)備20進(jìn)行鏈路協(xié)商，導(dǎo)致鏈路無法正常連接。
[0031]圖3為本發(fā)明實施例提供的一種PCIE芯片的結(jié)構(gòu)示意圖，本發(fā)明實施例提供的PCIE芯片可以應(yīng)用于根據(jù)PCIE實現(xiàn)光纜傳輸?shù)膱鼍爸?。如圖3所示，圖3所示的PCIE芯片20可以為圖2中所示的第一 PCIE芯片14和第二 PCIE芯片24。如圖3所示，PCIE芯片20可以包括:通信接口 202、鏈路狀態(tài)機(jī)204、管理器206以及收發(fā)器208。其中，收發(fā)器208包括發(fā)送器2082以及接收器2084。管理器206包括配置模塊2061以及監(jiān)控電路2062。在根據(jù)PCIE實現(xiàn)光纜傳輸?shù)膽?yīng)用場景中，PCIE芯片20可以通過端口連接器212與光模塊進(jìn)行連接。例如，當(dāng)PCIE芯片20為圖2中所示的第一 PCIE芯片14時，第一 PCIE芯片14可以通過端口連接器212與第一光模塊12進(jìn)行連接。其中:
[0032]通信接口 202具體可以為PCIE芯片20的物理層與上層的接口。其中，上層指的是PCIE芯片的物理層的上層，可以包括數(shù)據(jù)鏈路層(Data Link Layer)或處理層(Transaction Layer)等。物理層的模塊可以通過通信接口 202與上層的模塊進(jìn)行通信。當(dāng)PCIE芯片發(fā)送數(shù)據(jù)時，上層可以通過通信接口 202將待發(fā)送的數(shù)據(jù)傳輸給物理層的發(fā)送器210，由發(fā)送器210將數(shù)據(jù)發(fā)送出去。當(dāng)PCIE芯片接收數(shù)據(jù)時，接收器212可以將接收的數(shù)據(jù)通過通信接口 202傳輸給上層進(jìn)行處理。
[0033]鏈路狀態(tài)機(jī)204，又可以稱為鏈路訓(xùn)練和狀況狀態(tài)機(jī)(Link Training And StatusState Machine，LTSSM)，鏈路狀態(tài)機(jī)204是PCIE芯片20物理層的子部分，主要用于實現(xiàn)鏈路初始化和定向過程，控制鏈路的鏈接狀態(tài)和鏈路的電源管理狀態(tài)，使鏈路可以正常的傳送數(shù)據(jù)包。實際應(yīng)用中，鏈路狀態(tài)機(jī)204可以通過通信接口 202接收上層的鏈路信息，根據(jù)上層傳輸?shù)逆溌沸畔⒖刂奇溌返臓顟B(tài)。鏈路狀態(tài)機(jī)204還可以通過監(jiān)測發(fā)送器2082的發(fā)送情況來確定鏈路的狀態(tài)。例如，若鏈路狀態(tài)機(jī)204監(jiān)測到發(fā)送器2082沒有發(fā)送數(shù)據(jù)時，則可以確定鏈路需要進(jìn)入電氣空閑(Electrical Idle, EI)狀態(tài)。鏈路狀態(tài)機(jī)204還可以根據(jù)配置模塊2061中的控制寄存器來確定鏈路狀態(tài)。
[0034]管理器206用于實現(xiàn)對PCIE芯片的管理功能。管理器206可以包括配置模塊2061以及監(jiān)控電路2062。
[0035]配置模塊2061具體可以包括控制寄存器、狀態(tài)寄存器等各種寄存器。其中，控制寄存器用于控制鏈路狀態(tài)和鏈路實現(xiàn)功能。例如，鏈路狀態(tài)機(jī)204可以根據(jù)配置模塊2061中的控制寄存器來定向鏈路狀態(tài)，根據(jù)控制寄存器控制鏈路進(jìn)入檢測狀態(tài)、輪詢狀態(tài)或LO狀態(tài)等。狀態(tài)寄存器可以包括鏈路狀態(tài)寄存器，鏈路狀態(tài)寄存器可以用于顯示鏈路狀態(tài)。狀態(tài)寄存器還可以包括用于表示PCIE芯片20自身總線狀態(tài)的狀態(tài)寄存器，例如，用于表示線纜在位狀況的狀態(tài)寄存器。其中線纜可以包括電纜或光纜。可以理解的是，鏈路狀態(tài)機(jī)204可以根據(jù)配置模塊2061中的各寄存器的相應(yīng)比特位的值來實現(xiàn)功能的控制或鏈路狀況的確定。例如，鏈路狀態(tài)機(jī)204可以通過讀取寄存器中相應(yīng)的比特位的值，以獲取鏈路的狀態(tài)信息或了解線纜在位情況。可以理解的是，控制寄存器或狀態(tài)寄存器均可以有多個。
[0036]監(jiān)控電路2062用于監(jiān)控線纜的在位狀態(tài)，并對配置模塊2061中的寄存器進(jìn)行相應(yīng)的配置。實際應(yīng)用中，監(jiān)控電路2062可以通過對配置模塊2061中的各個寄存器中的相應(yīng)比特位進(jìn)行設(shè)置，以實現(xiàn)對鏈路狀態(tài)的設(shè)置。監(jiān)控電路2062還可以通過獲取端口連接器212的線纜在位信號，以判斷端口連接器212是否連接有線纜。通常，當(dāng)端口連接器212沒有連接線纜時，線纜在位信號為一高電平，當(dāng)端口連接器212連接有線纜時，該在位信號由高電平變?yōu)榈碗娖?。監(jiān)控電路2062可以通過監(jiān)測線纜在位信號的變化來判斷端口連接器212是否連接有線纜。當(dāng)監(jiān)控電路2062判斷線纜在位信號有效時，監(jiān)控電路2062可以進(jìn)一步的通過帶外管理通道去讀取線纜內(nèi)部的非易失性存儲信息，以獲得該線纜的類型為電纜或光纜。其中，線纜在位信號有效是指端口連接器212連接有線纜，線纜內(nèi)部的非易失性存儲信息包括線纜類型、線纜長度等信息。例如，在根據(jù)PCIE實現(xiàn)光纜傳輸?shù)膽?yīng)用場景中，PCIE芯片20在獲得線纜在位信號有效時，可以根據(jù)帶外管理通道進(jìn)一步獲取端口連接器212連接的線纜類型信息，以獲得端口連接器212連接的是光纜。需要說明的是，這里的光纜是指與光模塊連接的光纜。換一種表達(dá)方式，在根據(jù)PCIE實現(xiàn)光纜傳輸?shù)膽?yīng)用場景中，PCIE芯片20可以根據(jù)帶外管理通道獲得端口連接器212連接有光模塊。其中，帶外管理通道可以包括內(nèi)部集成線路(Inter — Integrated Circuit, I2C)通道。
[0037]收發(fā)器208用于執(zhí)行與對端PCIE設(shè)備的協(xié)商流程，并實現(xiàn)與對端PCIE設(shè)備的數(shù)據(jù)傳輸。其中，所述協(xié)商流程是通過發(fā)送器2082向?qū)Χ薖CIE設(shè)備發(fā)送協(xié)商信號，并通過接收器2084接收所述對端PCIE設(shè)備的響應(yīng)信號來實現(xiàn)的。所述數(shù)據(jù)傳輸包括通過發(fā)送器2082向?qū)Χ薖CIE設(shè)備發(fā)送上層通過通信接口 202傳輸?shù)臄?shù)據(jù)，還包括通過接收器2084接收對端PCIE設(shè)備發(fā)送的數(shù)據(jù)。需要說明的是，收發(fā)器208可以在鏈路狀態(tài)機(jī)204的控制下與接收端PCIE設(shè)備執(zhí)行鏈路協(xié)商流程或者向?qū)Χ薖CIE設(shè)備發(fā)送數(shù)據(jù)。收發(fā)器208具體可以包括發(fā)送器2082以及接收器2084。
[0038]發(fā)送器2082用于發(fā)送信息。PCIE芯片20的發(fā)送器2082具體可以為發(fā)送驅(qū)動電路。發(fā)送器2082發(fā)送的信息是以電信號的方式發(fā)送的。根據(jù)這種方式，發(fā)送器2082可以將上層通過通信接口 202傳輸?shù)拇l(fā)送數(shù)據(jù)轉(zhuǎn)換為電脈沖波形發(fā)送出去。在支持光信號傳輸?shù)腜CIE系統(tǒng)中，發(fā)送器2082通常通過端口連接器212與光模塊相連。發(fā)送器2082可以將數(shù)據(jù)以電信號的形式通過端口連接器212發(fā)送給光模塊，發(fā)送器2082發(fā)送的電信號可以通過光模塊轉(zhuǎn)換為光信號后發(fā)送到接收端光模塊。實際應(yīng)用中，可以將待發(fā)送的數(shù)據(jù)進(jìn)行編碼、并串轉(zhuǎn)換或去加重等處理后，再將處理后的數(shù)據(jù)通過發(fā)送器2082發(fā)送出去。其中，并串轉(zhuǎn)換是指將上層傳輸?shù)牟⑿袛?shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)。去加重是指發(fā)送端PCIE芯片通過預(yù)先提高信號中高頻成分幅度的方式發(fā)送信號，以補償傳輸線路對高頻成分的衰減。其中，信號中高頻成分幅度提高的具體數(shù)值可以根據(jù)信號調(diào)整參數(shù)(preset)來確定。
[0039]本領(lǐng)域技術(shù)人員可以知道，由于在根據(jù)PCIE標(biāo)準(zhǔn)傳輸數(shù)據(jù)的過程中，鏈路中廉價的PCB板材以及接插件對信號中的高頻成分有很大的衰減。并且，當(dāng)信號傳輸速率越高時，信號中的高頻成分越多，衰減越厲害，無法保證信號質(zhì)量。為了提高鏈路傳輸?shù)目煽啃?，提高信號傳輸?shù)馁|(zhì)量，在發(fā)送端PCIE芯片和接收端PCIE芯片通常會采用去加重(De-emphasis)和均衡(Equalization)技術(shù)。
[0040]在PCIE1.0中采用了 -3.5dB的去加重，在PCIE2.0中采用了 -3.5dB和_6dB的去加重。在PCIE3.0中，由于信號速率更高，采用了更加復(fù)雜的2階去加重技術(shù)，除了對信號中的高頻成分增大幅度發(fā)送(De-emphasis)之外,對高頻成分前I個bit的信號也增大幅度發(fā)送，這個增大的幅度通常叫做前置尖頭信號(Preshoot)。在PCIE3.0中，規(guī)定了多種不同的Preshoot和De-emphasis的組合。在本發(fā)明實施例中，將Preshoot和De-emphasis的組合稱為信號調(diào)整參數(shù)(preset)。發(fā)送端的Preset編碼可以如表一所示:
[0041]
【權(quán)利要求】
1.一種通信方法，所述方法應(yīng)用于支持光纜傳輸?shù)目焖偻庠O(shè)組件互聯(lián)PCIE系統(tǒng)中，所述PCIE系統(tǒng)包括發(fā)送端PCIE設(shè)備、光傳輸器件以及接收端PCIE設(shè)備，其特征在于，所述方法包括: 當(dāng)所述發(fā)送端PCIE設(shè)備需要與所述接收端PCIE設(shè)備建立通信連接時，所述發(fā)送端PCIE設(shè)備確定控制寄存器的檢測狀態(tài)位包含第一標(biāo)識，所述第一標(biāo)識用于表示禁止所述發(fā)送端PCIE設(shè)備執(zhí)行負(fù)載檢測； 所述發(fā)送端PCIE設(shè)備通過所述光傳輸器件執(zhí)行與所述接收端PCIE設(shè)備的鏈路協(xié)商流程，以與所述接收端PCIE設(shè)備建立所述通信連接。
2.根據(jù)權(quán)利要求1所述的通信方法，其特征在于，還包括: 當(dāng)所述發(fā)送端PCIE設(shè)備與所述接收端PCIE設(shè)備在所述鏈路協(xié)商流程中協(xié)商的數(shù)據(jù)傳輸速率達(dá)到閾值時，所述發(fā)送端PCIE設(shè)備確定所述控制寄存器的均衡指示位包括第二標(biāo)識，所述第二標(biāo)識用于表示禁止所述發(fā)送端PCIE設(shè)備與所述接收端PCIE設(shè)備協(xié)商信號參數(shù)； 所述發(fā)送端PCIE設(shè)備根據(jù)配置的所述信號參數(shù)通過所述通信連接向所述接收端PCIE設(shè)備傳輸數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的通信方法，其特征在于，所述方法還包括: 在系統(tǒng)初始化過程中，所述發(fā)送端PCIE設(shè)備配置所述信號參數(shù)。
4.根據(jù)權(quán)利要求2或3所述的通信方法，其特征在于，所述信號參數(shù)包括下述參數(shù)中的至少一項:發(fā)送端信號調(diào)整參數(shù)或接收端信號調(diào)整參數(shù)。
5.一種快速外設(shè)組件互聯(lián)PCIE芯片，所述PCIE芯片支持光纜傳輸，其特征在于，包括: 鏈路狀態(tài)機(jī)，用于當(dāng)需要與接收端PCIE芯片建立通信連接時，確定控制寄存器的檢測狀態(tài)位包含第一標(biāo)識，所述第一標(biāo)識用于表示禁止所述PCIE芯片執(zhí)行負(fù)載檢測； 收發(fā)器，用于通過光傳輸器件執(zhí)行與所述接收端PCIE芯片的鏈路協(xié)商流程，以與所述接收端PCIE芯片建立所述通信連接。
6.根據(jù)權(quán)利要求5所述的PCIE芯片，其特征在于: 所述鏈路狀態(tài)機(jī)，還用于當(dāng)所述PCIE芯片與所述接收端PCIE芯片在所述鏈路協(xié)商流程中協(xié)商的數(shù)據(jù)傳輸速率達(dá)到閾值時，確定所述控制寄存器的均衡指示位包括第二標(biāo)識，其中，所述第二標(biāo)識用于表示禁止所述PCIE芯片與所述接收端PCIE芯片協(xié)商信號參數(shù)； 所述收發(fā)器，還用于根據(jù)配置的信號參數(shù)通過所述通信連接向所述接收端PCIE芯片傳輸數(shù)據(jù)。
7.根據(jù)權(quán)利要求6所述的PCIE芯片，其特征在于，還包括: 管理器，用于在系統(tǒng)初始化過程中，配置所述信號參數(shù)。
8.根據(jù)權(quán)利要求6或7所述的PCIE芯片，其特征在于，所述信號參數(shù)包括下述參數(shù)中的至少一項:發(fā)送端信號調(diào)整參數(shù)或接收端信號調(diào)整參數(shù)。
9.一種快速外設(shè)組件互聯(lián)PCIE設(shè)備，其特征在于，包括如權(quán)利要求5-8任意一項所述的PCIE芯片。
【文檔編號】H04B10/25GK103797732SQ201380002272
【公開日】2014年5月14日 申請日期:2013年11月5日 優(yōu)先權(quán)日:2013年11月5日
【發(fā)明者】張忠, 李勝 申請人:華為技術(shù)有限公司