多芯片同步系統(tǒng)的制作方法
【專利摘要】一種多芯片同步系統(tǒng)可包括與至少一個從屬級芯片通信耦接的主芯片。主芯片和從屬級芯片均可包括數(shù)據(jù)通路、存儲器和以每個時鐘周期遞增的計數(shù)器。主芯片可將其數(shù)據(jù)通路對準(zhǔn)，并在完成對準(zhǔn)時可將數(shù)據(jù)通路緩存到其存儲器內(nèi)，將同步信號傳輸給從屬級芯片，并啟動其計數(shù)器。主芯片可在計數(shù)器達到同步窗口值時釋放其存儲器。從屬級芯片可將其數(shù)據(jù)通路對準(zhǔn)，并在完成對準(zhǔn)時可將數(shù)據(jù)通路緩存到其存儲器中。從屬級芯片可在從主芯片接收到同步信號時啟動其計數(shù)器，并在計數(shù)器達到同步窗口值時釋放其存儲器。
【專利說明】多芯片同步系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體上涉及同步，更具體地(但并不具有排他性)，涉及多芯片同步系統(tǒng)。
【背景技術(shù)】
[0002]在無線通信裝置中，天線接收的模擬信號可由(例如)模數(shù)轉(zhuǎn)換器(ADC)轉(zhuǎn)換為數(shù)字信號，并且數(shù)字信號可提供給數(shù)字前端(DFE)芯片。DFE芯片可通過(例如)進行下變頻處理、波峰因子減小處理、數(shù)字預(yù)失真處理等來處理數(shù)字信號。在某些情況下，DFE芯片可包括多個數(shù)據(jù)通路，例如，ADC的輸出被多路復(fù)用所經(jīng)過的多個數(shù)據(jù)通路。DFE芯片可內(nèi)部對準(zhǔn)數(shù)據(jù)通路，以使得DFE芯片輸出的數(shù)據(jù)流被合適的對準(zhǔn)。因此，對于包括僅一個接收天線的無線通信裝置，例如，僅接收一個模擬信號的裝置，即使在DFE芯片包括多個數(shù)據(jù)通路的情況下，DFE芯片輸出的數(shù)據(jù)流也可被合適的排列。
[0003]然而，包括接收多個模擬信號所經(jīng)由的多個接收天線的無線通信裝置(例如，多輸入多輸出(MMO)無線通信裝置)，還可包括多個DFE芯片，例如，裝置可包括與每個接收天線對應(yīng)的至少一個DFE芯片。如上所述，各個DFE芯片均可包括由各個DFE芯片進行內(nèi)部對準(zhǔn)的多個數(shù)據(jù)通路，以確保各個DFE芯片輸出的數(shù)據(jù)流被合適地對準(zhǔn)。然而，并不能確保由每個DFE芯片處理的數(shù)字信號互相對準(zhǔn)，例如，接收到的對應(yīng)模擬信號在傳輸期間會受到不同干擾，因此可能無法對準(zhǔn)。由此，雖然每個單個DFE芯片能在內(nèi)部對準(zhǔn)其自身的數(shù)據(jù)通路，但不能確保跨接所有DFE芯片對準(zhǔn)數(shù)據(jù)通路，這可能需要在MMO無線通信裝置中合適地處理接收信號。因此，對于包括多個DFE芯片的MMO無線通信裝置，可能需要將DFE芯片互相同步，使得DFE芯片輸出的數(shù)據(jù)流互相對準(zhǔn)(align)，例如，相位對準(zhǔn)。
【專利附圖】

【附圖說明】
[0004]在所附權(quán)利要求中對主題技術(shù)的特定特征進行了說明。然而，為了便于說明，在以下附圖中闡述了主題技術(shù)的多個實施方式。
[0005]圖1示出了可實施多芯片同步系統(tǒng)的示例無線系統(tǒng)。
[0006]圖2示出了包括至少一個數(shù)字前端芯片的示例無線系統(tǒng)。
[0007]圖3示出了示例多芯片同步系統(tǒng)。
[0008]圖4不出了不例多芯片同步系統(tǒng)。
[0009]圖5示出了多芯片同步系統(tǒng)的示例處理的流程圖。
[0010]圖6示出了多芯片同步系統(tǒng)中的主芯片的示例處理的流程圖。
[0011]圖7示出了多芯片同步系統(tǒng)中的從屬級芯片的示例處理的流程圖。
[0012]圖8示出了示例多幀結(jié)構(gòu)。
[0013]圖9示出了多芯片同步系統(tǒng)中的示例FIFO存儲器處理時間線。
[0014]圖10在概念上示出了可實施主題技術(shù)的一些實施方式的電子系統(tǒng)。
【具體實施方式】[0015]下文所述的詳細說明意指是本發(fā)明技術(shù)的各種配置的說明，并不意指代表可實踐本發(fā)明技術(shù)的唯一配置。附圖結(jié)合于本文中并構(gòu)成詳細說明的一部分。詳細說明包括特定細節(jié)，以提供對本發(fā)明技術(shù)的完全理解。然而，對于本領(lǐng)域的技術(shù)人員清楚并且顯而易見的是，本發(fā)明技術(shù)并不限于本文所述的特定細節(jié)，并且本發(fā)明技術(shù)可以在沒有這些特定細節(jié)的情況下實踐。在某些情況下，已知結(jié)構(gòu)和部件以框圖形式示出，以避免使本發(fā)明技術(shù)的思想變得模糊。
[0016]在本發(fā)明的多芯片同步系統(tǒng)中，多個DFE芯片可例如通過單條雙向線路而互連。DFE芯片均可包括多個對準(zhǔn)數(shù)據(jù)通路，每個DFE芯片可包括與每個數(shù)據(jù)通路對應(yīng)的先進先出(FIFO)存儲器。因此，包括多個數(shù)據(jù)通路的DFE芯片可包括多個FIFO存儲器，例如，一個FIFO存儲器與每個數(shù)據(jù)通路相對應(yīng)。系統(tǒng)可將其中一個DFE芯片指定為“主”芯片，將其余DFE芯片指定為“從屬級”芯片。在一個示例中，主芯片可隨機選擇?？商娲鼗蚋郊拥?，主芯片可由用戶預(yù)定義，和/或可將主芯片固定。如果主DFE芯片固定，例如，始終指定同一 DFE芯片作為主DFE芯片，則DFE芯片可由單條單向線路或單條雙向線路互連。
[0017]在操作中，DFE芯片均可以以與在單個DFE芯片系統(tǒng)中對準(zhǔn)數(shù)據(jù)通路相同的方式處理和對準(zhǔn)其各個數(shù)據(jù)通路。然而，在每個DFE芯片完成其通路間對準(zhǔn)時，例如，DFE芯片生成通路間對準(zhǔn)完成信號時，每個DFE芯片(例如)通過保持與FIFO存儲器對應(yīng)的讀取指針，開始將數(shù)據(jù)從每個數(shù)據(jù)通路緩存到與每個數(shù)據(jù)通路對應(yīng)的FIFO存儲器中。例如，DFE芯片可通過將數(shù)據(jù)寫入FIFO存儲器而將數(shù)據(jù)緩存到FIFO存儲器中，但不從FIFO存儲器中讀取任何數(shù)據(jù)。由于DFE芯片處理的數(shù)字信號可能沒有對準(zhǔn)，所以每個DFE芯片可完成其通路間對準(zhǔn)，并開始在不同時間將其數(shù)據(jù)通路緩存在FIFO存儲器中。另外，在每個DFE芯片完成其通路間對準(zhǔn)時，DFE芯片啟動以每個時鐘周期增加一的超時計數(shù)器?？商娲?，可使用其他觸發(fā)器來啟動每個DFE芯片將數(shù)據(jù)緩存在FIFO存儲器中，例如，生成通路間對準(zhǔn)完成信號之后每個DFE芯片對特定控制字符進行解碼時。
[0018]一旦被指定為主DFE芯片的DFE芯片完成其通路間對準(zhǔn)，例如，主DFE芯片生成通路間對準(zhǔn)完成信號時，則主DFE芯片除了將數(shù)據(jù)緩存在其FIFO存儲器內(nèi)并啟動其超時計數(shù)器之外，還生成同步信號。例如通過連接DFE芯片的線路將同步信號傳輸至每個從屬級DFE芯片。每個從屬級DFE芯片接收同步信號時，每個從屬級DFE芯片可啟動以每個時鐘周期增加一的FIFO釋放計數(shù)器，并且已經(jīng)啟動其超時計數(shù)器的任何從屬級DFE芯片可重置其超時計數(shù)器。然而，如果任何從屬級DFE芯片的超時計數(shù)器在從屬級DFE芯片從主DFE芯片接收同步信號之前達到超時值，則報告同步錯誤，并重置所有DFE芯片的所有計數(shù)器。主DFE芯片可不需要啟動FIFO釋放計數(shù)器，這是因為主DFE芯片的超時計數(shù)器還可起到其FIFO釋放計數(shù)器的作用。可替代地或附加地，主DFE芯片可在生成同步信號時啟動FIFO釋放計數(shù)器。
[0019]DFE芯片可繼續(xù)將數(shù)據(jù)緩存到FIFO存儲器中，并以每個時鐘周期增加FIFO釋放計數(shù)器。DFE芯片均可將在每個DFE芯片之間都相等的同步窗口值(例如，32)存儲在每個DFE芯片上的(例如)寄存器中。可替代地或附加地，每個DFE芯片的同步窗口值可以是不同的，以解決DFE芯片之間的信號傳輸延遲，例如通路延遲，或一般的任何傳輸延遲。在FIFO釋放計數(shù)器達到存儲的同步窗口值時，每個DFE芯片通過(例如)釋放讀取指針而基本上同時釋放其FIFO存儲器，從而使每個DFE芯片的輸出同步。然而，如果任何從屬級DFE芯片在其FIFO釋放計數(shù)器達到同步窗口值之前未完成其通路間對準(zhǔn)，則報告同步錯誤，并重置所有DFE芯片的所有計數(shù)器。在一個示例中，同步窗口值可等于超時值。
[0020]圖1示出了可實施多芯片同步系統(tǒng)的示例無線系統(tǒng)100。然而，并非所有示出的部件都是必要的，并且某些實施方式可包括圖中未示出的額外部件。在不背離本文所述的權(quán)利要求的精神或范圍的前提下，可對部件的配置和類型進行改變?？稍O(shè)置另外的、不同的或較少的部件。
[0021]無線系統(tǒng)100包括一個或多個天線102、模擬接收器104、一個或多個模數(shù)轉(zhuǎn)換器(ADC)106、一個或多個數(shù)字前端(DFE)芯片108和基帶處理器112。天線102與模擬接收器104通信耦接，模擬接收器104與ADC106通信耦接，ADC106與DFE108通信耦接，DFE108與基帶處理器112通信耦接。在一個示例中，無線系統(tǒng)100可包括每個天線102的專用ADC106和專用DFE108。
[0022]在操作中，天線102接收的模擬信號由模擬接收器104提供給ADC106。ADC106將模擬信號轉(zhuǎn)換為數(shù)字數(shù)據(jù)流，并可將數(shù)據(jù)流提供給DFE芯片108。ADC106可在多個數(shù)據(jù)通路之間對數(shù)據(jù)進行多路復(fù)用，并可利用串行器/解串器(SerDe)通過串行接口將數(shù)據(jù)流傳輸給DFE芯片108。串行接口可為能夠支持多個數(shù)據(jù)通路的任何接口，例如，符合聯(lián)合電子設(shè)備工程委員會(JEDEC)的JESD204A標(biāo)準(zhǔn)的串行接口。
[0023]DFE芯片108均可利用SerDe將接收的串行數(shù)據(jù)流以每個通路為基礎(chǔ)轉(zhuǎn)換為并行數(shù)據(jù)流。DFE芯片108可利用(例如)8B/10B解碼器解碼數(shù)據(jù)流。每個DFE芯片108可隨后對其數(shù)據(jù)通路進行通路間對準(zhǔn)或?qū)ζ鋽?shù)據(jù)通路進行去偏移，以(例如)消除(例如)印刷電路板(PCB)跡線、芯片封裝等造成的通路間偏移。例如，每個DFE芯片108可處理解碼數(shù)據(jù)流中的各種字符或符號，以便于進行通路間對準(zhǔn)處理。在一個情況下，每個DFE芯片108可從每個通路上的輸入數(shù)據(jù)流中提取通路間對準(zhǔn)多幀。通路間對準(zhǔn)多幀的起始可通過起始符號識別，例如，用于符合JESD204A的串行接口的“/K28.0/”符號，也可稱為“R”字符，通路間對準(zhǔn)多幀的結(jié)束可通過結(jié)束符號識別，例如，用于符合JESD204A的串行接口的“/K28.3/”符號，也可稱為“A”字符。結(jié)束符號(例如，“A”字符)可用于進行通路間對準(zhǔn)，以(例如)消除任何通路間偏移。下文將在圖8和圖9中對符合JESD204A的串行接口的示例中用于方便進行通路間對準(zhǔn)處理的解碼字符或符號進行詳細討論。
[0024]完成通路間對準(zhǔn)時，每個DFE芯片108可生成通路間對準(zhǔn)完成信號，可稱為“ILA完成”信號或“ILA_done”信號。ILA完成信號可用作每個DFE芯片108開始多芯片同步的參考，具體如下文所述。完成多芯片同步時，DFE芯片108可基本上同時將其數(shù)據(jù)流輸出給基帶處理器112，以進行進一步處理。
[0025]圖2示出了包括至少一個數(shù)字前端(DFE)芯片108的示例無線系統(tǒng)200。然而，并非所有顯示的部件都是必要的，某些實施方式可包括圖中未示出的額外部件。在不背離本文所述的權(quán)利要求的精神或范圍的前提下，可對部件的布置和類型進行改變。可提供額外、不同或較少的部件。
[0026]無線系統(tǒng)200包括ADC106、DFE芯片108和數(shù)模轉(zhuǎn)換器(DAC) 210。DFE芯片108包括串行接收器202、串行發(fā)送器204、關(guān)聯(lián)和自適應(yīng)引擎206和數(shù)字預(yù)失真引擎208。串行接收器202和串行發(fā)送器可支持多個數(shù)據(jù)通路。在一個示例中，串行接收器202和串行發(fā)送器204可根據(jù)JEDEC的JESD204A標(biāo)準(zhǔn)進行操作。[0027]在操作中，串行接收器202可從ADC106接收數(shù)據(jù)流。如果數(shù)據(jù)流包括多個數(shù)據(jù)通路，則可通過進行通路間對準(zhǔn)對而對準(zhǔn)數(shù)據(jù)通路。在完成通路間對準(zhǔn)時，DFE芯片108可生成通路間對準(zhǔn)完成信號，其可稱為“ILA完成”信號或“ILA_done”信號。如果無線系統(tǒng)200包括多個DFE芯片108，則每個DFE芯片108可在完成其通路間對準(zhǔn)時啟動多芯片同步，這將在下文中進一步討論。DFE芯片108還可通過(例如)由關(guān)聯(lián)和自適應(yīng)引擎206進行關(guān)聯(lián)或自適應(yīng)，和/或由數(shù)字預(yù)失真引擎208進行數(shù)字預(yù)失真來處理數(shù)據(jù)流。DFE芯片108還可利用串行發(fā)送器204將數(shù)據(jù)流輸出給(例如)DAC210。
[0028]圖3示出了示例多芯片同步系統(tǒng)300。然而，并非所有顯示的部件都有必要，一些實施方式可包括圖中未示出的額外部件。在不背離本文所述的權(quán)利要求的精神或范圍的前提下，可對部件的布置和類型進行改變?？商峁╊~外、不同或較少的部件。
[0029]多芯片同步系統(tǒng)300包括一個主DFE芯片108M、一個或多個從屬級DFE芯片108S和將主DFE芯片108M與從屬級DFE芯片108S耦接的線路310，例如，主DFE芯片108M與從屬級DFE芯片108S之間的雙向線路，或從主DFE芯片108M到從屬級DFE芯片108S的單向線路。主DFE芯片108M可在每次啟動系統(tǒng)300時隨機選擇，或可將主DFE芯片108M固定。在隨機選擇主DFE芯片108M的情況下，線路310為雙向線路。然而，在主DFE芯片108M固定的情況下，線路310可為雙向線路或單向線路。
[0030]DFE芯片108M、108S均可包括通路間對準(zhǔn)機構(gòu)302、一個或多個先進先出(FIFO)存儲器304或FIFO邏輯以及控制狀態(tài)機306。在一個示例中，F(xiàn)IFO存儲器304的深度可為64。另外，每個DFE芯片108MU08S可包括以每個時鐘周期遞增的兩種類型內(nèi)部多設(shè)備二進制計數(shù)器，例如，超時計數(shù)器(或第一計數(shù)器)和FIFO釋放計數(shù)器(或第二計數(shù)器)。每個DFE芯片108MU08S可將在所有DFE芯片108MU08S之間都相等的與第一計數(shù)器對應(yīng)的超時值存儲在(例如)超時寄存器中，并將在所有DFE芯片108MU08S之間都可相等并與第二計數(shù)器對應(yīng)的同步窗口值存儲在(例如)多設(shè)備同步時間窗口寄存器中?？商娲鼗蚋郊拥兀酱翱谥祵τ谝粋€或多個DFE芯片108M、108S可以是不同的，以(例如)解決從主DFE芯片108M到從屬級DFE芯片108S的同步信號傳輸延遲。在一個示例中，超時值可等于同步窗口值，例如，兩種值均為32，這種情況下，可不包括超時寄存器。在一個示例中，第一計數(shù)器、第二計數(shù)器、同步時間窗口寄存器和/或超時寄存器可為控制狀態(tài)機306的一部分?？商娲鼗蚋郊拥兀瑫r值與同步窗口值的總和應(yīng)不大于FIFO存儲器304的深度。因此，如果超時值與同步值相等，則相等值應(yīng)不大于FIFO存儲器304深度的一半。
[0031]在操作中，DFE芯片108M、108S可例如從圖1的ADC106接收具有多個通路的數(shù)據(jù)流。每個DFE芯片108MU08S可對接收數(shù)據(jù)流進行通路間對準(zhǔn)。每個主或從屬級DFE芯片108M、108S的控制狀態(tài)機306可確定每個主或從屬級DFE芯片108M、108S何時完成其通路間對準(zhǔn)。例如，主或從屬級DFE芯片108MU08S的控制狀態(tài)機306可通過處理主或從屬級DFE芯片108MU08S生成的ILA完成信號，或通過分析生成ILA完成信號之后輸入數(shù)據(jù)流中表示通路間對準(zhǔn)完成的字符的結(jié)束(例如，分析通路間對準(zhǔn)多幀結(jié)束字符(例如，“A”字符))，而確定主或從屬級DFE芯片108MU08S是否完成其通路間對準(zhǔn)。
[0032]一旦主或從屬級DFE芯片108M、108S的控制狀態(tài)機306確定主或從屬級DFE芯片108MU08S的通路間對準(zhǔn)完成，則主或從屬級DFE芯片108MU08S通過(例如)停止或凍結(jié)FIFO讀取指針而在下一個時鐘周期開始將數(shù)據(jù)從每個數(shù)據(jù)通路寫入對應(yīng)FIFO存儲器304。主或從屬級DFE芯片108M、108S繼續(xù)將數(shù)據(jù)從數(shù)據(jù)通路寫入或緩存到對應(yīng)FIFO存儲器304中，直至多芯片冋步完成。控制狀態(tài)機306還可在確定通路間對準(zhǔn)完成時，啟動以每個時鐘周期遞增的超時計數(shù)器(或第一計數(shù)器)。第一計數(shù)器可計數(shù)主或從屬級DFE芯片108M、108S完成其通路間對準(zhǔn)之后逝去的時鐘周期的數(shù)量，例如，主或從屬級DFE芯片108MU08S的控制狀態(tài)機306對ILA完成信號進行采樣的時間，或控制狀態(tài)機306分析輸入數(shù)據(jù)流中表示通路間對準(zhǔn)完成的結(jié)束字符(例如，“A”字符)的時間。由于每個主或從屬級DFE芯片108MU08S的通路間對準(zhǔn)可在不同時間進行，因此會發(fā)生偏移，因此主或從屬級DFE芯片108MU08S應(yīng)在將數(shù)據(jù)流處理并輸出到(例如)圖1的基帶處理器112之前互相同步。
[0033]因此，一旦主DFE芯片108M的控制狀態(tài)機306確定主DFE芯片108M已完成其通路間對準(zhǔn)，則主DFE芯片108M生成同步脈沖或同步信號(例如，圖3的Md_sync_out)，并經(jīng)由線路310將該同步脈沖或同步信號傳輸給每個從屬級DFE芯片108S。在一個示例中，同步信號可由主DFE芯片108M的控制狀態(tài)機306生成。
[0034]從屬級DFE芯片108S均可通過線路310接收同步信號(例如，圖3的MD_sync_in)。每個DFE芯片108MU08S在傳輸用于主DFE芯片108M的同步信號以及接收用于從屬級DFE芯片108S的同步信號時，啟動其FIFO釋放計數(shù)器(或第二計數(shù)器)。例如，每個DFE芯片108M、108S的控制狀態(tài)機306可啟動DFE芯片108M、108S的第二計數(shù)器。因此，DFE芯片108MU08S的第二計數(shù)器可在基本相同的時間(例如，在一個時鐘周期內(nèi))啟動，隨后DFE芯片108MU08S的第二計數(shù)器以每個時鐘周期遞增。然而，如果任何從屬級DFE芯片108S的第一計數(shù)器在從屬級DFE芯片108S從主DFE芯片108M接收同步信號之前達到超時值，則報告同步錯誤，例如，可將錯誤指示符存儲在錯誤寄存器內(nèi)，并重置所有DFE芯片108M、108S的第一計數(shù)器和第二計數(shù)器。例如，同步錯誤可在系統(tǒng)級報告，例如，報告給系統(tǒng)級軟件，并且系統(tǒng)級軟件可指示DFE芯片108M、108S重置第一計數(shù)器和第二計數(shù)器。在一個示例中，預(yù)先啟動的DFE芯片108MU08S的任何第一計數(shù)器可在啟動第二計數(shù)器時重置，例如，每個DFE芯片108M、108S的控制狀態(tài)機306可重置第一計數(shù)器。
[0035]每個DFE芯片108MU08S的第二計數(shù)器可以以每個時鐘周期持續(xù)遞增，并且每個DFE芯片108M、108S可繼續(xù)進行通路間對準(zhǔn)，或者如果通路間對準(zhǔn)已完成，繼續(xù)將數(shù)據(jù)通路緩存到FIFO存儲器304中。一旦每個DFE芯片108M、108S的第二計數(shù)器達到同步窗口值之后，每個DFE芯片108MU08S釋放其FIFO讀取指針，從而從FIFO存儲器304中讀取數(shù)據(jù)。例如，每個DFE芯片108MU08S的控制狀態(tài)機306可釋放FIFO存儲器304的FIFO讀取指針。由于DFE芯片108MU08S在基本相同的時間(例如，在一個時鐘周期內(nèi))釋放其FIFO讀取指針，所以DFE芯片108MU08S在釋放FIFO讀取指針時基本在時間上同步。然而，如果任何從屬級DFE芯片108S在其第二計數(shù)器達到同步窗口值之前，未完成其通路間對準(zhǔn)，則報告同步錯誤，例如，可將錯誤指示符存儲在錯誤寄存器中，并重置所有DFE芯片108M、108S的第一計數(shù)器和第二計數(shù)器。例如，同步錯誤可在系統(tǒng)級報告，例如，報告給系統(tǒng)級軟件，并且系統(tǒng)級軟件可指示DFE芯片108M、108S重置第一計數(shù)器和第二計數(shù)器。
[0036]圖4示出了示例多芯片同步系統(tǒng)400。然而，并非所有示出的部件都是必要的，并且一些實施方式可包括圖中未示出的額外部件。只要不背離本文所述的權(quán)利要求的精神或范圍的前提下，可對部件的配置和類型進行改變?？稍O(shè)置額外的、不同的或更少的部件。
[0037]多芯片同步系統(tǒng)400可包括一個主DFE芯片108M、一個或多個從屬級DFE芯片108S和將主DFE芯片108M與從屬級DFE芯片108S通信耦接的線路310，例如，主DFE芯片108M與從屬級DFE芯片108S之間的雙向線路，或從主DFE芯片108M到從屬級DFE芯片108S的單向線路。
[0038]DFE芯片108M、108S均可包括通路間對準(zhǔn)機構(gòu)302、控制狀態(tài)機306和芯片間同步FIFO邏輯404。通路間對準(zhǔn)機構(gòu)302可包括與可用于進行通路間對準(zhǔn)的每個數(shù)據(jù)通路對應(yīng)的FIFO存儲器402。芯片間同步FIFO邏輯404可包括與每個數(shù)據(jù)通路對應(yīng)并且可用于進行多芯片同步的FIFO存儲器(例如，圖3的FIFO存儲器304)。在一個示例中，通路間對準(zhǔn)機構(gòu)302的FIFO存儲器402的深度和/或芯片間同步FIFO邏輯404的FIFO存儲器的深度可為64。
[0039]控制狀態(tài)機306可包括以每個時鐘周期遞增的兩種類型內(nèi)部多設(shè)備二進制計數(shù)器，例如，超時計數(shù)器(或第一計數(shù)器)和FIFO釋放計數(shù)器(或第二計數(shù)器)。在圖4中，第一計數(shù)器可用“計時器”表示，第二計數(shù)器可用“計數(shù)器”表示。每個DFE芯片108MU08S還可將第一計數(shù)器的超時值存儲在(例如)超時寄存器中，并將與第二計數(shù)器對應(yīng)的同步窗口值存儲在(例如)多設(shè)備同步時間窗口寄存器中。每個DFE芯片108MU08S之間的超時值和同步窗口值可相等，或超時值和同步窗口值對于一個或多個DFE芯片108M、108S可不同，以(例如)解決同步信號從主DFE芯片108M傳輸給從屬級DFE芯片108S時可能發(fā)生的延遲(例如，跡線間延遲)。在一個示例中，超時值可等于同步窗口值，這種情況下，可不包括超時寄存器，例如，在圖4中，多設(shè)備同步時間窗口寄存器可用“N”表示，并且可不包括超時寄存器。在一個示例中，超時值和同步窗口值可均為32?？商娲鼗蚋郊拥兀瑫r值和同步窗口值的總和可限于通路間對準(zhǔn)機構(gòu)302的FIFO存儲器402的深度和/或芯片間同步FIFO邏輯404的FIFO存儲器的深度。
[0040]在操作中，DFE芯片108M、108S的通路間對準(zhǔn)機構(gòu)302可利用FIFO存儲器402進行通路間對準(zhǔn)。每個DFE芯片108M、108S的控制狀態(tài)機306可通過(例如)對通路間對準(zhǔn)機構(gòu)302生成的ILA完成信號進行采樣，或通過在生成ILA完成信號之后分析輸入數(shù)據(jù)流中的多幀對準(zhǔn)字符(例如，“A”字符)，來確定每個DFE芯片108M、108S何時完成其通路間對準(zhǔn)。每個DFE芯片108M、108S的控制狀態(tài)機306可在確定通路間對準(zhǔn)機構(gòu)302已完成通路間對準(zhǔn)時，指示每個DFE芯片108M、108S的芯片間同步FIFO邏輯404通過(例如)凍結(jié)FIFO讀取指針而開始緩存每個數(shù)據(jù)通路。DFE芯片108MU08S的控制狀態(tài)機306還可在確定通路間對準(zhǔn)完成時啟動以每個時鐘周期遞增的第一計數(shù)器。
[0041]一旦主DFE芯片108M的控制狀態(tài)機306確定主DFE芯片108M已完成其通路間對準(zhǔn)，則控制狀態(tài)機306可生成同步信號，并通過(例如)線路310將同步信號傳輸給從屬級DFE芯片108S。主DFE芯片108M的控制狀態(tài)機306在傳輸同步信號時啟動第二計數(shù)器，并且每個從屬級DFE芯片108S的控制狀態(tài)機306在接收同步信號時啟動第二計數(shù)器。因此，每個DFE芯片108MU08S的第二計數(shù)器將在基本相同的時間(例如，在一個時鐘周期內(nèi))啟動。然而，如果任何從屬級DFE芯片108S的第一計數(shù)器在從屬級DFE芯片108S從主DFE芯片108M接收同步信號之前達到超時值，由從屬級DFE芯片108S報告同步錯誤，例如，可將錯誤指示符存儲在錯誤寄存器內(nèi)，并重置所有DFE芯片108MU08S的第一計數(shù)器和第二計數(shù)器。例如，同步錯誤可在系統(tǒng)級報告，例如，報告給系統(tǒng)級軟件，系統(tǒng)級軟件可指示DFE芯片108MU08S重置第一計數(shù)器和第二計數(shù)器。[0042]DFE芯片108M、108S的第二計數(shù)器可以以每個時鐘周期持續(xù)遞增，并且DFE芯片108M、108S可繼續(xù)進行通路間對準(zhǔn)，或者如果通路間對準(zhǔn)已完成，繼續(xù)將數(shù)據(jù)通路緩存到芯片間同步FIFO邏輯404中。一旦每個DFE芯片108M、108S的第二計數(shù)器達到同步窗口值之后，每個DFE芯片108M、108S的控制狀態(tài)機306指示芯片間同步FIFO邏輯404釋放其FIFO讀取指針，從而從芯片間同步FIFO邏輯中讀取數(shù)據(jù)。由于DFE芯片108MU08S在基本相同的時間(例如，在一個時鐘周期內(nèi))釋放其FIFO讀取指針，所以DFE芯片108MU08S在釋放FIFO讀取指針時基本在時間上同步。然而，如果任何從屬級DFE芯片108S在第二計數(shù)器達到同步窗口值之前未完成其通路間對準(zhǔn)，則由從屬級DFE芯片108S報告同步錯誤，例如，可將錯誤指示符存儲在錯誤寄存器中，并重置所有DFE芯片108MU08S的第一計數(shù)器和第二計數(shù)器。例如，同步錯誤可在系統(tǒng)級報告，例如，報告給系統(tǒng)級軟件，系統(tǒng)級軟件可指示DFE芯片108MU08S重置第一計數(shù)器和第二計數(shù)器。
[0043]圖5示出了多芯片同步系統(tǒng)的示例處理500的流程圖。為了便于說明，本文參照圖1和圖2的示例無線系統(tǒng)100、200以及圖3和圖4的示例多芯片同步系統(tǒng)300、400對示例處理500進行說明；然而，示例處理500并不限于圖1和圖2的示例無線系統(tǒng)100、200或圖3和圖4的示例多芯片同步系統(tǒng)300、400。進一步，為了便于說明，本文所述的示例處理500的塊連續(xù)發(fā)生，或者以線性方式發(fā)生。然而，示例處理500的多個塊可并列發(fā)生，例如，在同一 DFE芯片108M、108S內(nèi)并列發(fā)生，和/或在多個DFE芯片108M、108S之間并列發(fā)生。
[0044]在塊502中，每個DFE芯片108M、108S對其數(shù)據(jù)通路進行通路間對準(zhǔn)。例如，DFE芯片108M、108S的通路間對準(zhǔn)機構(gòu)302可對數(shù)據(jù)通路進行通路間對準(zhǔn)。在塊504中，每個DFE芯片108M、108S的控制狀態(tài)機306確定DFE芯片108M、108S是否完成了通路間對準(zhǔn)。例如，每個DFE芯片108M、108S的控制狀態(tài)機306可確定DFE芯片108M、108S是否生成了表示通路間對準(zhǔn)完成的信號(例如，ILA完成信號)。可替代地，每個DFE芯片108MU08S的控制狀態(tài)機306可確定DFE芯片108M、108S是否在生成ILA完成信號之后分析了輸入數(shù)據(jù)流中的特定字符(例如，“A”字符)。
[0045]如果在塊504中任何DFE芯片108M、108S完成了通路間對準(zhǔn)，則處理500進行至塊506。在塊506中，完成了通路間對準(zhǔn)的DFE芯片108MU08S開始將其數(shù)據(jù)通路緩存到其FIFO存儲器304中(如果尚未進行這一步)。在塊508中，完成了通路間對準(zhǔn)的DFE芯片108M、108S啟動其第一計數(shù)器(如果尚未進行這一步)。每個DFE芯片108M、108S的第一計數(shù)器可以以每個時鐘周期遞增。如果在塊504中DFE芯片108MU08S均沒有完成通路間對準(zhǔn)，則處理500進行至塊510。在塊510中，如果主DFE芯片108M未完成其通路間對準(zhǔn)，則處理500進行至塊512。在塊512中，如果任何從屬級DFE芯片108S的第一計數(shù)器達到超時值，則處理500進行至塊520。在塊520中，由于一個從屬級DFE芯片108S的第一計數(shù)器在接收同步信號之前達到超時值，所以報告錯誤并重置所有DFE芯片108MU08S的計數(shù)器。例如，錯誤可在系統(tǒng)級報告，例如，報告給系統(tǒng)級軟件。在該示例中，系統(tǒng)級軟件可至少部分基于報告錯誤確定芯片間同步未成功，并可指示DFE芯片108MU08S重置其計數(shù)器。
[0046]如果在塊512中從屬級DFE芯片108S的第一計數(shù)器均未達到超時值，則處理500返回到塊504。如果在塊510中主DFE芯片108M完成了其通路間對準(zhǔn)，則處理500進行至塊514。在塊514中，如果主DFE芯片108M未傳輸同步信號，則處理500進行至塊516。在塊516中，主DFE芯片108M將同步信號(例如，通過線路310)傳輸給從屬級DFE芯片108S。在塊518中，如果從屬級DFE芯片108S的第一計數(shù)器在從屬級DFE芯片108S接收同步信號之前達到超時值，則處理500進行至塊520。在塊520中，由于一個從屬級DFE芯片108S的第一計數(shù)器在從屬級DFE芯片108S接收同步信號之前達到超時值，則報告錯誤并重置所有DFE芯片108MU08S的計數(shù)器。例如，錯誤可在系統(tǒng)級報告，例如，報告給系統(tǒng)級軟件。在該示例中，系統(tǒng)級軟件可至少部分基于報告錯誤，確定芯片間同步未成功，并可指示DFE芯片108MU08S重置其計數(shù)器。
[0047]如果在塊518中從屬級DFE芯片108S的第一計數(shù)器在從屬級DFE芯片108S接收同步信號之前均未達到超時值，則處理500進行至塊522。在塊522中，每個DFE芯片108M、108S均啟動以每個時鐘周期遞增的第二計數(shù)器，而不管每個108MU08S是否完成其通路間對準(zhǔn)。主DFE芯片108M在傳輸同步信號時啟動第二計數(shù)器，以及從屬級DFE芯片108S在接收同步信號時啟動第二計數(shù)器。因此，每個DFE芯片108MU08S的第二計數(shù)器在基本相同的時間(例如，在一個時鐘周期內(nèi))啟動。如果在塊514中主DFE芯片108M已預(yù)先傳輸了同步信號，則處理500進行至塊524。
[0048]如果在塊524中每個DFE芯片108M、108S的第二計數(shù)器達到同步窗口值，則處理500進行至塊528。如果在塊528中任何從屬級DFE芯片108S未完成其通路間對準(zhǔn)，則處理500進行至塊520。在塊520中，由于一個從屬級DFE芯片108S在其第二計數(shù)器達到同步窗口值之前未完成其通路間對準(zhǔn)，則報告錯誤，并重置所有DFE芯片108MU08S的第一計數(shù)器和第二計數(shù)器。例如，錯誤可在系統(tǒng)級報告，例如，報告給系統(tǒng)級軟件。在該示例中，系統(tǒng)級軟件可至少部分基于報告錯誤，確定芯片間同步未成功，并可指示DFE芯片108M、108S重置其計數(shù)器。
[0049]如果在塊528中所有從屬級DFE芯片108S完成了其通路間對準(zhǔn)，則處理500進行至塊530。在塊530中，每個DFE芯片108M、108S通過(例如)釋放FIFO讀取指針而在基本相同的時間釋放其FIFO存儲器304。由于每個DFE芯片108MU08S的FIFO讀取指針在基本相同的時間(例如，在一個時鐘周期內(nèi))釋放，所以DFE芯片108MU08S在釋放FIFO讀取指針時基本在時間上同步。如果在塊524中第二計數(shù)器未達到同步窗口值，則處理500進行至塊526。如果在塊526中任何從屬級DFE芯片108S未完成通路間對準(zhǔn)，則處理500返回到塊504。如果在塊526中所有從屬級DFE芯片108S都完成通路間對準(zhǔn)，則處理500返回到塊524并等待第二計數(shù)器達到同步窗口值。
[0050]圖6示出了多芯片同步系統(tǒng)中的主芯片(例如，主DFE芯片108M)的示例處理600的流程圖。為了便于說明，本文將參照圖1和圖2的示例無線系統(tǒng)100、200以及圖3和圖4的示例多芯片同步系統(tǒng)300、400對示例處理600進行說明；然而，示例處理600并不限于圖1和圖2的示例無線系統(tǒng)100、200或圖3和圖4的示例多芯片同步系統(tǒng)300、400。進一步，為了便于說明，本文所述的示例處理600的塊連續(xù)發(fā)生或者以線性方式發(fā)生。然而，示例處理600的多個塊可并行發(fā)生。
[0051]在塊602中，主DFE芯片108M對其數(shù)據(jù)通路進行通路間對準(zhǔn)。例如，主DFE芯片108M的通路間對準(zhǔn)機構(gòu)302可對數(shù)據(jù)通路進行通路間對準(zhǔn)。在塊604中，主DFE芯片108M的控制狀態(tài)機306確定主DFE芯片108M是否完成通路間對準(zhǔn)。例如，控制狀態(tài)機306可確定主DFE芯片108M是否生成了表示通路間對準(zhǔn)完成的信號(例如，ILA完成信號)?？商娲兀刂茽顟B(tài)機306可確定主DFE芯片108M是否在生成ILA完成信號之后解析了輸入數(shù)據(jù)流中的特定字符(例如，“A”字符)。
[0052]如果在塊604中主DFE芯片108M未完成通路間對準(zhǔn)，則處理600進行至塊606。如果在塊606中任何從屬級DFE芯片108S生成了錯誤信號或報告了同步錯誤，(例如)因為從屬級DFE芯片108S的第一計數(shù)器在從屬級DFE芯片108S接收同步信號之前達到超時值，則處理600進行至塊616。在塊616中，主DFE芯片108M重置其所有計數(shù)器，并通過(例如)將錯誤指示符存儲在錯誤寄存器中而報告錯誤。可替代地或附加地，在塊616中，如果錯誤指示符已預(yù)先由報告了錯誤的從屬級DFE芯片108S存儲，則主DFE芯片108M可僅重置其計數(shù)器。如果在塊606中從屬級DFE芯片108S均未生成錯誤信號或報告同步錯誤，則處理600返回到塊604。
[0053]可替代地或附加地，在塊606中，主DFE芯片108M可能無法確定任何從屬級DFE芯片108S是否生成了錯誤信號。例如，可能沒有將同步錯誤從一個DFE芯片108SU08M通信到另一個DFE芯片108S、108M的引線(pin)。在該示例中，系統(tǒng)(例如，系統(tǒng)級軟件)可監(jiān)控每個從屬級DFE芯片108S中的狀態(tài)，并可(例如)在由一個從屬級DFE芯片108S生成錯誤信號時確定芯片間同步是否失敗。在該情況下，如果在塊606中系統(tǒng)級軟件確定芯片間同步失敗，則處理600進行至塊616?？商娲?，如果在塊606中系統(tǒng)級軟件確定芯片間同步不失敗，則處理600返回到塊604。
[0054]如果在塊604中主DFE芯片108M完成了通路間對準(zhǔn)，則處理600進行至塊608。在塊608中，主DFE芯片108M可將其數(shù)據(jù)通路緩存到FIFO存儲器304中，在塊610中，主DFE芯片108M可將同步信號(例如，通過線路310)傳輸給從屬級DFE芯片108S。在塊612中，主DFE芯片108M可啟動計數(shù)器(例如，第一計數(shù)器和/或第二計數(shù)器)。在一個示例中，主DFE芯片108M可僅需要啟動一個計數(shù)器，這是因為主DFE芯片108M可在基本相同的時間(例如，一個時鐘周期內(nèi))完成通路間對準(zhǔn)并傳輸同步信號。
[0055]如果在塊614中任何從屬級DFE芯片108S在接收到同步信號之前生成錯誤信號或報告同步錯誤，則處理600進行至塊616。在塊616中，主DFE芯片108M重置其所有計數(shù)器，并通過(例如)將錯誤指示符存儲在錯誤寄存器中而報告錯誤?？商娲?，如果在塊616中錯誤指示符已預(yù)先由報告了錯誤的從屬級DFE芯片108S存儲，則主DFE芯片108M可僅重置其計數(shù)器。如果在塊614中從屬級DFE芯片108S在接收到同步信號之前均未生成錯誤信號或報告同步錯誤，則處理600進行至塊618。
[0056]可替代地或附加地，在塊614中，主DFE芯片108M可能無法確定任何從屬級DFE芯片108S是否生成了錯誤信號。例如，可能沒有將同步錯誤從一個DFE芯片108SU08M通信到另一個DFE芯片108SU08M的引線。在該示例中，系統(tǒng)(例如，系統(tǒng)級軟件)可監(jiān)控每個從屬級DFE芯片108S的狀態(tài)，并可(例如)在由一個從屬級DFE芯片108S生成錯誤信號時確定芯片間同步是否失敗。在該情況下，如果在塊614中系統(tǒng)級軟件確定芯片間同步失敗，則處理600進行至塊616?？商娲兀绻趬K614中系統(tǒng)級軟件確定芯片間同步未失敗，則處理600進行至塊618。
[0057]如果在塊618中主DFE芯片108M的計數(shù)器沒有達到同步窗口值，則處理600在塊618中等待直至計數(shù)器達到同步窗口值。如果在塊618中主DFE芯片108M的計數(shù)器已達到同步窗口值，則處理600進行至塊620。
[0058]如果在塊620中任何從屬級DFE芯片108S(例如在第二計數(shù)器達到同步窗口值之前未完成通路間對準(zhǔn)的從屬級DFE芯片108S)生成了錯誤信號，或報告了同步錯誤，則處理600進行至塊616。在塊616中，主DFE芯片108M重置其所有計數(shù)器，并通過(例如)將錯誤指示符存儲在錯誤寄存器中而報告錯誤?？商娲兀绻趬K616中，錯誤指示符已預(yù)先由報告了錯誤的從屬級DFE芯片108S存儲，則主DFE芯片108M可僅重置其計數(shù)器。如果在塊620中從屬級DFE芯片108S均未生成錯誤信號或報告同步錯誤，則處理600進行至塊622。在塊622中，主DFE芯片108M通過(例如)釋放其FIFO讀取指針而釋放其FIFO存儲器304。由于從屬級DFE芯片108S也將與主DFE芯片108M基本同時(例如，在一個時鐘周期內(nèi))釋放其FIFO存儲器304，所以DFE芯片108M，U08S在釋放其讀取指針時基本同步。
[0059]可替代地或附加地，在塊620中，主DFE芯片108M無法確定任何從屬級DFE芯片108S是否生成了錯誤信號。例如，可能沒有將同步錯誤從一個DFE芯片108SU08M通信到另一個DFE芯片108SU08M的引線。在該示例中，系統(tǒng)(例如，系統(tǒng)級軟件)可監(jiān)控每個從屬級DFE芯片108S中的狀態(tài)，并可確定芯片間同步是否成功。在該情況下，如果在塊620中系統(tǒng)級軟件確定芯片間同步成功，則處理600進行至塊622?？商娲?，如果在塊620中，系統(tǒng)級軟件確定芯片間同步未成功，則處理600進行至塊616。
[0060]圖7示出了多芯片同步系統(tǒng)中的從屬級芯片(例如，從屬級DFE芯片108S)的示例處理700的流程圖。為了便于說明，本文中將參照圖1和圖2的示例無線系統(tǒng)100、200以及圖3和圖4的示例多芯片同步系統(tǒng)300、400對示例處理700進行說明；然而，示例處理700并不限于圖1和圖2的示例無線系統(tǒng)100、200或圖3和圖4的示例多芯片同步系統(tǒng)300、400。進一步，為了便于說明，本文所述的示例處理700的塊連續(xù)發(fā)生，或者說以線性方式發(fā)生。然而，示例處理700的多個塊可并列(例如，并行)發(fā)生。
[0061]在塊702中，從屬級DFE芯片108S對其數(shù)據(jù)通路進行通路間對準(zhǔn)。例如，從屬級DFE芯片108S的通路間對準(zhǔn)機構(gòu)302可對數(shù)據(jù)通路進行通路間對準(zhǔn)。在塊704中，從屬級DFE芯片108S的控制狀態(tài)機306確定從屬級DFE芯片108S是否完成通路間對準(zhǔn)。例如，控制狀態(tài)機306可確定從屬級DFE芯片108S是否生成了表示通路間對準(zhǔn)完成的信號(例如，ILA完成信號)?？商娲?，控制狀態(tài)機306可確定從屬級DFE芯片108S是否在生成ILA完成信號之后解析了輸入數(shù)據(jù)流中的特定字符(例如，“A”字符)。
[0062]如果在塊704中控制狀態(tài)機306確定從屬級DFE芯片108S完成了其通路間對準(zhǔn)，則處理700進行至塊706。在塊706中，從屬級DFE芯片108S開始將其數(shù)據(jù)通路緩存到FIFO存儲器304中。在塊708中，從屬級DFE芯片108S啟動以每個時鐘周期持續(xù)遞增的第一計數(shù)器。如果在塊710中從屬級DFE芯片108S未從主DFE芯片108M接收同步信號，則處理700進行至塊712。如果在塊712中第一計數(shù)器未啟動，則處理700返回到塊704。如果在塊712中第一計數(shù)器啟動，則處理700進行至塊714。如果在塊714中第一計數(shù)器達到超時值，則處理700進行至塊728。在塊728中，從屬級DFE芯片108S重置其所有計數(shù)器，并通過(例如)將錯誤指示符存儲在錯誤寄存器中而報告錯誤。例如，從屬級DFE芯片108S可在系統(tǒng)級報告錯誤，例如，報告給系統(tǒng)級軟件。在一個情況下，從屬級DFE芯片108S可不重置其計數(shù)器，直至系統(tǒng)級軟件指示其進行這一步。可替代地，從屬級芯片108S的計數(shù)器可由系統(tǒng)級軟件重置。
[0063]如果在塊714中第一計數(shù)器啟動，但未達到超時值，則處理700返回到塊710，以確定從屬級DFE芯片108S是否從主DFE芯片108M接收到同步信號。如果在塊710中從屬級DFE芯片108S從主DFE芯片108M接收到同步信號，則處理700進行至塊716。如果在塊716中第二計數(shù)器未啟動，則處理700進行至塊718。在塊718中，從屬級DFE芯片108S啟動以每個時鐘周期遞增的第二計數(shù)器。如果在塊716中第二計數(shù)器啟動，則處理700進行至塊720。在塊720中，從屬級DFE芯片108S確定第二計數(shù)器是否達到同步窗口值。例如，從屬級DFE芯片108S的控制狀態(tài)機306可將第二計數(shù)器與同步窗口值相比較。如果在塊720中從屬級DFE芯片108S確定第二計數(shù)器未達到同步窗口值，則處理700進行至塊722。如果在塊722中數(shù)據(jù)通路沒有緩存，例如，從屬級DFE芯片108S未完成通路間對準(zhǔn)，則處理700返回到塊704。然而，如果在塊722中從屬級DFE芯片108S的數(shù)據(jù)通路已緩存，例如，從屬級DFE芯片108S完成了通路間對準(zhǔn)，則處理700返回到塊720，并等待第二計數(shù)器達到同步窗口值。
[0064]如果在塊720中從屬級DFE芯片108S確定第二計數(shù)器已達到同步窗口值，則處理700進行至塊724。在塊724，從屬級DFE芯片108S確定通路間對準(zhǔn)是否已完成。例如，從屬級DFE芯片108S的控制狀態(tài)機306可確定從屬級DFE芯片108S的通路間對準(zhǔn)是否完成。如果在塊724中從屬級DFE芯片108S確定通路間對準(zhǔn)未完成，則處理700進行至塊728。在塊728中，從屬級DFE芯片108S重置其所有計數(shù)器，并通過(例如)將錯誤指示符存儲在錯誤寄存器中而報告錯誤。例如，從屬級DFE芯片108S可在系統(tǒng)級報告錯誤，例如，報告給系統(tǒng)級軟件。在一個情況下，從屬級DFE芯片108S可不重置其計數(shù)器，直至系統(tǒng)級軟件指示其進行這一步。可替代地，從屬級DFE芯片108S的計數(shù)器可由系統(tǒng)級軟件重置。
[0065]如果在塊724中從屬級DFE芯片108S確定通路間對準(zhǔn)完成，處理700進行至塊726。在塊726中，從屬級DFE芯片108S確定任何其他DFE芯片108S、108M是否產(chǎn)生錯誤信號，例如，另一個從屬級DFE芯片108S在第二計數(shù)器達到同步窗口值之前未完成其通路間對準(zhǔn)。如果從屬級DFE芯片108S確定另一個DFE芯片108M、108s生成錯誤信號，則處理700進行至塊728。在塊728中，從屬級DFE芯片108S重置其所有計數(shù)器，并通過(例如)將錯誤指示符存儲在錯誤寄存器中而報告錯誤?？商娲?，如果在塊728中生成錯誤信號的從屬級DFE芯片108S已存儲了錯誤指示符，則從屬級DFE芯片108S可僅重置其計數(shù)器。如果在塊726中其他DFE芯片108M、108S均未報告錯誤信號，則處理700進行至塊730。在塊730中，從屬級DFE芯片108S通過(例如)釋放其FIFO讀取指針而釋放其FIFO存儲器304。由于主DFE芯片108M和任何其他從屬級DFE芯片108S也將與從屬級DFE芯片108S基本同時地(例如，在一個時鐘周期內(nèi))釋放其FIFO存儲器304，DFE芯片108M、108S在釋放其FIFO存儲器304時基本上同步。
[0066]可替代地或附加地，在塊726中，從屬級DFE芯片108S無法確定是否任何其他DFE芯片108、108M已產(chǎn)生錯誤信號。例如，可能沒有將同步錯誤從一個DFE芯片108S、108M通信到另一個DFE芯片108SU08M的引線。在該示例中，系統(tǒng)(例如，系統(tǒng)級軟件)可監(jiān)控每個DFE芯片108SU08M中的狀態(tài)，并確定芯片間同步是否成功。在該情況下，如果在塊726中系統(tǒng)級軟件確定芯片間同步成功，則處理700進行至塊730?？商娲?，如果在塊726中系統(tǒng)級軟件確定芯片間同步不成功，則處理700進行至塊728。
[0067]圖8示出了示例多幀結(jié)構(gòu)800。圖8所示的多幀結(jié)構(gòu)800可被串行接收器/發(fā)送器(例如，實施JEDEC的JESD204A標(biāo)準(zhǔn)的串行接收器/發(fā)送器)使用。“1(”字符或“/1(28.5/”符號可表示同步間歇?！癛”字符或“/K28.0/”符號可表示多幀序列的開始，并且可用于啟動通路間對準(zhǔn)?！癆”字符或“/K28.3/”符號可表示通路對準(zhǔn)符號，并可用于表示通路間對準(zhǔn)多幀的結(jié)束?！癚”字符或“/K28.4/”符號可表示鏈路配置數(shù)據(jù)的開始?！癈”字符可表示鏈路配置數(shù)據(jù)，“D”字符可表示數(shù)據(jù)流或凈荷數(shù)據(jù)。
[0068]圖9示出了多芯片同步系統(tǒng)中的示例FIFO存儲器處理時間線902、904、906。圖9的FIFO存儲器處理時間線902、904、906結(jié)合有圖8所述的多幀結(jié)構(gòu)800。FIFO存儲器處理時間線902與主DFE芯片108M對應(yīng)，F(xiàn)IFO存儲器處理時間線904、906與從屬級DFE芯片108S對應(yīng)。如圖9所述，從屬級DFE芯片108S可在主DFE芯片108M完成其通路間對準(zhǔn)之前完成其通路間對準(zhǔn)(例如，F(xiàn)IFO存儲器處理時間線904)，或在主DFE芯片108M完成其通路間對準(zhǔn)之后完成其通路間對準(zhǔn)(例如，F(xiàn)IFO存儲器處理時間線906)。然而，從屬級DFE芯片108S的FIFO存儲器304可通過在每個從屬級DFE芯片108S完成其通路間對準(zhǔn)時開始保持FIFO讀取指針，并在所有DFE芯片108M、108S都完成通路間對準(zhǔn)，且主DFE芯片108M已傳輸同步信號之后(例如，DFE芯片108M傳輸同步信號之后的多個時鐘周期內(nèi))釋放FIFO讀取指針，而用于吸收主DFE芯片108M的通路間對準(zhǔn)完成與從屬級DFE芯片108S的通路間對準(zhǔn)完成之間的時間差。
[0069]圖10概念上示出了實現(xiàn)本發(fā)明技術(shù)的一些實施方式所使用的電子系統(tǒng)。電子系統(tǒng)1000可為基站、接收器(例如，電話、PDA、平板計算機)、或傳輸或接收模擬信號的通常的任何電子設(shè)備、或與其耦接的任何電子設(shè)備。這種電子系統(tǒng)包括各種類型的計算機可讀介質(zhì)和用于各種其他類型的計算機可讀介質(zhì)的接口。電子系統(tǒng)1000包括總線1008、處理單元1012、系統(tǒng)存儲器1004、只讀存儲器(R0M)1010、永久存儲設(shè)備1002、輸入設(shè)備接口 1014、輸出設(shè)備接口 1006和網(wǎng)絡(luò)接口 1016。
[0070]總線1008總體地表示將電子系統(tǒng)1000的多個內(nèi)部設(shè)備通信連接的所有系統(tǒng)、夕卜圍設(shè)備和芯片組總線。例如，總線1008將處理單元1012與R0M1010、系統(tǒng)存儲器1004和永久存儲設(shè)備1002通信連接。處理單元1012從上述各個存儲單元中檢索要執(zhí)行的指令和要處理的數(shù)據(jù)，以執(zhí)行本發(fā)明的處理。在不同的實施方式中，處理單元可為單個處理器或多核處理器。
[0071]R0M1010存儲處理單元1012和電子系統(tǒng)的其他模塊所需的靜態(tài)數(shù)據(jù)和指令。另一方面，永久存儲設(shè)備1002為讀寫存儲設(shè)備。該設(shè)備為即使電子系統(tǒng)1000斷電時也存儲指令和數(shù)據(jù)的非易失性存儲單元。本發(fā)明的一些實施方式使用大容量存儲設(shè)備(例如，磁盤或光盤或其對應(yīng)磁盤驅(qū)動器)作為永久存儲設(shè)備1002。
[0072]其他實施方式使用可移動存儲設(shè)備(例如，軟盤、閃存驅(qū)動器及其對應(yīng)的磁盤驅(qū)動器)作為永久存儲設(shè)備1002。與永久存儲設(shè)備1002相似的是，系統(tǒng)存儲器1004為讀寫存儲設(shè)備。然而，與存儲設(shè)備1002不同的是，系統(tǒng)存儲器1004為易失性讀寫存儲器，例如，隨機存取存儲器。系統(tǒng)存儲器1004存儲處理器在運行時所需的一些指令和數(shù)據(jù)。在一些實施方式中，本發(fā)明的處理存儲在系統(tǒng)存儲器1004、永久存儲設(shè)備1002和/或R0M1010中。例如，各個存儲單元可包括用于由(例如)系統(tǒng)級軟件執(zhí)行多芯片同步和/或監(jiān)控和/或控制多芯片同步的指令。處理單元1012從上述各個存儲單元中檢索要執(zhí)行的指令和要處理的數(shù)據(jù)，以執(zhí)行一些實施方式的處理。
[0073]總線1008還與輸入和輸出設(shè)備接口 1014和1006連接。輸入設(shè)備接口 1014使用戶能夠通信信息至電子系統(tǒng)并選擇至電子系統(tǒng)的命令。通過輸入設(shè)備接口 1014使用的輸入設(shè)備包括例如，字母數(shù)字鍵盤和指示設(shè)備(也稱為“光標(biāo)控制設(shè)備”)。輸出設(shè)備接口 1006可實現(xiàn)(例如)電子系統(tǒng)1000生成的圖像的顯示。通過輸出設(shè)備接口 1006使用的輸出設(shè)備包括例如打印機和顯示設(shè)備(例如，陰極射線管(CRT)或液晶顯示器(IXD))。一些實施方式包括同時具有輸入和輸出設(shè)備的作用的設(shè)備(例如，觸摸屏)。
[0074]最后，如圖10所示，總線1008還通過網(wǎng)絡(luò)接口 1016(例如，天線)將電子系統(tǒng)1000耦接至網(wǎng)絡(luò)(未示出)。以此方式，計算機可為計算機網(wǎng)絡(luò)(例如，局域網(wǎng)(“LAN”)、廣域網(wǎng)(“WAN”)或企業(yè)內(nèi)部互聯(lián)網(wǎng)或網(wǎng)絡(luò)的網(wǎng)絡(luò)(例如，因特網(wǎng)))的一部分。電子系統(tǒng)1000的任何或所有部件可與發(fā)明主題結(jié)合使用。
[0075]上述這些功能可用數(shù)字電子電路、計算機軟件、固件或硬件加以實現(xiàn)。技術(shù)可利用一個或多個計算機程序產(chǎn)品來實現(xiàn)?？删幊烫幚砥骱陀嬎銠C可包括在移動設(shè)備內(nèi)或封裝為移動設(shè)備。處理和邏輯流可由一個或多個可編程處理器和一個或多個可編程邏輯電路來執(zhí)行。通用計算設(shè)備和專用計算設(shè)備以及存儲設(shè)備可通過通信網(wǎng)絡(luò)互連。
[0076]一些實施方式包括電子部件(例如，微處理器、將計算機程序指令存儲在機器可讀或計算機可讀介質(zhì)(還稱為計算機可讀存儲介質(zhì)、機器可讀介質(zhì)或機器可讀存儲介質(zhì))中的存儲器以及內(nèi)存。這些計算機可讀介質(zhì)的一些示例包括RAM、ROM、只讀存儲光盤(⑶-ROM)、可記錄光盤(⑶-R)、可重寫光盤(⑶-RW)、只讀數(shù)字通用光盤(例如，DVD-ROM、雙層DVD-ROM)、各種可記錄/可重寫DVD (例如，DVD-RAM、DVD-RW、DVD+RW等)、閃存(例如，SD卡、迷你SD卡、微型SD卡等)、磁性和/或固態(tài)硬盤驅(qū)動器、超密度光盤、任何其他光學(xué)或磁性介質(zhì)和軟盤。計算機可讀介質(zhì)可存儲可由至少一個處理單元執(zhí)行的計算機程序，該計算機程序包括用于進行各種操作的多組指令。計算機程序或計算機代碼的示例包括機器代碼，例如，編譯器生成的機器代碼，以及包括由計算機、電子部件或微處理器利用解譯器執(zhí)行的高級代碼的文件。
[0077]盡管上述討論主要針對執(zhí)行軟件的微處理器或多核處理器，但一些實施方式由一個或多個集成電路(例如，專用集成電路(ASIC)或現(xiàn)場可編程門陣列(FPGA)執(zhí)行。在一些實施方式中，這種集成電路執(zhí)行存儲在電路本身內(nèi)的指令。
[0078]本說明書和本申請的任何權(quán)利要求中使用的術(shù)語“基站”、“接收器”、“計算機”、“服務(wù)器”、“處理器”和“存儲器”均指電子或其它技術(shù)設(shè)備。這些術(shù)語并不將人或人群排除在外。為了便于說明，術(shù)語“顯示(display)”以及“顯示(displaying)”表示在電子設(shè)備上顯示。本申請的該說明書和任何權(quán)利要求中使用的術(shù)語“計算機可讀介質(zhì)(computerreadable medium)”以及“計算機可讀介質(zhì)(computer readable media)”完全限于以計算機可讀的形式存儲信息的有形物理對象。這些術(shù)語排除任何無線信號、有線下載信號和任何其他短暫信號。
[0079]為了提供與用戶的交互，該說明書中所述的主題的實施方式可實施在具有顯示設(shè)備(例如，CRT (陰極射線管)或IXD (液晶顯示器)監(jiān)控器)的計算機上，以向用戶顯示信息，以及鍵盤和指示設(shè)備上，例如，用戶可向計算機提供輸入所經(jīng)由的鼠標(biāo)或軌跡球。還可使用其他種類的設(shè)備來提供與用戶的交互；例如，提供給用戶的反饋可為任何形式的感覺反饋，例如，視覺反饋、聽覺反饋或觸覺反饋；用戶的輸入可以任何形式接收，包括聽覺、語音或觸覺輸入。
[0080]許多上述特征和應(yīng)用被實施為軟件處理，軟件處理被指定為計算機可讀存儲介質(zhì)(也稱為計算機可讀介質(zhì))上記錄的一組指令。當(dāng)由一個或多個處理單元(例如，一個或多個處理器、處理器內(nèi)核或其他處理單元)執(zhí)行這些指令時，這些指令使處理單元進行指令中所示的動作。計算機可讀介質(zhì)的示例包括，但不限于，CD-ROM、閃存驅(qū)動器、RAM芯片、硬盤驅(qū)動器、EPROM等。計算機可讀介質(zhì)不包括載波和以無線方式或通過有線連接傳輸?shù)碾娮有盘枴?br> [0081]在該說明書中，術(shù)語“軟件”意旨包括位于只讀存儲器內(nèi)的固件或存儲于磁性存儲器中的應(yīng)用，該應(yīng)用可讀取到存儲器中以由處理器進行處理。另外，在一些實施方式中，本發(fā)明的許多軟件方面可實施為更大程序的子部分，同時保留本發(fā)明的不同軟件方面。在一些實施方式中，多個軟件方面還可實施為單獨程序。最后，共同實施本文所述的軟件方面的單獨程序的任何組合都處于本發(fā)明的范圍內(nèi)。在一些實施方式中，安裝用于在一個或多個電子系統(tǒng)上運行時，軟件程序定義了執(zhí)行和進行軟件程序的操作的一個或多個特定機器實施方式。
[0082]計算機程序(也稱為程序、軟件、軟件應(yīng)用、腳本或代碼)可以任何編程語言的形式編寫，包括已編譯語言、解釋性語言、說明性語言或程序語言，并且其可以任何形式配置，包括獨立程序或模塊、部件、子程序、對象或適用于計算環(huán)境的其他單元。計算機程序可相當(dāng)于文件系統(tǒng)中的文件，但并沒有必要。程序可存儲在文件中容納其他程序或數(shù)據(jù)(例如，存儲在標(biāo)記語言文件中的一個或多個腳本)的部分內(nèi)，專用于所述程序的單個文件內(nèi)，或多個協(xié)調(diào)文件內(nèi)(例如，存儲一個或多個模塊、子程序或代碼部分的文件)。計算機程序可配置為，在位于一個位置或分布在多個位置且由通信網(wǎng)絡(luò)互連的一個計算機或多個計算機上執(zhí)行。
[0083]應(yīng)理解的是，所公開的處理中的任何特定順序或分級結(jié)構(gòu)塊均為示例方法的圖解說明。根據(jù)設(shè)計偏好，應(yīng)理解的是，過程中的特定順序或分級結(jié)構(gòu)可重新設(shè)置，或進行所有圖解塊。一些塊可同時進行。例如，在特定情況下，多任務(wù)和并行處理可以是有利的。另外，上述實施例中的各個系統(tǒng)部件的分離不應(yīng)理解為要求在所有實施例中都進行這種分離，應(yīng)理解的是，所述程序組件和系統(tǒng)通?？晒餐稍趩蝹€軟件產(chǎn)品中，或封裝在多個軟件產(chǎn)品中。
[0084]提供上述說明的目的在于，使本領(lǐng)域的任何技術(shù)人員都可實踐本文所描述的各個方面。對這些方面的各種修改對于本領(lǐng)域的技術(shù)人員是容易理解的，并且本文中所限定的基本原則可應(yīng)用于其他方面。因此，權(quán)利要求意旨并不限于本文所示的方面，而應(yīng)符合與權(quán)利要求一致的完整范圍，其中，以單數(shù)形式提及的元件并不表示“一個以及僅一個”，而表示“一個或多個”，除非有明確說明。除非另有明確說明，否則術(shù)語“一些”表示一個或多個。男性代詞(例如，他的)包括女性和中性(例如，她的和它的)，反之亦然。如果有標(biāo)題和從屬級標(biāo)題，則僅為方便而設(shè)而不限制主題公開內(nèi)容。
[0085]謂語“被配置為”、“可操作以”和“被編程用于”并不表示主題的任何特定有形或無形修改，而表示可以互換方式使用。例如，被配置為監(jiān)控和控制操作或部件的處理器還可表示被編程為監(jiān)控和控制操作的處理器或可操作以監(jiān)控和控制操作的處理器。與此類似，被配置為執(zhí)行代碼的處理器可解釋為編程用于執(zhí)行代碼或可操作以執(zhí)行代碼的處理器。
[0086]諸如“方面”等詞語并不表示這些方面對主題技術(shù)必不可少，或這些方面適用于主題技術(shù)的所有配置。有關(guān)一個方面的公開內(nèi)容可適用于所有配置或一個或多個配置。諸如“方面”等詞語可表示一個或多個方面，反之亦然。諸如“配置”等詞語并不表示這些配置對主題技術(shù)必不可少，或這些配置適用于主題技術(shù)的所有配置。有關(guān)配置的公開內(nèi)容可適用于所有配置或一個或多個配置。諸如“配置”等詞語可表示一個或多個配置，反之亦然。
[0087]本文中所使用的詞語“示例”表示“作為示例或圖解”。本文中描述為“示例”的任何方面或設(shè)計并不一定解釋為比其他方面或設(shè)計優(yōu)選或有利。
[0088]本領(lǐng)域的普通技術(shù)人員已知的或?qū)⒘私獾脚c本發(fā)明中通篇中所描述的各個方面的元件等同的所有結(jié)構(gòu)和功能通過引證明確結(jié)合在本文中，并意旨被權(quán)利要求所涵蓋。另外，無論這些公開內(nèi)容是否明確陳述在權(quán)利要求中，本文公開的內(nèi)容都不意旨專用于公用。任何所要求保護的元件均是在35U.S.C.§ 112第6段的規(guī)定下構(gòu)建的，除非使用短語“用于…的設(shè)備”或在方法權(quán)利要求的情況下使用短語“用于…的步驟”明確地陳述該元件。另外，在說明書或權(quán)利要求中使用術(shù)語“包括”、“具有”等的情況下，這種屬于意旨以類似于術(shù)語“包括”類似的方式來包括，這是因為“包括 ”在被用作權(quán)利要求中的過渡詞語時而被解釋。
【權(quán)利要求】
1.一種多芯片同步方法，所述方法包括: 通過多個芯片中的每一個將所述多個芯片中的每一個的多個數(shù)據(jù)通路對準(zhǔn)，其中，所述多個芯片包括主芯片和多個從屬級芯片； 在通過所述多個芯片中的每一個芯片完成對準(zhǔn)時: 所述多個芯片中的每一個將所述多個芯片中的每一個的所述多個數(shù)據(jù)通路中的每一個緩存到所述多個芯片中的每一個的多個存儲器中；并且 所述多個芯片中的每一個啟動以每個時鐘周期遞增的第一計數(shù)器； 在所述多個芯片的所述主芯片完成對準(zhǔn)之后，將同步信號從所述多個芯片的所述主芯片傳輸給所述多個芯片的所述多個從屬級芯片； 所述多個芯片中的每一個啟動以每個時鐘周期遞增的第二計數(shù)器，其中，當(dāng)所述多個芯片中的所述多個從屬級芯片中的每一個接收到所述同步信號時啟動所述多個芯片中的所述多個從屬級芯片中的每一個的第二計數(shù)器，而不管所述多個芯片中的所述多個從屬級芯片中的每一個是否完成對準(zhǔn)，以及當(dāng)所述多個芯片中的所述主芯片傳輸所述同步信號時，啟動所述多個芯片中的所述主芯片的第二計數(shù)器；并且 當(dāng)所述多個芯片中的每一個的第二計數(shù)器達到所述多個芯片中的每一個的同步窗口值時，所述多個芯片中的每一個釋放所述多個芯片中的每一個的所述多個存儲器。
2.根據(jù)權(quán)利要求1所述的方法，其中，基于所述多個芯片中的每一個生成通路間對準(zhǔn)完成信號或基于所述多個芯片中的每一個處理對準(zhǔn)字符，確定所述多個芯片中的每一個完成對準(zhǔn)。
3.根據(jù)權(quán)利要求1所述的方法，進一步包括: 在從所述多個芯片中的所述主芯片接收同步信號之前所述多個芯片中的所述多個從屬級芯片中的任一個的第一計數(shù)器達到超時值時，產(chǎn)生錯誤信號，其中，所述超時值等于所述同步窗口值。
4.根據(jù)權(quán)利要求1所述的方法，進一步包括: 在所述第二計數(shù)器達到所述同步窗口值之前所述多個芯片中的所述多個從屬級芯片中的任一個未完成對準(zhǔn)時，生成錯誤信號。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述多個芯片中的至少一個芯片的同步窗口值與所述多個芯片中的至少另一個芯片的同步窗口值不同。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述多個芯片中的所述主芯片在所述多個芯片中的所述多個從屬級芯片中的至少一個之前完成對準(zhǔn)。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述多個芯片的所述主芯片在所述多個芯片中的所述多個從屬級芯片中的至少一個之后完成對準(zhǔn)。
8.一種多芯片同步系統(tǒng)，包括: 主芯片，與至少一個從屬級芯片通信耦接，所述主芯片包括多個第一數(shù)據(jù)通路、多個第一存儲器以及以每個時鐘周期遞增的第一計數(shù)器，其中，所述主芯片用于執(zhí)行以下操作: 將所述多個第一數(shù)據(jù)通路對準(zhǔn)； 在完成所述多個第一數(shù)據(jù)通路的對準(zhǔn)時: 將所述多個第一數(shù)據(jù)通路緩存到所述多個第一存儲器中， 將同步信號傳輸給所述至少一個從屬級芯片，并且啟動第一計數(shù)器，其中，所述多個第一數(shù)據(jù)通路的對準(zhǔn)的完成是基于所述主芯片生成第一通路間對準(zhǔn)完成信號或基于所述主芯片對第一對準(zhǔn)字符進行的處理來確定的；并且 在第一計數(shù)器達到第一同步窗口值時釋放所述多個第一存儲器；并且 所述至少一個從屬級芯片包括多個第二數(shù)據(jù)通路、多個第二存儲器以及以每個時鐘周期遞增的第二計數(shù)器，其中，所述至少一個從屬級芯片用于執(zhí)行以下操作: 將所述多個第二數(shù)據(jù)通路對準(zhǔn)； 在完成所述多個第二數(shù)據(jù)通路的對準(zhǔn)時，將所述多個第二數(shù)據(jù)通路緩存到所述多個第二存儲器中，其中，所述多個第二數(shù)據(jù)通路的對準(zhǔn)的完成是基于所述至少一個從屬級芯片生成第二通路間對準(zhǔn)完成信號或基于所述至少一個從屬級芯片對第二對準(zhǔn)字符的處理來確定的； 在從所述主芯片接收到所述同步信號時啟動所述第二計數(shù)器，而不管所述多個第二數(shù)據(jù)通路的對準(zhǔn)是否完成；并且 在所述第二計數(shù)器達到第二同步窗口值時釋放所述多個第二存儲器。
9.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中，所述至少一個從屬級芯片進一步包括以每個時鐘周期遞增的第三計數(shù)器，并且所述至少一個從屬級芯片進一步用于執(zhí)行以下操作: 在對準(zhǔn)所述多個第二數(shù)據(jù)通路時啟動所述第三計數(shù)器；并且 在從所述主芯片接收到所述同步信號之前所述第三計數(shù)器達到超時值時，生成錯誤信號，其中，所述超時值等于所述第二同步窗口值。
10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中，所述主芯片進一步包括存儲所述第一同步窗口值的第一寄存器，并且所述至少一個從屬級芯片進一步包括存儲所述第二同步窗口值的第二寄存器，其中所述第一同步窗口值等于所述第二同步窗口值。
【文檔編號】H04L7/00GK103516506SQ201310263682
【公開日】2014年1月15日 申請日期:2013年6月27日 優(yōu)先權(quán)日:2012年6月27日
【發(fā)明者】拉維尚卡爾·卡瑪耶 申請人:美國博通公司