通信終端設(shè)備與基站的同步以及輔同步信號的生成的制作方法【專利摘要】在本發(fā)明的方面，可以提供用于將通信終端設(shè)備與基站同步的設(shè)備的方法。所述設(shè)備可以包括：被配置為確定第一同步參數(shù)的主同步確定器；以及被配置為基于所述第一同步參數(shù)來同時生成輔同步信號的多個位的輔同步信號發(fā)生器。在本發(fā)明的方面，還可以提供用于生成輔同步信號的設(shè)備和方法?！緦＠f明】通信終端設(shè)備與基站的同步以及輔同步信號的生成【
技術(shù)領(lǐng)域：
】[0001]本公開的方面一般性地涉及用于將通信終端設(shè)備與基站同步的設(shè)備以及用于將通信終端設(shè)備與基站同步的方法?！?br>背景技術(shù)：
】[0002]為了終端設(shè)備與基站之間的通信，終端設(shè)備可能需要與基站同步?！?br/>發(fā)明內(nèi)容】[0003]在本公開的方面，可以提供用于將通信終端設(shè)備與基站同步的設(shè)備。所述設(shè)備可以包括:被配置為確定第一同步參數(shù)的主同步確定器(determiner);以及被配置為基于第一同步參數(shù)來同時生成輔同步信號的多個位的輔同步信號發(fā)生器。[0004]在本公開的方面，可以提供用于將通信終端設(shè)備與基站同步的方法。所述方法可以包括:確定第一同步參數(shù)；以及基于第一同步參數(shù)來同時生成輔同步信號的多個位。[0005]在本公開的方面，可以提供用于將通信終端設(shè)備與基站同步的設(shè)備。所述設(shè)備可以包括:被配置為基于第一同步參數(shù)來同時生成輔同步信號的多個位的輔同步信號發(fā)生器。[0006]在本公開的方面，可以提供用于將通信終端設(shè)備與基站同步的方法。所述方法可以包括:基于第一同步參數(shù)來同時生成輔同步信號的多個位。[0007]在本公開的方面，可以提供用于生成輔同步信號的設(shè)備。所述設(shè)備可以包括被配置為儲存根據(jù)方程(12)的初始序列和查找表(look-uptable)的儲存電路，其中方程(12)可以是【權(quán)利要求】1.一種用于將通信終端設(shè)備與基站同步的設(shè)備，包括:主同步確定器，被配置為確定第一同步參數(shù)；以及輔同步信號發(fā)生器，被配置為基于所述第一同步參數(shù)來同時生成輔同步信號的多個位。2.如權(quán)利要求1所述的設(shè)備，進一步包括:輔同步確定器，被配置為基于所述輔同步信號來確定第二同步參數(shù)。3.如權(quán)利要求2所述的設(shè)備，其中，所述第二同步參數(shù)包括小區(qū)組標識符。4.如權(quán)利要求1所述的設(shè)備，其中，所述第一同步參數(shù)包括區(qū)段標識符。5.如權(quán)利要求1所述的設(shè)備，其中，所述輔同步信號包括長期演進的輔同步信號。6.如權(quán)利要求1所述的設(shè)備，進一步包括:通用處理器；其中在所述通用處理器上實現(xiàn)輔同步信號發(fā)生器。7.如權(quán)利要求1所述的設(shè)備，進一步包括:數(shù)字信號處理器；其中在所述數(shù)字信號處理器上實現(xiàn)輔同步信號發(fā)生器。8.如權(quán)利要求1所述的設(shè)備，進一步包括:可配置核心處理器；其中在所述可配置核心處理器上實現(xiàn)輔同步信號發(fā)生器。9.如權(quán)利要求1所述的設(shè)備，進一步包括:現(xiàn)場可編程門陣列；其中在所述現(xiàn)場可編程門陣列上實現(xiàn)輔同步信號發(fā)生器。10.如權(quán)利要求1所述的設(shè)備，其中所述設(shè)備是通信終端設(shè)備。11.如權(quán)利要求1所述的設(shè)備，其中，所述輔同步信號發(fā)生器被配置為基于對所述第一同步參數(shù)計算邏輯運算來同時生成輔同步信號的多個位。12.如權(quán)利要求11所述的設(shè)備，其中所述邏輯運算包括如下運算的至少之一:異或運算；與運算；或運算；與非運算；以及或非運算。13.一種用于將通信終端設(shè)備與基站同步的方法，包括，確定第一同步參數(shù)；以及基于所述第一同步參數(shù)來同時生成輔同步信號的多個位。14.如權(quán)利要求13所述的方法，進一步包括:基于所述輔同步信號來確定第二同步參數(shù)。15.如權(quán)利要求14所述的方法，其中，所述第二同步參數(shù)包括小區(qū)組標識符。16.如權(quán)利要求13所述的方法，其中，所述第一同步參數(shù)包括區(qū)段標識符。17.如權(quán)利要求13所述的方法，其中，所述輔同步信號包括長期演進的輔同步信號。18.如權(quán)利要求13所述的方法，其中，在通用處理器上執(zhí)行同時生成所述輔同步信號的多個位。19.如權(quán)利要求13所述的方法，其中，在數(shù)字信號處理器上執(zhí)行同時生成所述輔同步信號的多個位。20.如權(quán)利要求13所述的方法，其中，在可配置核心處理器上執(zhí)行同時生成所述輔同步信號的多個位。21.如權(quán)利要求13所述的方法，其中，在現(xiàn)場可編程門陣列上執(zhí)行同時生成所述輔同步信號的多個位。22.如權(quán)利要求13所述的方法，其中，所述方法在通信終端設(shè)備中執(zhí)行。23.如權(quán)利要求13所述的方法，其中，基于對所述第一同步參數(shù)計算邏輯運算來同時生成輔同步信號的多個位。24.如權(quán)利要求13所述的方法，其中所述邏輯運算包括如下運算的至少之一:異或運算；與運算；或運算；與非運算；以及或非運算。25.一種用于生成輔同步信號的方法，包括:儲存根據(jù)方程(12)的初始序列和查找表，其中方程(12)是S(O)=WOOOltMI10!I001111100(111OilICiltlI*￡(o)=[tl￡(30i,c(29),--Cf0||=?ΟΟΟOIOI01JI0110?011IIK?OI10IHOI*{12LHo)=fo,r{:m.=m]='wjoooiii_iion11剛oomodio剛r并且其中查找表是【文檔編號】H04W56/00GK103458497SQ201310211501【公開日】2013年12月18日申請日期:2013年5月31日優(yōu)先權(quán)日:2012年5月31日【發(fā)明者】許文申請人:英特爾移動通信有限責任公司