專利名稱：一種提升小波變換fpga實現(xiàn)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種CCD相機(jī)圖像數(shù)據(jù)壓縮技術(shù)領(lǐng)域，尤其涉及一種可以高速(像元讀出時鐘超過20MHz)線陣CXD相機(jī)的圖像數(shù)據(jù)壓縮，提升小波變換FPGA實現(xiàn)的方法。
背景技術(shù)：
在高分辨率航空航天遙感應(yīng)用中，線陣CCD相機(jī)的視場和分辨率指標(biāo)不斷提高，所采用的CCD輸出路數(shù)、拼接片數(shù)和單端口讀出速率也在不斷提高，從而使數(shù)字化后的圖像數(shù)據(jù)量急劇增加，因此必須進(jìn)行圖像數(shù)據(jù)壓縮。目前，對CCD圖像進(jìn)行硬件壓縮的采用的方法是先對圖像進(jìn)行提升小波變換，然后才對小波系數(shù)進(jìn)行處理，如JPEG2000和CCSDS壓縮方法。因此，如何快速實現(xiàn)提升小波變換是CXD圖像整個壓縮的關(guān)鍵。目前，適合空間CXD相機(jī)圖像壓縮應(yīng)用的理想處理器為FPGA處理器?，F(xiàn)有提升小波變換FPGA實現(xiàn)方法效率低、占用資源大、耗時，對于實時性強(qiáng)的空間CCD成像系統(tǒng)而言，CXD讀出速率較高((XD單端口讀出速率超過20MHz)，最終使圖像數(shù)據(jù)率大，進(jìn)而需進(jìn)一步提高圖像小波變換系統(tǒng)時鐘頻率。系統(tǒng)時鐘頻率的提高，不僅增加了系統(tǒng)功耗，而且對電磁兼容性設(shè)計也提出了苛刻的要求；在高速情況下進(jìn)行圖像數(shù)據(jù)小波變換時數(shù)據(jù)交互也是個難題，且現(xiàn)有FPGA器件工作頻率越高，穩(wěn)定性越差，可靠性越差，難以滿足空間環(huán)境可靠性要求。另外，為了獲得高分辨率和寬覆蓋的圖像，空間CCD通常要多片拼接組成長線陣CCD最終使總的像元數(shù)達(dá)到數(shù)萬 十幾萬。這樣采集的圖像數(shù)據(jù)十分龐大，這就使圖像小波變換占用FPGA資源也急劇增加，而每片適于空間應(yīng)用的FPGA資源有限。如果才用多片F(xiàn)PGA容易導(dǎo)致系統(tǒng)體積龐大、設(shè)計復(fù)雜、功耗增加，且PCB板面也有限。

發(fā)明內(nèi)容
本發(fā)明為解決背景技術(shù)存在的上述技術(shù)問題，本發(fā)明針對航空航天遙感線陣CCD相機(jī)圖像以行為單位特點，提供一種可以高速(像元讀出時鐘超過20MHz)線陣CCD相機(jī)的圖像數(shù)據(jù)壓縮，提升小波變換FPGA實現(xiàn)方法。為了解決上述技術(shù)問題，本發(fā)明的技術(shù)方案具體如下:一種提升小波變換FPGA實現(xiàn)的方法，包括以下步驟:步驟1:將CXD圖像每128行作為一幀圖像，將一幀圖像分為8組，每組采用16個并行的1-D行提升小波變換模塊進(jìn)行分解；步驟i1:將行提升小波系數(shù)的每32列采用16個并行的1-D列提升小波變換模塊進(jìn)行分解。在上述技術(shù)方案中，每個1-D行提升小波變換模塊采用4個延時寄存器Dl，D2，D3，D4的值作為中間值來計算提升小波高頻和低頻系數(shù)。在上述技術(shù)方案中，步驟ii中具體為:每個1-D列提升小波變換模塊利用多路復(fù)用技術(shù)以流水線的作業(yè)方式將32列小波系數(shù)輸入到16個并行的提升小波變換模塊中。本發(fā)明具有以下的有益效果:
本發(fā)明的提升小波變換FPGA實現(xiàn)的方法，將CXD圖像每128行作為一幀圖像，先將一幀圖像分為8組，每組采用16個并行的1-D行提升小波變換模塊進(jìn)行分解，然后將行提升小波系數(shù)的每32列采用16個并行的1-D列提升小波變換模塊進(jìn)行分解，最終完成二維提升。由于行列方向均采用16個并行1-D提升小波模塊，提高了提升小波變換效率，縮減了 CXD圖像小波變換時間。本發(fā)明的提升小波變換FPGA實現(xiàn)的方法，每個1-D行提升小波變換模塊采用4個延時寄存器Dl，D2，D3，D4的值作為中間值來計算提升小波高頻和低頻系數(shù)，縮短了提升小波高低頻系數(shù)計算路徑，進(jìn)而提高了每個提升小波模塊計算速度。本發(fā)明的提升小波變換FPGA實現(xiàn)的方法，利用提升小波變換的第一步預(yù)測更新與第二步更新預(yù)測結(jié)構(gòu)相同特點，將行列提升小波變換的第一步和第二步采用多路復(fù)用技術(shù)進(jìn)行融合。大大節(jié)省了 FPGA資源占用。本發(fā)明的提升小波變換FPGA實現(xiàn)的方法，每個1-D列提升小波變換模塊利用多路復(fù)用技術(shù)以流水線的作業(yè)方式將32列小波系數(shù)輸入到16個并行的提升小波變換模塊中，大大提聞了提升小波計算效率。


下面結(jié)合附圖和具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì)說明。圖1為CXD圖像二維提升小波變換過程示意圖。圖2為提升步驟不意圖。圖3為提升小波變換樹形結(jié)構(gòu)示意圖。圖4為發(fā)明的提升小波變換樹形結(jié)構(gòu)示意圖。圖5為提升小波變換VLSI結(jié)構(gòu)示意圖。圖6為提升小波變換最終VLSI結(jié)構(gòu)示意圖。圖7為列提升小波實現(xiàn)結(jié)構(gòu)示意圖。圖8為圖7的輸入輸出關(guān)系示意圖。圖9為1-D列提升小波變換模塊結(jié)構(gòu)示意圖。圖10為1-D列提升小波變換最終實現(xiàn)結(jié)構(gòu)示意圖。圖11為二維提升小波變換FPGA實現(xiàn)實施例示意圖。
具體實施例方式本發(fā)明的發(fā)明思想為:提升小波變換過程可以認(rèn)為是目標(biāo)小波濾波器多項矩陣分解為一個恒定對角矩陣和M階上三角、下三角矩陣乘積的形式，航空航天線陣CXD圖像壓縮通常為一階和二階，即提升5/3和9/7小波變換，以二階提升的9/7小波變換為例。CCD圖像是以行為單位輸出的，每一行CCD圖像對應(yīng)地面一個線陣方向目標(biāo)，CCD相機(jī)推掃后輸出若干行圖像數(shù)據(jù)，可見CCD圖像可看作一個二維圖像，不僅線陣方向需要作一維提升小波變換，而且推掃方向也需要作一維提升小波變換，即CCD圖像需要進(jìn)行二維提升小波變換。本發(fā)明的二維提升小波變換結(jié)構(gòu)如圖1所示。其中，每通道CCD輸出有效像元數(shù)為N，以128行CCD圖像作為一幀圖像，然后作二維提升小波變換，一幀圖像為X
權(quán)利要求
1.一種提升小波變換FPGA實現(xiàn)的方法，其特征在于，包括以下步驟: 步驟1:將CCD圖像每128行作為一幀圖像，將一幀圖像分為8組，每組采用16個并行的1-D行提升小波變換模塊進(jìn)行分解； 步驟i1:將行提升小波系數(shù)的每32列采用16個并行的1-D列提升小波變換模塊進(jìn)行分解。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，每個1-D行提升小波變換模塊采用4個延時寄存器Dl，D2，D3，D4的值作為中間值來計算提升小波高頻和低頻系數(shù)。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，步驟ii中具體為:每個1-D列提升小波變換模塊利用多路復(fù)用技術(shù)以流水線的作業(yè)方式將32列小波系數(shù)輸入到16個并行的提升小波變換模塊中。
全文摘要
本發(fā)明涉及一種提升小波變換FPGA實現(xiàn)的方法，包括以下步驟將CCD圖像每128行作為一幀圖像，將一幀圖像分為8組，每組采用16個并行的1-D行提升小波變換模塊進(jìn)行分解；將行提升小波系數(shù)的每32列采用16個并行的1-D列提升小波變換模塊進(jìn)行分解。本發(fā)明將CCD圖像每128行作為一幀圖像，先將一幀圖像分為8組，每組采用16個并行的1-D行提升小波變換模塊進(jìn)行分解，然后將行提升小波系數(shù)的每32列采用16個并行的1-D列提升小波變換模塊進(jìn)行分解，最終完成二維提升。由于行列方向均采用16個并行1-D提升小波模塊，提高了提升小波變換效率，縮減了CCD圖像小波變換時間。
文檔編號H04N7/26GK103179398SQ20131006681
公開日2013年6月26日 申請日期2013年3月4日 優(yōu)先權(quán)日2013年3月4日
發(fā)明者李進(jìn), 金龍旭, 朱鵬, 李國寧, 韓雙麗 申請人:中國科學(xué)院長春光學(xué)精密機(jī)械與物理研究所