自適應均衡器的制造方法
【專利摘要】本發(fā)明的自適應均衡器(100)具有進行快速傅里葉變換及快速傅里葉逆變換的至少一個變換的信號變換單元(200)，信號變換單元(200)具有：可以對多個樣本的量的信號進行讀寫的第一寬位存儲器(201)；由能夠訪問這些第一寬位存儲器(201)的多個寄存器構成的第一寄存器群(202)；由多個蝶形運算單元構成的蝶形運算單元群(204)；以及對多個寄存器和多個蝶形運算單元之間的連接狀態(tài)進行切換的第一連接切換單元(203)。
【專利說明】自適應均衡器
【技術領域】
[0001]本發(fā)明涉及在頻域進行針對時域信號的自適應均衡處理的自適應均衡器。
【背景技術】
[0002]在無線傳播路徑中，由于反射物等而產生基波以外的多路徑波。因此，無線信號的接收裝置需要消除其影響。北美地域或韓國等的數字電視廣播方式即ATSC(AdVancedTelevision Systems Committee,高級電視系統(tǒng)委員會)方式采用了單載波調制。因此,與采用了 多載波調制的 OFDM (Orthogonal Frequency Division Multiplexing,正交頻分復用)系統(tǒng)等其他廣播標準不同，ATSC方式的接收裝置以自適應均衡器的應用為前提。
[0003]—般,單載波調制進行在時域的自適應均衡處理。然而,在時域的自適應均衡處理中，需要在濾波處理及系數更新處理中進行卷積運算，并且電路規(guī)模伴隨抽頭數增大而變大。
[0004]因此，存在不是在時域而是在頻域進行對時域信號的自適應均衡處理的技術(例如，參照專利文獻1、專利文獻2及非專利文獻I)。專利文獻1、專利文獻2及非專利文獻I中記載的技術(以下稱為“以往技術”)，通過快速傅里葉變換將時域信號變換為頻域信號后進行自適應均衡處理。而且，以往技術中，通過快速傅里葉逆變換將自適應均衡處理后的頻域信號變換為時域信號。在使用了這樣的以往技術的單載波調制信號的接收裝置中，能夠在抑制電路規(guī)模增大的同時，提高接收性能。
[0005]在先技術文獻
[0006]專利文獻
[0007]專利文獻1:日本特表2004-503180號公報
[0008]專利文獻2:日本特表2004-530365號公報
[0009]非專利文獻
[0010]非專利文獻1:John J.Shynk, " Frequency-Domain and Multirate AdaptiveFiltering"，IEEE SP MAGAZINE, January1992, p.14-37

【發(fā)明內容】

[0011]發(fā)明要解決的問題
[0012]但是，以往技術中，在所需要的抽頭數多的情況下，或者需要高速地進行接收處理的情況下，存在自適應均衡器中需要的工作時鐘頻率變高的問題。以往技術中，若工作時鐘頻率增加，則產生自適應均衡器的功耗增大、或者在向FPGA(Field Programmable GateArray，現場可編程邏輯門陣列)封裝的情況下出現故障等問題。因此，希望在頻域進行對時域信號的自適應均衡處理的自適應均衡器中能夠盡量抑制電路規(guī)模的增大及工作時鐘頻率的增加。
[0013]本發(fā)明的目的是提供在頻域進行針對時域信號的自適應均衡處理的自適應均衡器中能夠抑制電路規(guī)模的增大及工作時鐘頻率的增加的自適應均衡器。[0014]解決問題的方案
[0015]本發(fā)明的自適應均衡器是在頻域進行針對時域信號的自適應均衡處理的自適應均衡器，具有進行快速傅里葉變換和快速傅里葉逆變換中的至少一個變換的信號變換單元，所述信號變換單元具有:能夠對2M(M為自然數)樣本量的信號進行讀寫的存儲器；能夠訪問所述存儲器的2M個寄存器…個蝶形運算單元；以及對所述2M個寄存器和所述M個蝶形運算單元之間的連接狀態(tài)進行切換的切換控制單元。
[0016]發(fā)明效果
[0017]根據本發(fā)明，在頻域進行針對時域信號的自適應均衡處理的自適應均衡器中，能夠抑制電路規(guī)模的增大及工作時鐘頻率的增加。
【專利附圖】

【附圖說明】
[0018]圖1是表示本發(fā)明實施方式I的自適應均衡器的結構的方框圖。
[0019]圖2是表示本發(fā)明實施方式I中的各信號變換單元的處理定時的一例的圖表。
[0020]圖3是表示本發(fā)明實施方式I的信號變換單元的結構的第一例的方框圖。
[0021]圖4是表示本發(fā)明實施方式I的信號變換單元的結構的第二例的方框圖。
[0022]圖5是表示本發(fā)明實施方式I的信號變換單元的結構的第三例的方框圖。
[0023]圖6是表示本發(fā)明實施方式2的自適應均衡器的結構的第一例的方框圖。
[0024]圖7是表示本發(fā)明實施方式2中的時域濾波器的結構的一例的方框圖。
[0025]圖8是表示本發(fā)明實施方式2中的蝶形運算單元的外圍的結構的一例的方框圖。
[0026]圖9是表示本發(fā)明實施方式2中的寄存器外圍的結構的第一例的方框圖。
[0027]圖10是表示本發(fā)明實施方式2中的寄存器外圍的結構的第二例的方框圖。
[0028]圖11是表示本發(fā)明實施方式2中的寄存器外圍的結構的第三例的方框圖。
[0029]圖12是表示本發(fā)明實施方式2的自適應均衡器的結構的第二例的方框圖。
[0030]圖13是表不本發(fā)明實施方式3的自適應均衡器中的存儲器外圍的結構的第一例的方框圖。
[0031]圖14是表示本發(fā)明實施方式3的自適應均衡器中的存儲器外圍的結構的第二例的方框圖。
[0032]圖15是表示本發(fā)明實施方式4的自適應均衡器的結構的方框圖。
[0033]圖16是表示本發(fā)明實施方式4中的時域濾波器的結構的方框圖。
[0034]標號說明
[0035]IOOUOOa自適應均衡器
[0036]101存儲單元
[0037]102塊間連結單元
[0038]103第一 FFT 單元
[0039]104復共軛單元
[0040]105第一乘法器
[0041]106第一 IFFT 單元
[0042]107塊提取單元
[0043]108判定單元[0044]109誤差提取單元
[0045]110第一零插入單元
[0046]111第二 FFT 單元
[0047]112第二乘法器
[0048]113第二 IFFT 單元
[0049]114第二零插入單元
[0050]115第三FFT單元
[0051]116第三乘法器
[0052]117第一加法器
[0053]118第一延遲單元
[0054]120、120a第一系數更新單元
[0055]131a時域濾波器
[0056]132a第二加法器
[0057]141a第四 FFT 單元
[0058]142a第四乘法器`
[0059]143a第三 IFFT 單元
[0060]144a第五乘法器
[0061]145a第三加法器
[0062]146a第二延遲單元
[0063]200信號變換單元
[0064]201第一寬位存儲器
[0065]201a、201b、207a、207b寬位存儲器
[0066]202第一寄存器群
[0067]202a,202b,206a,206b寄存器群
[0068]203第一連接切換單元
[0069]204蝶形運算單元群
[0070]205第二連接切換單元
[0071]206第二寄存器群
[0072]207第二寬位存儲器
[0073]208旋轉因子用寬位存儲器
[0074]209旋轉因子用寄存器群
[0075]310a濾波器運算單元
[0076]311a、321a、413a乘法器
[0077]312a、521a寄存器
[0078]313a、323a、411a、412a加法器
[0079]320a第二系數更新單元
[0080]322a步長系數乘法器
[0081]324a寄存器
[0082]410a蝶形運算單元[0083]414a第一切換單元
[0084]420a旋轉因子寄存器
[0085]430a第二切換單元
[0086]440a第三切換單元
[0087]450a,540a,550a,560a控制單元
[0088]500a寄存器群配置單元
[0089]510a寄存器輸入側切換單元群
[0090]511a寄存器輸入側切換單元
[0091]520a寄存器群
[0092]530a寄存器輸出側切換單元群
[0093]531a寄存器 輸出側切換單元
[0094]610b寬位存儲器
[0095]620b地址變換單元
[0096]630b串行/并行變換單元
[0097]640b并行/串行變換單元
[0098]650b ATSC / OFDM切換單元
[0099]660b M計數器
[0100]1501第三零插入單元
[0101]1502第四零插入單元
[0102]1503部分抽頭系數更新單元
[0103]1504時域濾波器
[0104]1601加法器
[0105]1602乘法器
[0106]1603濾波器運算單元
[0107]1604寄存器
【具體實施方式】
[0108]下面，參照附圖詳細地說明本發(fā)明的各實施方式。
[0109](實施方式I)
[0110]圖1是表示本發(fā)明實施方式I的自適應均衡器的結構的方框圖。
[0111]在圖1中，自適應均衡器100具有存儲單元101、塊間連結單元102、第一快速傅里葉變換單元(以下標記為“FFT單元”)103、復共軛單元104及第一乘法器105。另外，自適應均衡器100具有第一快速傅里葉逆變換單元(以下標記為“ IFFT單元”)106、塊提取單元107、判定單元108、誤差提取單元109、第一零插入單元110及第二 FFT單元111。另外，自適應均衡器100具有第二乘法器112、第二 IFFT單元113、第二零插入單元114、第三FFT單元115、第三乘法器116、第一加法器117及第一延遲單元118。
[0112]存儲單元101輸入時域信號，依次存儲規(guī)定的塊大小的量。
[0113]塊間連結單元102將存儲單元101存儲的塊和最新的塊連結并輸出。
[0114]第一 FFT單元103對塊間連結單元102的輸出進行快速傅里葉變換并輸出得到的信號。
[0115]復共軛單元104輸出第一 FFT單元103的復共軛。
[0116]第一乘法器105將第一 FFT單元103的輸出與后述的第一延遲單元118的輸出(變換為頻域的自適應均衡器系數)相乘，并輸出得到的信號。
[0117]第一 IFFT單元106對第一乘法器105的輸出進行快速傅里葉逆變換并輸出得到的信號。
[0118]塊提取單元107從第一 IFFT單元106的輸出提取最新的信號序列塊并輸出。
[0119]判定單元108輸出對塊提取單元107的輸出的判定結果。
[0120]誤差提取單元109根據判定單元108的輸出，從塊提取單元107的輸出(也就是第一 IFFT106的輸出)提取與理想信號點之間的誤差，并輸出提取的誤差。
[0121 ] 第一零插入單元110輸入由誤差提取單元109提取的誤差，使誤差的序列中的、所希望的抽頭系數以外的部分為零，并輸出得到的信號。
[0122]第二 FFT單元111對第一零插入單元110的輸出進行快速傅里葉變換并輸出得到的信號。
[0123]第二乘法器112將復共軛單元104的輸出(也就是第一 FFT單元103的輸出的復共軛)與第二 FFT單元111的輸出相乘，并輸出得到的信號。
[0124]第二 IFFT單元113對第二乘法器112的乘法運算結果進行快速傅里葉逆變換，并輸出得到的信號。
[0125]第二零插入單元114使第二 IFFT單元113的輸出中的、所希望的抽頭系數以外的部分為零，并輸出得到的信號。
[0126]第三FFT單元115對第二零插入單元114的輸出進行快速傅里葉變換，并輸出得到的信號。
[0127]此外，自適應均衡器100將第二 IFFT單元113、第二零插入單元114、第三FFT單元115配置在第二乘法器112的后級。由此，本實施方式的自適應均衡器100能夠消除由于對非連續(xù)信號進行傅里葉變換而產生的影響。也就是說，這些部分具有如下功能，即，將誤差序列與輸入信號在頻域上的乘法運算結果，故意返回到時域，在使作為抽頭系數而無效的部分為零之后，再變換到頻域的功能。由此，能夠得到與時域中的塊更新完全相同的運算結果，能夠維持高的接收性能。
[0128]第三乘法器116將第三FFT單元115的輸出與規(guī)定的系數μ相乘，并輸出得到的信號。
[0129]第一加法器117將第三乘法器116的輸出與后級的第一延遲單元118的輸出相力口，并輸出得到的信號。
[0130]第一延遲單元118使第一加法器117的輸出延遲，并作為變換到頻域的自適應均衡器系數輸出到第一乘法器105。
[0131]S卩，第一加法器117及第一延遲單元118作為對第三乘法器116的輸出進行累積的累積單元而發(fā)揮功能。
[0132]另外，從復共軛單元104及判定單元108到第一延遲單元118的部分作為自適應均衡器100中的第一系數更新單元120而發(fā)揮功能。
[0133]根據圖1所示的結構，自適應均衡器100能夠不在時域而是在頻域進行對時域信號的自適應均衡處理。
[0134]然而，在接收信號為電視廣播的信號的情況下，為了不中斷廣播而連續(xù)地收看，必須實時以內處理對接收信號的處理。即，需要在塊大小的時間內完成自適應均衡器100中執(zhí)行的全部運算。
[0135]自適應均衡器100中，在第一 FFT單元103、第二 FFT單元111、第三FFT單元115、第一 IFFT單元106及第二 IFFT單元113的五個部分進行快速傅里葉變換/快速傅里葉逆變換。對于這些快速傅里葉變換/快速傅里葉逆變換，通過將其運算處理的一部分多個并行地執(zhí)行，能夠減少需要的運算次數，縮短自適應均衡器100的運算處理所需要的時間。因此，自適應均衡器100也可以并行執(zhí)行可并行執(zhí)行的快速傅里葉變換/快速傅里葉逆變換的運算。
[0136]以下的說明中，將從塊間連結單元102經過復共軛單元104到第一乘法器105的系統(tǒng)稱為A系統(tǒng)。另外，將從第一乘法器105經過判定單元108到A系統(tǒng)的第二乘法器112的系統(tǒng)稱為B系統(tǒng)。另外，如圖1所示，將第一 FFT單元103的運算處理表示為處理A-1Jf第二 IFFT單元113的運算處理表示為處理A-2，將第三FFT單元115的運算處理表示為處理A-3，將第一 IFFT單元106的運算處理表示為處理A-4。而且，將第二 FFT單元111的運算處理表示為處理B-1。另外，將第一 FFT單元103、第二 FFT單元111、第三FFT單元115、第一 IFFT單元106及第二 IFFT單元113，適當地總稱為“信號變換單元”。
[0137]圖2是表不自適應均衡器100的各信號變換單兀的處理定時的一例的圖表。
[0138]處理A-1與處理B-1相互沒有依賴性。因此，自適應均衡器100將進行快速傅里葉變換/快速傅里葉逆變換的運算處理的系統(tǒng)設置為兩個系統(tǒng)，例如，如圖2所示，并行執(zhí)行處理A-1與處理B-1。由此，自適應均衡器100能夠縮短一次的量的快速傅里葉變換/快速傅里葉逆變換的運算處理的時間。
[0139]然而，處理A-2依賴于處理B-1的處理數據，必須在其開始定時之前完成處理B-1。因此，如圖2所示，自適應均衡器100對于A系統(tǒng)需要使處理A-1?A-4在塊大小內完成。
[0140]S卩，自適應均衡器100即使由于信號處理數據的依賴性的限制，而增加至三個系統(tǒng)以上，也無法將每個塊大小所需要的快速傅里葉變換/快速傅里葉逆變換的運算時間減少至小于四次的量的時間。
[0141]在將在頻域成批處理的接收碼元數(塊大小)設為ATSC標準規(guī)定的一個段(segment)的一半即416個碼兀的情況下,塊大小的運算時間約為38.65 μ sec。因此,ATSC標準中，在約38.65 μ sec之間，必須將1024點的快速傅里葉變換/快速傅里葉逆變換總共實施5次(在上述的例子中是4次)。即使忽略快速傅里葉變換/快速傅里葉逆變換以外的處理時間，也必須在7.73 μ sec (在上述的例子中是9.66 μ sec)以內完成I次的快速傅里葉變換/快速傅里葉逆變換的運算處理。
[0142]假如，如果不需要以最新的均衡器輸出為基礎進行系數更新，則即使使自適應均衡器流水線式地進行處理而將處理延遲延長，也不特別地產生問題。然而，在實際的自適應均衡器中，如果不以最新的均衡器輸出為基礎進行系數更新，則特性明顯劣化，由于無線信道的動態(tài)變動而使系數不收斂，不能進行接收。
[0143]另外，以往，快速傅里葉變換/快速傅里葉逆變換運算的處理循環(huán)數與電路規(guī)模呈相反關系。[0144]若更詳細地說明，則如以下那樣。對于廣播公司而言，通常，為了抑制基礎設施成本，希望盡可能擴大廣播范圍，以大功率發(fā)送信號。因此，由于遠方的反射物引起的延遲波，延遲數百碼元以上才到來，所以自適應均衡器中必須對應的抽頭數也達到數百抽頭以上。
[0145]S卩，假定的適用對方的系統(tǒng)中，必須與40μ sec以上的長延遲多路徑對應，需要至少500抽頭以上的抽頭數?？焖俑道锶~變換/快速傅里葉逆變換中，需要計算與塊大小416和抽頭數500的卷積運算相同的結果。因此，根據512 < (416+500) < 1024的關系，至少需要1024點。S卩，需要以416 / 5=83.2碼元一次的比例，完成1024點的快速傅里葉變換/快速傅里葉逆變換的運算。
[0146]此外，在是OFDM系統(tǒng)的情況下，例如，若假定8192點、保護間隔I / 8，則在9216樣本間一次完成8192點快速傅里葉變換就足夠，處理循環(huán)數的限制不嚴。
[0147]在是1024點快速傅里葉變換的的情況下，復數的相乘次數為5120次。因此，若以單端口存儲器和單一的蝶形運算電路進行封裝，則信號變換單元必須以5120 / 83.2=61.5倍的過采樣頻率來動作。
[0148]另外，對于自適應均衡器，也可以考慮通過并列地構成多個蝶形運算電路，與多端口存儲器組合，來減少循環(huán)數。然而，電路規(guī)模伴隨端口數的增大而增大，而且，與超過10個端口那樣的端口數對應的存儲器，一般很少使用，存在使用上的制約。并且，也可以考慮將存儲器置換為寄存器，但是電路規(guī)模仍然增大。
[0149]因此，本實施方式的自適應均衡器100利用對同時訪問沒有限制的寄存器構成電路，實現單端口存儲器的有效利用。一般，作為保持相同容量的數字數據的部件的存儲器與寄存器相比能夠以幾分之一以下的面積來實現。即，本實施方式的自適應均衡器100中，通過對各信號變換單元使用能夠讀寫多個信號樣本的存儲器、和能夠對其進行訪問的多個寄存器，能夠抑制電路規(guī)模的增大。
[0150]圖3是表示本實施方式的信號變換單元的結構的第一例的方框圖。此外，如上所述，信號變換單元是圖1所示的第一 FFT單元103、第二 FFT單元111、第三FFT單元115、第一 IFFT單元106及第二 IFFT單元113。快速傅里葉變換/快速傅里葉逆變換中進行的各運算階段，以下，簡稱為“階段”。
[0151]信號變換單元200具有第一寬位存儲器201、第一寄存器群202、第一連接切換單元203、蝶形運算單元群204、第二連接切換單元205、第二寄存器群206及第二寬位存儲器207。
[0152]第一寬位存儲器201及第二寬位存儲器207是能夠讀寫M樣本的量(兩次為2M樣本的量)的信號(數據)并且字長較大的存儲器。在第一寬位存儲器201及第二寬位存儲器207中保持的數據的順序，與通常的快速傅里葉變換/快速傅里葉逆變換運算中讀出的數據的順序相同。但是，第一寬位存儲器201及第二寬位存儲器207將M樣本的量的數據集中存儲在一個地址。
[0153]第一寄存器群202由分別能夠對第一寬位存儲器201進行訪問的2M個寄存器構成。第一寄存器群202通過對第一寬位存儲器201訪問兩次，來進行實際上使2M個樣本并行的同時訪問。
[0154]第一連接切換單元203對第一寄存器群202與蝶形運算單元群204之間的連接狀態(tài)(以下稱為“第一寄存器群202側的連接狀態(tài)”)進行切換。[0155]蝶形運算單元群204由M個蝶形運算單元構成，分別進行蝶形運算。
[0156]第二連接切換單元205對蝶形運算單元群204與第二寄存器群206之間的連接狀態(tài)(以下稱為“第二寄存器群206側的連接狀態(tài)”)進行切換。
[0157]第二寄存器群206由分別能夠對第二寬位存儲器207進行訪問的2M個寄存器構成。第二寄存器群206通過對第二寬位存儲器207訪問兩次，來進行實際上使2M個樣本并行的同時訪問。
[0158]此外，第一寄存器群202及第二寄存器群206的存儲器訪問所需要的工作時鐘頻率是蝶形運算單元群204的工作時鐘頻率的2倍。第一寄存器群202及第二寄存器群206為了完成I個階段需要進行2X (1024 / M)次的存儲器訪問。而且，第一連接切換單元203及第二連接切換單元205必須每兩次的存儲器訪問，適當地對各寄存器與各蝶形運算單元之間的連接狀態(tài)的切換進行控制。
[0159]第一連接切換單元203及第二連接切換單元205在每個階段使第一寬位存儲器201及第二寬位存儲器207各自的任務在輸出用存儲器與輸入用存儲器之間進行切換。即，第一連接切換單元203及第二連接切換單元205在每個階段將第一寄存器群202側的連接狀態(tài)及第二寄存器群206側的連接狀態(tài)切換至適當的狀態(tài)。適當的狀態(tài)是指，經由適當的寄存器向各蝶形運算單元輸入信號，經由適當的寄存器從各蝶形運算單元輸出信號的狀態(tài)。
[0160]而且，蝶形運算單元群204按照連接狀態(tài)的切換，依次實施各階段的運算。
[0161]S卩，圖3中，信號的行進方向按每個階段向左右切換。即，在需要10階段的運算的情況下，例如，在第I階段，信號向圖3的右方向前進，在接下來的第2階段，信號向圖3的左方向前進。這樣，信號處理單元200 (FFT單元/ IFFT單元)按每個階段切換信號的前進方向而反復地使用電路，從而能夠防止電路規(guī)模的增大。
[0162]另外，信號變換單元(FFT單元/ IFFT單元)200能夠在避免使用電路規(guī)模增大的多端口的同時，以較低的工作時鐘頻率實現實時內的接收處理。
[0163]此外，信號變換單元200也可以使用2分塊的寬位存儲器。
[0164]圖4是表示信號變換單元200的結構的第二例的方框圖。
[0165]如圖4所示，例如，信號變換單元200具有寬位存儲器201a、201b及寄存器群202a、202b，代替圖3的第一寬位存儲器201及第一寄存器群202。另外，信號變換單元200具有寬位存儲器207a、207b及寄存器群206a、206b，代替圖3的第二寬位存儲器207及第二寄存器群206。
[0166]寬位存儲器201a、201b、207a、207b分別將M樣本的量的數據存儲于一個地址，地址空間為1024 / 2M。
[0167]寄存器群202a、202b、206a、206b分別按順序訪問寬位存儲器201a、201b、207a、207b ο
[0168]這樣，信號變換單元200通過構成2分塊的寬位存儲器，從而能夠減少存儲器訪問次數。即，在I分塊結構(參照圖3)的情況下需要2X (1024 / M)次的存儲器訪問次數減少至一半。因此，能夠使寄存器群的工作時鐘頻率與蝶形運算單元相同，為圖3所示的結構的一半。即，存儲器訪問的動作中，在I分塊結構的情況下，需要蝶形運算單元的2倍的時鐘頻率，與此相對，若設為2分塊結構則保持I倍的時鐘頻率不變即可。[0169]此外，信號變換單元200即使是I分塊結構，只要采用能夠同時訪問任意2個地址的雙端口，就能夠與2分塊結構同樣地保持I倍的時鐘頻率不變。然而，雙端口結構的電路規(guī)模伴隨多端口化而增大。另一方面，2分塊結構是不能訪問跨越分塊間的地址的結構，相對于I分塊結構的電路規(guī)模的增大，是能夠忽略的程度。
[0170]即，通過將信號變換單元200設為圖4所示的2分塊結構，能夠在避免使用電路規(guī)模增大的多端口的同時，以更低的工作時鐘頻率實現實時內的接收處理。
[0171]此外，各蝶形運算單元中，也需要對蝶形運算中需要的旋轉因子，按每個階段取適當的值。在圖3及圖4中，以各蝶形運算單元存儲有旋轉因子為前提，但是，也可以在蝶形運算單元的外部配置存儲了各階段的旋轉因子的旋轉因子存儲器。
[0172]圖5是表示信號變換單元200的結構的第三例的方框圖。
[0173]如圖5所示，信號變換單元200除了圖3的結構以外，還具有旋轉因子用寬位存儲器208及旋轉因子用寄存器群209。此外，圖5所示的蝶形運算單元群204未保持旋轉因子。
[0174]旋轉因子用寬位存儲器208是能夠讀寫M旋轉因子的量的信號(數據)的字長較大的存儲器。而且，旋轉因子用寬位存儲器208具有按每個階段分配的地址，預先存儲了各階段的旋轉因子。
[0175]旋轉因子用寄存器群209由能夠分別訪問旋轉因子用寬位存儲器208的M個寄存器構成。即，旋轉因子用寄存器群209對旋轉因子用寬位存儲器208，進行使M個旋轉因子并行的同時訪問。而且，旋轉因子用寄存器群209在每個階段從旋轉因子用寬位存儲器208讀出對應的M個旋轉因子，交給蝶形運算單元群204的適當的蝶形運算單元。
[0176]通過這樣的結構，信號變換單元200不需要按每個蝶形運算單元設置旋轉因子保持用的存儲器，能夠進一步縮小電路規(guī)模。
[0177]如以上那樣，本實施方式的自適應均衡器100具備信號變換單元200，該信號變換單元200使用字長較大的存儲器和對其進行訪問的多個寄存器。由此，自適應均衡器100能夠抑制電路規(guī)模的增大及工作時鐘頻率的增加。
[0178]另外，由于不用準備超過需要的高速工作時鐘頻率而能夠實時進行處理，所以也能夠實現低功耗化。
[0179]此外，在通常的快速傅里葉變換中，需要將信號重排為位反轉的關系。作為該重排的方法，除了在最初進行的方法和在最后進行的方法，還已知有在蝶形運算中途巧妙地進行的方法等。
[0180]在本實施方式的信號變換單元200的結構中，為了重排為位反轉的關系，不僅需要在集中讀出的樣本內的閉環(huán)的處理，還需要進行與從其他地址讀出的數據之間的重排。即，為了位反轉關系的重排，必須追加僅用于重排的臨時保持用的寄存器，由于存儲器訪問增加，所以循環(huán)數也增大了。
[0181]另一方面，本實施方式的自適應均衡器100整體中，如下條件成立，即，對暫時進行了快速傅里葉變換的信號一定要進行快速傅里葉逆變換。
[0182]因此，本實施方式的自適應均衡器100的各信號變換單元200優(yōu)選設為故意不進行位反轉的結構。
[0183]此外，自適應均衡器100也可以是將每個階段具備的蝶形運算單元群204串聯(lián)連接的結構。該的情況下，不需要第一連接切換單元203及第二連接切換單元205，但是與圖3的結構相比，電路規(guī)模會增大。
[0184](實施方式2)
[0185]本發(fā)明的實施方式2是配置基于時域處理的決策反饋型的反饋濾波器(以下稱為“時域濾波器”)，將信號變換單元的乘法器及寄存器與時域濾波器的乘法器及寄存器共用的例子。
[0186]圖6是表不本實施方式的自適應均衡器的結構的第一例的方框圖，與實施方式I的圖1對應。關于與圖1的相同部分，標以相同標號，省略其說明。
[0187]圖6中，自適應均衡器IOOa的第一系數更新單元120a除了圖1所示的結構以外，還具有時域濾波器131a及第二加法器132a。
[0188]時域濾波器131a是橫向濾波器(transversal filter),輸入判定單元108的輸出及誤差提取單元109的輸出，并輸出時域的反饋信號。
[0189]第二加法器132a將塊提取單元107的輸出與時域濾波器131a的輸出即反饋信號相加，輸出得到的信號。此外，判定單元108及誤差提取單元109輸入第二加法器132a的輸出，而不是塊提取單元107的輸出。
[0190]圖7是表示時域濾波器131a的結構的一例的方框圖。
[0191]圖7中，時域濾波器13 1a具有濾波器運算單元310a及第二系數更新單元320a。
[0192]濾波器運算單元310a具有N抽頭的系數，具有N個乘法器311a、N個寄存器312a及加法器313a等。濾波器運算單元310a中的抽頭系數(wb0, Wb1, wb2, wb3,...,WV1)是由第二系數更新單元320a求出的系數。
[0193]第二系數更新單元320a具有N個乘法器321a、N個步長系數(μ)乘法器322a、N個加法器323a、N個寄存器324a等。第二系數更新單元320a作為自適應濾波器而工作，求出濾波器運算單元310a中的抽頭系數(wb0, Wb1, wb2, wb3,…，Wbp1)。
[0194]具有以上結構的自適應均衡器IOOa即使在時域中也能夠進行自適應均衡處理，能夠進一步提高接收性能。
[0195]可是，在時域濾波器131a中，以塊大小為單位集中輸入信號。即，在前級的頻域下的自適應均衡處理完成之前，由于不存在輸入信號，所以不能進行運算。反過來說，能夠同時并行地執(zhí)行頻域下的自適應均衡處理與時域下的自適應均衡處理。
[0196]因此，本實施方式的自適應均衡器IOOa利用該特征，能夠共用頻域下的自適應均衡處理中使用的電路的一部分，和時域下的自適應均衡處理中使用的電路的一部分。
[0197]例如，自適應均衡器IOOa能夠共用信號變換單元200 (參照圖3)的各蝶形運算單元的乘法器(未在圖3中圖示)與時域濾波器131a的乘法器311a、乘法器321a。另外，自適應均衡器IOOa能夠共用信號變換單元200 (參照圖3)的第一寄存器群202、第二寄存器群206、以及時域濾波器131a的寄存器312a、324a。
[0198]但是，為了這樣實現電路的共有，需要用于對電路的輸入輸出進行切換的結構。
[0199]首先，對用于實現信號變換單元200的各蝶形運算單元的乘法器和時域濾波器131a的乘法器311a、321a之間的共用的結構進行說明。
[0200]圖8是表示蝶形運算單元的外圍的結構的一例的方框圖。
[0201]圖8所示的蝶形運算單元410a與在實施方式I中說明過的信號變換單元200的蝶形運算單元群204 (參照圖3)的各個蝶形運算單元對應。
[0202]在圖8中，蝶形運算單元410a具有2個加法器411a、412a、和配置于一個加法器412a的輸出側的用于與旋轉因子相乘的乘法器413a。而且，蝶形運算單元410a中，還在加法器412a和乘法器413a之間配置了第一切換單元414a。
[0203]另外，信號變換單元(未圖示)中，在保持有旋轉因子的旋轉因子寄存器420a和乘法器413a之間，配置有第二切換單元430a，在乘法器413a的輸出側配置有第三切換單元440a。而且，信號變換單元具有對第一切換單元414a、第二切換單元430a、第三切換單元440a的連接狀態(tài)的切換進行控制的控制單元450a。
[0204]第一切換單元414a構成為，將乘法器413a的一個輸入在加法器412a的輸出和信號變換單元以外的運算單元(以下稱作“其他運算單元”)的輸出之間進行切換。
[0205]第二切換單元430a構成為，將乘法器413a的另一個輸入在旋轉因子寄存器420a的輸出和其他運算單元的輸出之間切換。
[0206]第三切換單元440a構成為，將乘法器413a的輸出目的地在信號變換單元的連接切換單元和其他運算單元之間進行切換。
[0207]在實施快速傅里葉變換/快速傅里葉逆變換的運算處理的情況下，控制單元450a以成為蝶形運算單元410a的通常的連接的方式控制第一切換單元414a、第二切換單元430a、第三切換單元440a。也就是說，控制單元450a使得將蝶形運算單元410a的乘法器413a用于快速傅里葉變換/快速傅里葉逆變換的運算處理。
[0208]另一方面，在不實施快速傅里葉變換/快速傅里葉逆變換的運算處理的情況下，控制單元450a以成為與上述通常的連接相反的連接的方式控制第一切換單元414a、第二切換單元430a、第三切換單元440a。也就是說，控制單元450a控制第一切換單元414a、第二切換單元430a、第三切換單元440a，使得蝶形運算單元410a的乘法器413a例如作為時域濾波器131a的乘法器311a、321a(參照圖7)發(fā)揮功能。
[0209]以上，結束關于用于實現信號變換單元的各蝶形運算單元的乘法器與時域濾波器131a的乘法器31 la、32 Ia之間的共用的結構的說明。
[0210]接著，對用于實現信號變換單元的第一寄存器群202、第二寄存器群206與時域濾波器131a的濾波器運算單元310a的寄存器312a之間的共用的結構進行說明。
[0211]圖9是表示寄存器外圍的結構的第一例的方框圖。
[0212]在圖9中，寄存器群配置單元500a具有寄存器輸入側切換單元群510a、寄存器群520a、寄存器輸出側切換單元群530a及控制單元540a。寄存器群520a與在實施方式I中說明過的信號變換單元200的第一寄存器群202及第二寄存器群206 (參照圖3)相對應。
[0213]在圖9中，寄存器輸入側切換單元群510a具有在寄存器群520a的2M個寄存器521a的輸入側I對I配置的2M個寄存器輸入側切換單元511a。寄存器輸出側切換單元群530a具有在寄存器群520a的各個寄存器521a的輸出側I對I配置的、2M個寄存器輸出側切換單元531a。
[0214]寄存器輸入側切換單元511a的一個構成為，將相對應的寄存器521a的輸入在信號變換單元200(參照圖3)和判定單元108(參照圖6)之間切換。而且，其他寄存器輸入側切換單元511a將相對應的寄存器521a的輸入在信號變換單元200 (參照圖3)和相對應的寄存器521a的相鄰寄存器521a的輸出之間切換。[0215]寄存器輸出側切換單元531a將相對應的寄存器521a的輸出目的地在信號變換單元200 (參照圖3)和相對應的寄存器521a的相鄰寄存器521a的輸入側(寄存器輸入側切換單元511a的輸入側)之間切換。
[0216]在實施快速傅里葉變換/快速傅里葉逆變換的運算處理的情況下，控制單元540a以成為寄存器群520a的通常的連接的方式，控制寄存器輸入側切換單元群510a及寄存器輸出側切換單元群530a。S卩，控制單元540a將寄存器群520a用于快速傅里葉變換/快速傅里葉逆變換的運算處理。
[0217]另一方面，在實施時域濾波器131a的運算處理的情況下，控制單元540a以成為與上述通常的連接相反的連接的方式，控制寄存器輸入側切換單元群510a及寄存器輸出側切換單元群530a。具體而言，控制單元540a使得相鄰的寄存器521a之間連接，寄存器群520a整體作為移位寄存器而發(fā)揮作用?？刂茊卧?40a以使寄存器群520a作為時域濾波器131a的濾波器運算單元310a的寄存器312a(參照圖7)而發(fā)揮作用的方式，控制寄存器輸入側切換單元群510a及寄存器輸出側切換單元群530a。
[0218]以上，結束對用于實現信號變換單元的第一寄存器群202、第二寄存器群206與時域濾波器131a的濾波器運算單元310a的寄存器312a之間的共用的結構的說明。
[0219]接著，對用于實現信號變換單元的第一寄存器群202、第二寄存器群206與時域濾波器131a的第二系數更新單元320a的寄存器324a之間的共用的結構進行說明。
[0220]圖10是表示寄存器外圍的結構的第二例的方框圖，與圖9相對應。對于與圖9相同的部分標以相同的標號，并省略其說明。
[0221]在圖10中，各寄存器輸入側切換單元511a將相對應的寄存器521a的輸入在信號變換單元200 (參照圖3)和時域濾波器131a的第二系數更新單元320a的加法器323a)參照圖7)之間切換。
[0222]寄存器輸出側切換單元531a將相對應的寄存器521a的輸出目的地在信號變換單元200 (參照圖3)和第二系數更新單元320a的加法器323a及濾波器運算單元310a的乘法器311a(參照圖7)之間切換。
[0223]在實施快速傅里葉變換/快速傅里葉逆變換的運算處理的情況下，控制單元550a以成為上述的通常的連接的方式，控制寄存器輸入側切換單元群510a及寄存器輸出側切換單元群530a。
[0224]另一方面，在實施時域濾波器131a的運算處理的情況下，控制單元550a以成為與上述通常的連接相反的連接的方式，控制寄存器輸入側切換單元群510a及寄存器輸出側切換單元群530a?？刂茊卧?50a以使寄存器群520a作為時域濾波器131a的第二系數更新單元320a的寄存器324a (參照圖7)而發(fā)揮作用的方式，控制寄存器輸入側切換單元群510a及寄存器輸出側切換單元群530a。
[0225]以上，結束對用于實現信號變換單元的第一寄存器群202、第二寄存器群206與時域濾波器131a的第二系數更新單元320a的寄存器324a之間的共用的結構的說明。
[0226]此外，第二系數更新單元320a的寄存器324a需要預先保持過去的系數值。因此，如本實施方式那樣，在使信號變換單元的寄存器與第二系數更新單元320a的寄存器324a共用的情況下，需要在切換前將寄存器的數據預先存儲在存儲器，在切換后再次從存儲器讀出數據。[0227]在這種情況下，如圖11所示，寄存器輸入側切換單元511a將相對應的寄存器521a的輸入側，再切換連接到保持過去的系數值的系數值存儲器的存儲器讀出單元(都未圖示)的輸出側。另外，寄存器輸出側切換單元531a將相對應的寄存器521a的輸出側再切換連接到系數值存儲器的存儲器寫入單元(未圖示)。而且，控制單元560a進行與上述的控制單元550a同樣的控制。而且，控制單元560a在時域濾波器131a的運算處理中，以對系數值存儲器進行系數值的讀出及寫入的方式，控制寄存器輸入側切換單元群510a及寄存器輸出側切換單元群530a。
[0228]根據以上說明的結構，自適應均衡器IOOa能夠在抑制了電路規(guī)模的增大的狀態(tài)下實現接收性能的提高。
[0229]此外，時域下的反饋頻度(時域濾波器131a的系數更新頻度)也可以與頻域下的反饋頻度(圖6的第一系數更新單元120a的系數更新頻度)相同地設為每個塊大小一次的比例。在這種情況下，不需要時域濾波器131a的第二系數更新單元320a。
[0230]圖12是表不自適應均衡器IOOa的結構的第二例的方框圖，與圖6對應。對于與圖6相同的部分，標以相同的標號，省略其說明。
[0231]圖12所示的自適應均衡器IOOa在時域濾波器131a中不具有在圖7中說明過的第二系數更新單元320a。而且，如圖12所示，自適應均衡器IOOa具有第四FFT單元141a、第四乘法器142a、第三IFFT單元143a、第五乘法器144a、第三加法器145a及第二延遲單元146a，代替第二系數更新單元320a。
[0232]第四FFT單元141a對判定單元108的輸出(判定后的反饋信號)進行快速傅里葉變換(向頻域的變換)，并輸出得到的信號。
[0233]第四乘法器142a將第二 FFT單元111的輸出與第四FFT單元141a的輸出相乘，并輸出得到的信號。
[0234]第三IFFT單元143a對第四乘法器142a的輸出(與判定值之間的誤差成分)進行快速傅里葉逆變換(向時域的變換)，并輸出得到的信號。
[0235]第五乘法器144a將第三IFFT單元143a的輸出與系數更新的步長(μ)相乘，并輸出得到的信號。
[0236]第三加法器145a將第五乘法器144a的輸出與后級的第二延遲單元146a的輸出相加，并輸出得到的信號。
[0237]第二延遲單元146a使第三加法器145a的輸出延遲，并將其輸出到時域濾波器131a，作為變換到時域的自適應均衡器系數。
[0238]S卩，第三加法器145a及第二延遲單元146a作為對第五乘法器144a的輸出進行累積的累積單元而發(fā)揮功能。
[0239]通過這樣的結構，即使在必須在反饋單元中保持多個系數的情況下，自適應均衡器IOOa也能夠削減橫向濾波器中需要的乘法器和寄存器的數量，能夠減少電路規(guī)模。
[0240](實施方式3)
[0241]本發(fā)明實施方式3是使信號變換單元的寬位存儲器與其他裝置單元的存儲器共用的例子。
[0242]在是上述的OFDM系統(tǒng)解調單元(多載波方式解調單元)的情況下，解調的基本處理所需要的快速傅里葉變換運算處理的次數僅為I次，而且，沒有自適應處理所需要的反饋系統(tǒng)。因此，OFDM系統(tǒng)解調單元中，能夠流水線式地同時利用多個電路進行運算處理，SP使不使用本發(fā)明的信號變換單元的結構，也能夠進行實時處理。
[0243]另一方面，OFDM系統(tǒng)解調單元中，在信道估計等中，需要進行利用有規(guī)律地配置的離散導頻信號等的比較復雜的存儲器訪問。即，字長較大的存儲器是OFDM系統(tǒng)解調單元中必須的存儲器。
[0244]另外，OFDM系統(tǒng)解調單元的接收處理與ATSC系統(tǒng)解調單元的接收處理不一定需要同時進行。
[0245]因此，可以考慮，在具備OFDM系統(tǒng)解調單元的存儲器的接收裝置中，通過使OFDM系統(tǒng)解調單元中必須的存儲器與自適應均衡器100的存儲器共用，抑制由于追加自適應均衡器100而引起的裝置整體的電路規(guī)模的增大。
[0246]OFDM系統(tǒng)解調單元是利用快速傅里葉變換將時域信號變換到頻域信號，基于信道估計值來進行均衡的方式。因此，OFDM系統(tǒng)解調單元的結構與自適應均衡器大不相同，它們間共同的部分很少。因此，在實現能夠與ATSC系統(tǒng)和OFDM系統(tǒng)這兩個方式對應的電路時，以往，需要較大的面積，不能避免成本的增大。
[0247]對于這一點，采用本實施方式的自適應均衡器100的接收裝置通過共用存儲器，從而可以使能夠與ATSC系統(tǒng)和OFDM系統(tǒng)這兩個方式對應的電路的電路規(guī)模更小。
[0248]但是，為了實現這樣的存儲器共用，需要在ATSC用時集中訪問寬位存儲器的多個樣本，在OFDM用時按每一個樣本進行訪問。因此，對能夠進行這樣的訪問方式的切換的結構進行說明。
[0249]圖13是表示本實施方式的存儲器外圍的結構的第一例的方框圖。
[0250]如圖13所示,本實施方式的自適應均衡器(未圖示)具有地址變換單元620b、串行/并行變換單元630b、并行/串行變換單元640b及ATSC / OFDM切換單元650b。這些是寬位存儲器610b的數據輸入輸出單元。
[0251]寬位存儲器610b與在實施方式I中說明過的第一寬位存儲器201及第二寬位存儲器207(參照圖3)對應。若輸入了指定讀出模式/寫入模式的信號、地址信號及數據信號，則寬位存儲器610b根據這些進行數據的讀出/寫入。
[0252]在進行ATSC用的動作的ATSC模式時，地址變換單元620b不將地址信號變換而直接將其輸入到寬位存儲器610b。
[0253]另外，在進行OFDM用的動作的OFDM模式時，地址變換單元620b將地址信號向右移位Log2 (M)位，僅將高位輸入到寬位存儲器610b。而且，地址變換單元620b將通過右移而截掉的位輸入到串行/并行變換單元630b及并行/串行變換單元640b。S卩，串行/并行變換單元630b及并行/串行變換單元640b被指定與集中保持了 M樣本的量的數據的哪個位置相當。
[0254]在ATSC模式時，串行/并行變換單元630b不將輸入數據變換而直接將其輸入到寬位存儲器610b。
[0255]另外，在OFDM模式時，串行/并行變換單元630b利用輸入數據僅對寬位存儲器610b中的、由地址變換單元620b指定的位置的數據進行重寫。此時，需要將其他沒被指定的位置的數據按原樣寫回。因此，串行/并行變換單元630b暫時預先讀出被指定的地址的數據，利用輸入數據僅對讀出的M樣本的量的數據中的被指定的位置的數據進行重寫而寫回。
[0256]在ATSC模式時，并行/串行變換單元640b將從寬位存儲器610b輸出的M樣本的量的數據不變換而直接作為輸出數據。
[0257]另外，在OFDM模式時，并行/串行變換單元640b僅提取從寬位存儲器610b輸出的M樣本的量的數據中的、由地址變換單元620b指定的位置的數據，作為輸出數據。
[0258]ATSC / OFDM切換單元650b對地址變換單元620b、串行/并行變換單元630b及并行/串行變換單元640b進行ATSC模式/ OFDM模式的切換。
[0259]通過這樣的結構，自適應均衡器能夠在ATSC系統(tǒng)與OFDM系統(tǒng)中共用寬位存儲器。即，本實施方式的自適應均衡器通過在ATSC那樣的單載波系統(tǒng)的解調中也有效利用OFDM系統(tǒng)解調單元的存儲器，從而能夠實現與多路模式對應的小型的解調單元。
[0260]此外，圖13所示的結構是不管針對寬位存儲器610b的訪問方法是隨機的還是連續(xù)的，都能夠對應的結構。
[0261]另一方面，在將針對存儲器的訪問方法限定為連續(xù)的情況下，如圖14所示，能夠構成為可以減少串行/并行變換的頻度。
[0262]如圖14所示，本實施方式的自適應均衡器(未圖示)還具有M計數器660b作為寬位存儲器610b的數據輸入輸出單元。
[0263]在該結構中，地址變換單元620b將通過上述的右移而被截掉的位輸出到M計數器
660b ο
[0264]M計數器660b在輸入的位(被截掉的位)為零的定時開始計數。而且，每當計數值到M時，M計數器660b將表示該定時的信號輸入到串行/并行變換單元630b及并行/串行變換單元640b。
[0265]串行/并行變換單元630b將連續(xù)的輸入數據并行化，根據來自M計數器660b的信號輸入定時(也就是，每M樣本I次)，將并行化的數據寫入寬位存儲器610b。
[0266]同樣地，并行/串行變換單元640b，根據來自M計數器660b的信號輸入定時(也就是，每M樣本I次)，訪問寬位存儲器610b并讀出數據。而且，并行/串行變換單元640b將讀出的數據I個樣本I個樣本地連續(xù)輸出，作為輸出數據。
[0267]根據這樣的結構，能夠抑制針對寬位存儲器610b的訪問次數，能夠有助于功耗的減少。
[0268]此外，自適應均衡器也可以具有將圖13所示的結構與圖14所示的結構組合后的結構。而且，自適應均衡器還可以具有根據針對寬位存儲器610b的訪問方法是隨機的還是連續(xù)的對數據輸入輸出單元的結構進行切換的控制單元。
[0269]另外，信號變換單元的電路的共用的方式不限定于以上說明的各實施方式的例子。例如，自適應均衡器也可以是使第一乘法器、第二乘法器、第三乘法器與時域濾波器的乘法器共用的結構。
[0270](實施方式4)
[0271]本發(fā)明實施方式4是僅使一部分的區(qū)域的濾波器系數的更新頻度比塊大小短的例子。
[0272]以往，如果傳播路徑的變動緩慢，則即使是以上述的塊大小的批處理，可以設想與以碼元為單位更新濾波器系數的方式相比的劣化是有限的(例如，非專利文獻I)。但是，當在實際環(huán)境中使用的情況下，由于受到定時再生中的同步誤差等均衡處理以外的影響，所以，若以塊大小為單位更新全部的抽頭系數，則性能會劣化。特別地，在存在D / U大的鄰近多路徑波時，其影響明顯。作為與ATSC方式等單載波方式對應的一般的定時再生方式，有在平方律檢波后通過諧振限幅電路(tank limiter circuit)提取定時成分的方式。在存在D / U大的鄰近多路徑波的情況下，根據鄰近多路徑波和希望波之間的相位關系，有時提取定時成分的頻帶的大部分的信號成分消失，在定時再生信號中產生比較大的誤差。
[0273]為了即使這樣惡劣的傳播環(huán)境也得到充分的均衡性能，本實施方式中，只關注對接收性能帶來的影響大的基波及其附近的抽頭(例如，前后16抽頭)。具體而言，本實施方式中，只對基波及其附近的抽頭(例如，前后16抽頭)，以比塊大小高的頻度(例如，每個碼元)實施濾波器系數的更新。
[0274]圖15是表示本實施方式的自適應均衡器IOOa的結構的方框圖。
[0275]圖15中，與圖12的自適應均衡器IOOa相比，自適應均衡器IOOa增加了第三零插入單元1501、第四零插入單元1502及部分抽頭系數更新單元1503。另外，自適應均衡器IOOa將只以決策反饋信號為輸入的時域濾波器131a變更為除了決策反饋信號以外還將接收信號作為輸入的時域濾波器1504。
[0276]對于第二零插入單元114的輸出，第三零插入單元1501只將基波的抽頭及比基波的抽頭靠前的用于消除超前波的抽頭中的、與加快更新頻度的抽頭系數對應的部分，總是設為零。具體而言，假定，自適應均衡器IOOa中，例如將FFT點數設為1024，以及將前饋單元的抽頭數設為300抽頭，只將基波抽頭以及與其緊挨著的超前的9個抽頭的更新頻度加快。在這種情況下，第二零插入單元114中，使不存在抽頭系數的從地址301到地址1024為零。另一方面，第三零插入單元1501中，使加快更新頻度的10抽頭的地址291?300為零。
[0277]對于更新頻度為以塊為單位的正常處理的抽頭，如實施方式I?3中記載的那樣進行處理。相對于此，本實施方式中，關于加快更新頻度的抽頭，為了防止對以塊為單位的正常處理和加快更新頻度的處理重復進行處理，第三零插入單元1501插入零，以使正常處理無效。此外，在被重復處理的情況下，自適應處理中的外部干擾因素會以以塊為單位的周期而產生，均衡性能劣化。
[0278]第三零插入單元1501將得到的信號輸出到第三FFT單元115。
[0279]對于第三IFFT單元143a的輸出，第四零插入單元1502只將比基波的抽頭靠后的用于消除延遲波的抽頭中的、加快更新頻度的抽頭系數，總是為零。對于加快更新頻度的抽頭的系數更新，為了代替以塊為單位的頻域處理而進行以往的時域處理，設置了部分抽頭系數更新單元1503。第四零插入單元1502的任務是，防止反饋濾波器運算單元中的、以塊為單位被處理的處理、和加快更新頻度的部分抽頭系數更新處理之間的重復處理。因此，第四零插入單元1502使以塊為單位的正常處理無效。此外，在以塊為單位的正常處理和加快更新頻度的處理被重復處理的情況下，自適應處理中的外部干擾因素會以以塊為單位的周期而產生，均衡性能劣化。
[0280]第四零插入單元1502將得到的信號輸出到第五乘法器144a。
[0281]部分抽頭系數更新單元1503的結構與圖7中的系數更新單元320a相同，對從判定單元108輸入的判定后的數據串與從誤差提取單元109輸入的判定誤差成分相乘的結果乘以時間常數μ。而且，部分抽頭系數更新單元1503將該結果與更新前的抽頭系數相加從而導出新的抽頭系數。部分抽頭系數更新單元1503在每次得到判定數據時進行此更新，從而對每個碼元更新濾波器系數。部分抽頭系數更新單元1503將得到的濾波器系數輸出到時域濾波器1504。時域濾波器1504的輸入信號是來自存儲單兀101的輸出，但是,設為以與加快更新頻度的抽頭位置對應的程度使其延遲后的信號。
[0282]如上所述，對于更新頻度加快的抽頭的運算，全部由部分抽頭系數更新單元1503負責。另外，將第三零插入單元1501及第四零插入單元1502設為，在抽頭的運算中，不使以塊為單位的正常處理和加快更新頻度的處理進行重復處理。
[0283]如圖16所示，時域濾波器1504除了將決策反饋信號作為輸入的圖7的濾波器運算單元310a以外，還具有將接收信號作為輸入的濾波器運算單元1603。此外，圖16中，對于結構與圖7相同的部分標以相同的標號，并省略其說明。
[0284]濾波器 運算單元1603具有M抽頭的系數，具有M個乘法器1602、M個寄存器1604及加法器1601等。濾波器運算單元1603的結構與濾波器運算單元310a相同，但是將抽頭數限定為基波的抽頭及比基波的抽頭靠前的用于消除超前波的抽頭數的合計。
[0285]濾波器運算單元1603中，對濾波器系數設定了部分抽頭系數更新單元1503的輸出。濾波器運算單元310a中，對于加快更新頻度的抽頭系數，同樣設定了部分抽頭系數更新單元1503的輸出，對于以塊為單位進行更新的抽頭系數，設定了第二延遲單元146a的輸出。
[0286]本實施方式中，在時域濾波器中，只對給接收性能帶來的影響大的基波及其附近的抽頭的輸出，以比塊大小短的頻度實施濾波器系數的更新，并進行決策反饋型均衡處理。由此，根據本實施方式，即使在惡劣的傳播環(huán)境下，也能夠得到無劣化的充分的均衡性能。
[0287]本發(fā)明的自適應均衡器是在頻域進行針對時域信號的自適應均衡處理的自適應均衡器，具有進行快速傅里葉變換和快速傅里葉逆變換中的至少一個變換的信號變換單元，所述信號變換單元具有:能夠對2M(M為自然數)樣本量的信號進行讀寫的存儲器；能夠訪問所述存儲器的2M個寄存器…個蝶形運算單元；以及對所述2M個寄存器和所述M個蝶形運算單元之間的連接狀態(tài)進行切換的切換控制單元。
[0288]本發(fā)明的自適應均衡器在上述結構的基礎上，所述信號變換單元具有兩組由所述存儲器和所述2M個寄存器組成的組，所述切換控制單元以按快速傅里葉變換/快速傅里葉逆變換的每個階段，使所述存儲器的任務在輸出用存儲器和輸入用存儲器之間切換的方式，對一個組的所述2M個寄存器和所述M個蝶形運算單元之間的連接狀態(tài)、和另一個組的所述2M個寄存器和所述M個蝶形運算單元之間的連接狀態(tài)進行切換。
[0289]本發(fā)明的自適應均衡器在上述結構的基礎上，具有:作為進行快速傅里葉變換的所述信號變換單元的第一信號變換單元；以及作為對由所述第一信號變換單元進行了快速傅里葉變換后的信號進行快速傅里葉逆變換的所述信號變換單元的第二信號變換單元，所述第一信號變換單元不實施快速傅里葉變換中的位反轉的重排，所述第二信號變換單元不實施快速傅里葉逆變換中的位反轉的重排。
[0290]本發(fā)明的自適應均衡器在上述結構的基礎上，所述信號變換單元還具有:旋轉因子用存儲器，其存儲快速傅里葉變換/快速傅里葉逆變換的各階段中的旋轉因子，并能夠對M樣本量的信號進行讀寫；以及M個旋轉因子用寄存器，其能夠訪問所述旋轉因子用存儲器，獲得所述旋轉因子并交給所述M個蝶形運算單元。
[0291]本發(fā)明的自適應均衡器在上述結構的基礎上，具有:輸入所述時域信號，并依次存儲規(guī)定的塊大小的量的存儲單元；將上次存儲的塊和最新的塊連結的塊間連結單元；作為對所述塊間連結單元的輸出進行快速傅里葉變換的所述信號變換單元的第一快速傅里葉變換單元；將所述第一快速傅里葉變換單元的輸出與變換為頻域的自適應均衡器系數相乘的第一乘法器；作為對所述第一乘法器的輸出進行快速傅里葉逆變換的所述信號變換單元的第一快速傅里葉逆變換單元；從所述第一快速傅里葉逆變換單元的輸出提取最新的信號序列塊的塊提取單元；從所述第一快速傅里葉逆變換單元的輸出提取與理想信號點之間的誤差的誤差提取單元；使提取出的所述誤差的序列中的、所希望的抽頭系數以外的部分為零的第一零插入單元；作為對所述第二零插入單元的輸出進行快速傅里葉變換的所述信號變換單元的第二快速傅里葉變換單元；將所述第一快速傅里葉變換單元的輸出的復共軛與所述第二快速傅里葉變換單元的輸出相乘的第二乘法器；作為對所述第二乘法器的乘法計算結果進行快速傅里葉逆變換的所述信號處理單元的第二快速傅里葉逆變換單元；使所述第二快速傅里葉逆變換單元的輸出中的、所希望的抽頭系數以外的部分為零的零插入單元；作為對所述第二零插入單元的輸出進行快速傅里葉變換的所述信號處理單元的第三快速傅里葉變換單元；將所述第三快速傅里葉變換單元的輸出與規(guī)定的系數相乘的第三乘法器；以及對所述第三乘法器的輸出進行累積的累積單元。
[0292]本發(fā)明的自適應均衡器在上述結構的基礎上，還具有對所述第一快速傅里葉逆變換單元的輸出進行決策反饋型均衡處理的時域濾波單元，所述第一快速傅里葉變換單元、所述第二快速傅里葉變換單元、所述第三快速傅里葉變換單元、所述第一快速傅里葉逆變換單元及所述第二快速傅里葉逆變換單元的所述蝶形運算器中使用的乘法器的至少一個與所述時域濾波單元的卷積運算用乘法器共用。
[0293]本發(fā)明的自適應均衡器在上述結構的基礎上，所述第一快速傅里葉變換單元、所述第二快速傅里葉變換單元、所述第三快速傅里葉變換單元、所述第一快速傅里葉逆變換單元及所述第二快速傅里葉逆變換單元的所述蝶形運算器中使用的乘法器的至少一個與所述第一乘法器、所述第二乘法器、所述第三乘法器的至少一個共用。
[0294]本發(fā)明的自適應均衡器在上述結構的基礎上，還具有對所述第一快速傅里葉逆變換單元的輸出進行決策反饋型均衡處理的時域濾波單元，所述第一快速傅里葉變換單元、所述第二快速傅里葉變換單元、所述第三快速傅里葉變換單元、所述第一快速傅里葉逆變換單元及所述第二快速傅里葉逆變換單元的所述寄存器的至少一個與所述時域濾波單元的寄存器共用。
[0295]本發(fā)明的自適應均衡器在上述結構的基礎上，還具有時域濾波單元，該時域濾波單元使用以比所述塊大小短的頻度更新后的濾波器系數，至少對基波的所述第一快速傅里葉逆變換單元的輸出進行決策反饋型均衡處理。
[0296]本發(fā)明的自適應均衡器在上述結構的基礎上，該自適應均衡器設置于具備多載波方式解調單元的接收裝置中，所述存儲器與所述多載波方式解調單元的存儲器共用。
[0297]本發(fā)明的自適應均衡器在上述結構的基礎上，還具有:輸入輸出單元，其包括地址變換單元、串行/并行變換單元以及并行/串行變換單元，并對所述存儲器的信號的輸入輸出進行控制；以及控制單元，其根據針對所述存儲器的訪問方法是隨機的還是連續(xù)的，對所述輸入輸出單元的結構進行切換。
[0298]本發(fā)明的自適應均衡器在上述結構的基礎上，在針對所述存儲器的訪問方法是隨機的情況下的寫入模式中，所述輸入輸出單元在進行寫入之前從所述存儲器讀出2M樣本量的數據，只對所述存儲器的規(guī)定的位置進行數據的重寫。
[0299]在2011年10月17日提出的日本專利申請?zhí)卦?011-227922號中包含的說明書、附圖及摘要的公開內容全部引用于本申請。
[0300]工業(yè)實用性
[0301]本發(fā)明作為在頻域進行針對時域信號的自適應均衡處理的自適應均衡器中能夠抑制電路規(guī)模的增大及工作時鐘頻率的增加的自適應均衡器是有用的。特別地，本發(fā)明對于 ATSC 等中采用的、與多值 VSB (Vestigial SidebandVestigial Sideband:殘留邊帶)調制對應的接收裝置的自適應均衡器是適宜的。另外，本發(fā)明在無線傳輸的自適應均衡器以夕卜，對于需要多個抽頭數的語音回波抵消器、噪聲消除器等各種數字自適應均衡器是適宜的。
【權利要求】
1.自適應均衡器，其在頻域進行針對時域信號的自適應均衡處理， 該自適應均衡器具有進行快速傅里葉變換和快速傅里葉逆變換中的至少一個變換的信號變換單元， 所述信號變換單元具有: 存儲器，其能夠對2M樣本量的信號進行讀寫，其中M為自然數； 能夠訪問所述存儲器的2M個寄存器； M個蝶形運算單元；以及 切換控制單元，其對所述2M個寄存器和所述M個蝶形運算單元之間的連接狀態(tài)進行切換。
2.如權利要求1所述的自適應均衡器， 所述信號變換單元具有兩組由所述存儲器和所述2M個寄存器組成的組， 所述切換控制單元以按快速傅里葉變換/快速傅里葉逆變換的每個階段，使所述存儲器的任務在輸出用存儲器和輸入用存儲器之間切換的方式，對一個組的所述2M個寄存器和所述M個蝶形運算單元之間的連接狀態(tài)、和另一個組的所述2M個寄存器和所述M個蝶形運算單元之間的連接狀態(tài)進行切換。
3.如權利要求2所述的自適應均衡器， 具有:作為進行快速傅里葉變換的所述信號變換單元的第一信號變換單元；以及作為對由所述第一信號變換單元進行了快速傅里葉變換后的信號進行快速傅里葉逆變換的所述信號變換單元的第二信號變換單元， 所述第一信號變換單元不實施快速傅里葉變換中的位反轉的重排， 所述第二信號變換單元不實施快速傅里葉逆變換中的位反轉的重排。
4.如權利要求1所述的自適應均衡器， 所述信號變換單元還具有: 旋轉因子用存儲器，其存儲快速傅里葉變換/快速傅里葉逆變換的各階段中的旋轉因子，并能夠對M樣本量的信號進行讀寫；以及 M個旋轉因子用寄存器，其能夠訪問所述旋轉因子用存儲器，獲得所述旋轉因子并交給所述M個蝶形運算單元。
5.如權利要求1所述的自適應均衡器，具有: 輸入所述時域信號，并依次存儲規(guī)定的塊大小的量的存儲單元； 將上次存儲的塊和最新的塊連結的塊間連結單元； 作為對所述塊間連結單元的輸出進行快速傅里葉變換的所述信號變換單元的第一快速傅里葉變換單元； 將所述第一快速傅里葉變換單元的輸出與變換為頻域的自適應均衡器系數相乘的第一乘法器； 作為對所述第一乘法器的輸出進行快速傅里葉逆變換的所述信號變換單元的第一快速傅里葉逆變換單元； 從所述第一快速傅里葉逆變換單元的輸出提取最新的信號序列塊的塊提取單元；從所述第一快速傅里葉逆變換單元的輸出提取與理想信號點之間的誤差的誤差提取單元；使提取出的所述誤差的序列中的、所希望的抽頭系數以外的部分為零的第一零插入單元; 作為對所述第二零插入單元的輸出進行快速傅里葉變換的所述信號變換單元的第二快速傅里葉變換單元； 將所述第一快速傅里葉變換單元的輸出的復共軛與所述第二快速傅里葉變換單元的輸出相乘的第二乘法器； 作為對所述第二乘法器的乘法計算結果進行快速傅里葉逆變換的所述信號處理單元的第二快速傅里葉逆變換單元； 使所述第二快速傅里葉逆變換單元的輸出中的、所希望的抽頭系數以外的部分為零的零插入單元； 作為對所述第二零插入單元的輸出進行快速傅里葉變換的所述信號處理單元的第三快速傅里葉變換單元； 將所述第三快速傅里葉變換單元的輸出與規(guī)定的系數相乘的第三乘法器:以及 對所述第三乘法器的輸出進行累積的累積單元。
6.如權利要求5所述的自適應均衡器， 還具有對所述第一快速傅里葉逆變換單元的輸出進行決策反饋型均衡處理的時域濾波單元， 所述第一快速傅里葉變換單元、所述第二快速傅里葉變換單元、所述第三快速傅里葉變換單元、所述第一 快速傅里葉逆變換單元及所述第二快速傅里葉逆變換單元的所述蝶形運算器中使用的乘法器的至少一個與所述時域濾波單元的卷積運算用乘法器共用。
7.如權利要求5所述的自適應均衡器， 所述第一快速傅里葉變換單元、所述第二快速傅里葉變換單元、所述第三快速傅里葉變換單元、所述第一快速傅里葉逆變換單元及所述第二快速傅里葉逆變換單元的所述蝶形運算器中使用的乘法器的至少一個與所述第一乘法器、所述第二乘法器、所述第三乘法器的至少一個共用。
8.如權利要求5所述的自適應均衡器， 還具有對所述第一快速傅里葉逆變換單元的輸出進行決策反饋型均衡處理的時域濾波單元， 所述第一快速傅里葉變換單元、所述第二快速傅里葉變換單元、所述第三快速傅里葉變換單元、所述第一快速傅里葉逆變換單元及所述第二快速傅里葉逆變換單元的所述寄存器的至少一個與所述時域濾波單元的寄存器共用。
9.如權利要求5所述的自適應均衡器， 還具有時域濾波單元，該時域濾波單元使用以比所述塊大小短的頻度更新后的濾波器系數，至少對基波的所述第一快速傅里葉逆變換單元的輸出進行決策反饋型均衡處理。
10.如權利要求1所述的自適應均衡器， 該自適應均衡器設置于具備多載波方式解調單元的接收裝置中， 所述存儲器與所述多載波方式解調單元的存儲器共用。
11.如權利要求10所述的自適應均衡器，還具有: 輸入輸出單元，其包括地址變換單元、串行/并行變換單元以及并行/串行變換單元，并對所述存儲器的信號的輸入輸出進行控制；以及 控制單元，其根據針對所述存儲器的訪問方法是隨機的還是連續(xù)的，對所述輸入輸出單元的結構進行切換。
12.如權利要求10所述的自適應均衡器，
在針對所述存儲器的訪問方法是隨機的情況下的寫入模式中，所述輸入輸出單元在進行寫入之前從所述存儲器讀出2M樣本量的數據，只對所述存儲器的規(guī)定的位置進行數據的重寫。
【文檔編號】H04B7/005GK103748576SQ201280040379
【公開日】2014年4月23日 申請日期:2012年6月29日 優(yōu)先權日:2011年10月17日
【發(fā)明者】四方英邦, 松岡昭彥, 丸山貴司 申請人:松下電器產業(yè)株式會社