自適應(yīng)均衡器的制造方法
【專利摘要】本發(fā)明的自適應(yīng)均衡器能夠抑制電路規(guī)模的增大和工作時(shí)鐘頻率的增加。自適應(yīng)均衡器(100)是在頻率進(jìn)行針對時(shí)域的信號的自適應(yīng)均衡處理的自適應(yīng)均衡器。信號變換單元(200)具有：可以對多個(gè)樣本的量的信號進(jìn)行讀寫的第一寬位存儲器(201)；由能夠訪問這些第一寬位存儲器(201)的多個(gè)寄存器構(gòu)成的第一寄存器群(202)；由多個(gè)蝶形運(yùn)算單元構(gòu)成的蝶形運(yùn)算單元群(204)；以及對多個(gè)寄存器和多個(gè)蝶形運(yùn)算單元之間的連接狀態(tài)進(jìn)行切換的第一連接切換單元(203)。
【專利說明】自適應(yīng)均衡器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及在頻域進(jìn)行針對時(shí)域信號的自適應(yīng)均衡處理的自適應(yīng)均衡器。
【背景技術(shù)】
[0002]在無線傳播路徑中，由于反射物等而產(chǎn)生基波以外的多路徑波。因此，無線信號的接收裝置需要消除其影響。北美地域或韓國等使用ATSC(Advanced Television SystemsCommittee，高級電視系統(tǒng)委員會)方式作為數(shù)字電視廣播方式。ATSC方式采用單載波調(diào)制。因此，與采用了 多載波調(diào)制的 OFDM (Orthogonal Frequency Division Multiplexing,正交頻分復(fù)用)系統(tǒng)等其他廣播標(biāo)準(zhǔn)不同，ATSC方式的接收裝置以自適應(yīng)均衡器的應(yīng)用為前提。
[0003]—般,單載波調(diào)制進(jìn)行在時(shí)域的自適應(yīng)均衡處理。然而,在時(shí)域的自適應(yīng)均衡處理中，需要在濾波處理及系數(shù)更新處理中進(jìn)行卷積運(yùn)算，并且電路規(guī)模伴隨抽頭數(shù)增大而變大。
[0004]因此，存在不是在時(shí)域而是在頻域進(jìn)行對時(shí)域信號的自適應(yīng)均衡處理的技術(shù)(例如，參照專利文獻(xiàn)1、專利文獻(xiàn)2及非專利文獻(xiàn)I)。專利文獻(xiàn)1、專利文獻(xiàn)2及非專利文獻(xiàn)I中記載的技術(shù)(以下稱為“以往技術(shù)”)，通過快速傅里葉變換將時(shí)域信號變換為頻域信號后進(jìn)行自適應(yīng)均衡處理。而且，以往技術(shù)中，通過快速傅里葉逆變換將自適應(yīng)均衡處理后的頻域信號變換為時(shí)域信號。在使用了這樣的以往技術(shù)的單載波調(diào)制信號的接收裝置中，能夠在抑制電路規(guī)模增大的同時(shí)，提高接收性能。
[0005]在先技術(shù)文獻(xiàn)
[0006]專利文獻(xiàn)
[0007]專利文獻(xiàn)1:日本特表2004-503180號公報(bào)
[0008]專利文獻(xiàn)2:日本特表2004-530365號公報(bào)
[0009]非專利文獻(xiàn)
[0010]非專利文獻(xiàn)1:John J.Shynk, " Frequency-Domain and Multirate AdaptiveFiltering"，IEEE SP MAGAZINE, Januaryl992, p.14-37

【發(fā)明內(nèi)容】

[0011]發(fā)明要解決的問題
[0012]但是，以往技術(shù)中，在所需要的抽頭數(shù)多的情況下，或者需要高速地進(jìn)行接收處理的情況下，存在自適應(yīng)均衡器中需要的工作時(shí)鐘頻率變高的問題。以往技術(shù)中，若工作時(shí)鐘頻率增加，則產(chǎn)生自適應(yīng)均衡器的功耗增大、或者在向FPGA(Field Programmable GateArray，現(xiàn)場可編程邏輯門陣列)封裝的情況下出現(xiàn)故障等問題。因此，希望在頻域進(jìn)行對時(shí)域信號的自適應(yīng)均衡處理的自適應(yīng)均衡器中能夠盡量抑制電路規(guī)模的增大及工作時(shí)鐘頻率的增加。
[0013]本發(fā)明的目的是提供在頻域進(jìn)行針對時(shí)域信號的自適應(yīng)均衡處理的自適應(yīng)均衡器中能夠抑制電路規(guī)模的增大及工作時(shí)鐘頻率的增加的自適應(yīng)均衡器。
[0014]解決問題的方案
[0015]本發(fā)明的自適應(yīng)均衡器是在頻域進(jìn)行針對時(shí)域信號的自適應(yīng)均衡處理的自適應(yīng)均衡器，具有進(jìn)行快速傅里葉變換和快速傅里葉逆變換中的至少一個(gè)變換的信號變換單元，所述信號變換單元具有:能夠?qū)?M(M為自然數(shù))樣本量的信號進(jìn)行讀寫的存儲器；能夠訪問所述存儲器的2M個(gè)寄存器…個(gè)蝶形運(yùn)算單元；以及對所述2M個(gè)寄存器和所述Μ個(gè)蝶形運(yùn)算單元之間的連接狀態(tài)進(jìn)行切換的切換控制單元。
[0016]發(fā)明效果
[0017]根據(jù)本發(fā)明，在頻域進(jìn)行針對時(shí)域信號的自適應(yīng)均衡處理的自適應(yīng)均衡器中，能夠抑制電路規(guī)模的增大及工作時(shí)鐘頻率的增加。
【專利附圖】

【附圖說明】
[0018]圖1是表示本發(fā)明實(shí)施方式1的自適應(yīng)均衡器的結(jié)構(gòu)的方框圖。
[0019]圖2是表示本發(fā)明實(shí)施方式1中的各信號變換單元的處理定時(shí)的一例的圖表。
[0020]圖3是表示本發(fā)明實(shí)施方式1的信號變換單元的結(jié)構(gòu)的第一例的方框圖。
[0021]圖4是表示本發(fā)明實(shí)施方式1的信號變換單元的結(jié)構(gòu)的第二例的方框圖。
[0022]圖5是表示本發(fā)明實(shí)施方式1的信號變換單元的結(jié)構(gòu)的第三例的方框圖。
[0023]圖6是表示本發(fā)明實(shí)施方式2的自適應(yīng)均衡器的結(jié)構(gòu)的第一例的方框圖。
[0024]圖7是表示本發(fā)明實(shí)施方式2中的時(shí)域?yàn)V波器的結(jié)構(gòu)的一例的方框圖。
[0025]圖8是表示本發(fā)明實(shí)施方式2中的蝶形運(yùn)算單元的外圍的結(jié)構(gòu)的一例的方框圖。
[0026]圖9是表示本發(fā)明實(shí)施方式2中的寄存器外圍的結(jié)構(gòu)的第一例的方框圖。
[0027]圖10是表示本發(fā)明實(shí)施方式2中的寄存器外圍的結(jié)構(gòu)的第二例的方框圖。
[0028]圖11是表示本發(fā)明實(shí)施方式2中的寄存器外圍的結(jié)構(gòu)的第三例的方框圖。
[0029]圖12是表示本發(fā)明實(shí)施方式2的自適應(yīng)均衡器的結(jié)構(gòu)的第二例的方框圖。
[0030]圖13是表不本發(fā)明實(shí)施方式3的自適應(yīng)均衡器中的存儲器外圍的結(jié)構(gòu)的第一例的方框圖。
[0031]圖14是表示本發(fā)明實(shí)施方式3的自適應(yīng)均衡器中的存儲器外圍的結(jié)構(gòu)的第二例的方框圖。
[0032]圖15是表示本發(fā)明實(shí)施方式4的自適應(yīng)均衡器的結(jié)構(gòu)的方框圖。
[0033]圖16是表示本發(fā)明實(shí)施方式4中的信號變換單元的結(jié)構(gòu)的方框圖。
[0034]圖17是表示使用單端口存儲器的自適應(yīng)均衡器的電路結(jié)構(gòu)的主要部分的方框圖。
[0035]圖18是表示本發(fā)明實(shí)施方式4的自適應(yīng)均衡器的電路結(jié)構(gòu)的主要部分的方框圖。
[0036]圖19是表示本發(fā)明實(shí)施方式4的自適應(yīng)均衡器的電路結(jié)構(gòu)的變形例的主要部分的方框圖。
[0037]圖20是表示使用單端口存儲器的情況下的自適應(yīng)均衡器的存儲器外圍的結(jié)構(gòu)的方框圖。
[0038]圖21是表示本發(fā)明實(shí)施方式4的自適應(yīng)均衡器的存儲器外圍的結(jié)構(gòu)的方框圖。
[0039]圖22是表示本發(fā)明實(shí)施方式4的自適應(yīng)均衡器的電路結(jié)構(gòu)的進(jìn)一步的變形例的主要部分的方框圖。
[0040]標(biāo)號說明
[0041]IOOUOOa自適應(yīng)均衡器
[0042]101存儲單元
[0043]102塊間連結(jié)單元
[0044]103 第一 FFT 單元
[0045]104復(fù)共軛單元
[0046]105第一乘法器
[0047]106 第一 IFFT 單元
[0048]107塊提取單元
[0049]108判定單元
[0050]109誤差提取單元
[0051]110第一零插入單元
[0052]111 第二 FFT 單元
[0053]112第二乘法器
[0054]113 第二 IFFT 單元
[0055]114第二零插入單元
[0056]115第三FFT單元
[0057]116第三乘法器
[0058]117第一加法器
[0059]118第一延遲單元
[0060]120、120a第一系數(shù)更新單元
[0061]131a時(shí)域?yàn)V波器
[0062]132a第二加法器
[0063]141a 第四 FFT 單元
[0064]142a第四乘法器
[0065]143a 第三 IFFT 單元
[0066]144a第五乘法器
[0067]145a第三加法器
[0068]146a第二延遲單元
[0069]200信號變換單元
[0070]201第一寬位存儲器
[0071]201a、201b、207a、207b 寬位存儲器
[0072]202第一寄存器群
[0073]202a、202b、206a、206b 寄存器群
[0074]203第一連接切換單元
[0075]204蝶形運(yùn)算單元群
[0076]205第二連接切換單元
[0077]206第二寄存器群[0078]207第二寬位存儲器
[0079]208旋轉(zhuǎn)因子用寬位存儲器
[0080]209旋轉(zhuǎn)因子用寄存器群
[0081]310a濾波器運(yùn)算單元
[0082]311a、321a、413a 乘法器
[0083]312a、521a 寄存器
[0084]313a、323a、411a、412a 加法器
[0085]320a第二系數(shù)更新單元
[0086]322a步長系數(shù)乘法器
[0087]324a 寄存器
[0088]410a蝶形運(yùn)算單元
[0089]414a第一切換單元
[0090]420a旋轉(zhuǎn)因子寄存器
[0091]430a第二切換單元
[0092]440a第三切換單元
[0093]450a,540a,550a,560a 控制單元
[0094]500a寄存器群配置單元
[0095]510a寄存器輸入側(cè)切換單元群
[0096]511a寄存器輸入側(cè)切換單元
[0097]520a寄存器群
[0098]530a寄存器輸出側(cè)切換單元群
[0099]531a寄存器輸出側(cè)切換單元
[0100]610b寬位存儲器
[0101]620b地址變換單元
[0102]630b串行/并行變換單元
[0103]640b并行/串行變換單元
[0104]650b ATSC/0FDM 切換單元
[0105]660b Μ 計(jì)數(shù)器
【具體實(shí)施方式】
[0106]下面，參照附圖詳細(xì)地說明本發(fā)明的各實(shí)施方式。
[0107](實(shí)施方式1)
[0108]圖1是表示本發(fā)明實(shí)施方式1的自適應(yīng)均衡器的結(jié)構(gòu)的方框圖。
[0109]在圖1中，自適應(yīng)均衡器100具有存儲單元101、塊間連結(jié)單元102、第一快速傅里葉變換單元(以下標(biāo)記為“FFT單元”)103、復(fù)共軛單元104及第一乘法器105。另外，自適應(yīng)均衡器100具有第一快速傅里葉逆變換單元(以下標(biāo)記為“IFFT單元”)106、塊提取單元107、判定單元108、誤差提取單元109、第一零插入單元110及第二 FFT單元111。另外，自適應(yīng)均衡器100具有第二乘法器112、第二 IFFT單元113、第二零插入單元114、第三FFT單元115、第三乘法器116、第一加法器117及第一延遲單元118。[0110]存儲單元101輸入時(shí)域信號，依次存儲規(guī)定的塊大小的量。
[0111]塊間連結(jié)單元102將存儲單元101存儲的塊和最新的塊連結(jié)并輸出。
[0112]第一 FFT單元103對塊間連結(jié)單元102的輸出進(jìn)行快速傅里葉變換并輸出得到的信號。
[0113]復(fù)共軛單元104輸出第一 FFT單元103的復(fù)共軛。
[0114]第一乘法器105將第一 FFT單元103的輸出與后述的第一延遲單元118的輸出(變換為頻域的自適應(yīng)均衡器系數(shù))相乘，并輸出得到的信號。
[0115]第一 IFFT單元106對第一乘法器105的輸出進(jìn)行快速傅里葉逆變換并輸出得到的信號。
[0116]塊提取單元107從第一 IFFT單元106的輸出提取最新的信號序列塊并輸出。
[0117]判定單元108輸出對塊提取單元107的輸出的判定結(jié)果。
[0118]誤差提取單元109根據(jù)判定單元108的輸出，從塊提取單元107的輸出(也就是第一 IFFT106的輸出)提取與理想信號點(diǎn)之間的誤差，并輸出提取的誤差。
[0119]第一零插入單元110輸入由誤差提取單元109提取的誤差，使誤差的序列中的、所希望的抽頭系數(shù)以外的部分為零，并輸出得到的信號。
[0120]第二 FFT單元111對第一零插入單元110的輸出進(jìn)行快速傅里葉變換并輸出得到的信號。
[0121]第二乘法器112將復(fù)共軛單元104的輸出(也就是第一 FFT單元103的輸出的復(fù)共軛)與第二 FFT單元111的輸出相乘，并輸出得到的信號。
[0122]第二 IFFT單元113對第二乘法器112的乘法運(yùn)算結(jié)果進(jìn)行快速傅里葉逆變換，并輸出得到的信號。
[0123]第二零插入單元114使第二 IFFT單元113的輸出中的、所希望的抽頭系數(shù)以外的部分為零，并輸出得到的信號。
[0124]第三FFT單元115對第二零插入單元114的輸出進(jìn)行快速傅里葉變換，并輸出得到的信號。
[0125]此外，自適應(yīng)均衡器100將第二 IFFT單元113、第二零插入單元114、第三FFT單元115配置在第二乘法器112的后級。由此，本實(shí)施方式的自適應(yīng)均衡器100能夠消除由于對非連續(xù)信號進(jìn)行傅里葉變換而產(chǎn)生的影響。也就是說，這些部分具有如下功能，即，將誤差序列與輸入信號在頻域上的乘法運(yùn)算結(jié)果，故意返回到時(shí)域，在使作為抽頭系數(shù)而無效的部分為零之后，再變換到頻域的功能。由此，能夠得到與時(shí)域中的塊更新完全相同的運(yùn)算結(jié)果，能夠維持高的接收性能。
[0126]第三乘法器116將第三FFT單元115的輸出與規(guī)定的系數(shù)μ相乘，并輸出得到的信號。
[0127]第一加法器117將第三乘法器116的輸出與后級的第一延遲單元118的輸出相力口，并輸出得到的信號。
[0128]第一延遲單元118使第一加法器117的輸出延遲，并作為變換到頻域的自適應(yīng)均衡器系數(shù)輸出到第一乘法器105。
[0129]S卩，第一加法器117及第一延遲單元118作為對第三乘法器116的輸出進(jìn)行累積的累積單元而發(fā)揮功能。[0130]另外，從復(fù)共軛單元104及判定單元108到第一延遲單元118的部分作為自適應(yīng)均衡器100中的第一系數(shù)更新單元120而發(fā)揮功能。
[0131]根據(jù)圖1所示的結(jié)構(gòu)，自適應(yīng)均衡器100能夠不在時(shí)域而是在頻域進(jìn)行對時(shí)域信號的自適應(yīng)均衡處理。
[0132]然而，在接收信號為電視廣播的信號的情況下，為了不中斷廣播而連續(xù)地收看，必須實(shí)時(shí)以內(nèi)處理對接收信號的處理。即，需要在塊大小的時(shí)間內(nèi)完成自適應(yīng)均衡器100中執(zhí)行的全部運(yùn)算。
[0133]自適應(yīng)均衡器100中，在第一 FFT單元103、第二 FFT單元111、第三FFT單元115、第一 IFFT單元106及第二 IFFT單元113的五個(gè)部分進(jìn)行快速傅里葉變換/快速傅里葉逆變換。對于這些快速傅里葉變換/快速傅里葉逆變換，通過將其運(yùn)算處理的一部分多個(gè)并行地執(zhí)行，能夠減少需要的運(yùn)算次數(shù)，縮短自適應(yīng)均衡器100的運(yùn)算處理所需要的時(shí)間。因此，自適應(yīng)均衡器100也可以并行執(zhí)行可并行執(zhí)行的快速傅里葉變換/快速傅里葉逆變換的運(yùn)算。
[0134]以下的說明中，將從塊間連結(jié)單元102經(jīng)過復(fù)共軛單元104到第一乘法器105的系統(tǒng)稱為A系統(tǒng)。另外，將從第一乘法器105經(jīng)過判定單元108到A系統(tǒng)的第二乘法器112的系統(tǒng)稱為B系統(tǒng)。另外，如圖1所示，將第一 FFT單元103的運(yùn)算處理表示為處理A-1，將第二 IFFT單元113的運(yùn)算處理表示為處理A-2，將第三FFT單元115的運(yùn)算處理表示為處理A-3，將第一 IFFT單元106的運(yùn)算處理表示為處理A-4。而且，將第二 FFT單元111的運(yùn)算處理表示為處理B-1。另外，將第一 FFT單元103、第二 FFT單元111、第三FFT單元115、第一 IFFT單元106及第二 IFFT單元113，適當(dāng)?shù)乜偡Q為“信號變換單元”。
[0135]圖2是表不自適應(yīng)均衡器100的各信號變換單兀的處理定時(shí)的一例的圖表。
[0136]處理A-1與處理B-1相互沒有依賴性。因此，自適應(yīng)均衡器100將進(jìn)行快速傅里葉變換/快速傅里葉逆變換的運(yùn)算處理的系統(tǒng)設(shè)置為兩個(gè)系統(tǒng)，例如，如圖2所示，并行執(zhí)行處理A-1與處理B-1。由此，自適應(yīng)均衡器100能夠縮短一次的量的快速傅里葉變換/快速傅里葉逆變換的運(yùn)算處理的時(shí)間。
[0137]然而，處理A-2依賴于處理B-1的處理數(shù)據(jù)，必須在其開始定時(shí)之前完成處理B-1。因此，如圖2所示，自適應(yīng)均衡器100對于A系統(tǒng)需要使處理A-1?A-4在塊大小內(nèi)完成。
[0138]g卩，自適應(yīng)均衡器100即使由于信號處理數(shù)據(jù)的依賴性的限制，而將電路增加至三個(gè)系統(tǒng)以上，也無法將每個(gè)塊大小所需要的快速傅里葉變換/快速傅里葉逆變換的運(yùn)算時(shí)間減少至小于四次的量的時(shí)間。
[0139]在將在頻域成批處理的接收碼元數(shù)(塊大小)設(shè)為ATSC標(biāo)準(zhǔn)規(guī)定的一個(gè)段(segment)的一半即416個(gè)碼兀的情況下，塊大小的運(yùn)算時(shí)間約為38.65 μ sec。因此,ATSC標(biāo)準(zhǔn)中，在約38.65 μ sec之間，必須將1024點(diǎn)的快速傅里葉變換/快速傅里葉逆變換總共實(shí)施5次(在上述的例子中是4次)。即使忽略快速傅里葉變換/快速傅里葉逆變換以外的處理時(shí)間，也必須在7.73 μ sec (在上述的例子中是9.66 μ sec)以內(nèi)完成1次的快速傅里葉變換/快速傅里葉逆變換的運(yùn)算處理。
[0140]假如，如果不需要以最新的均衡器輸出為基礎(chǔ)進(jìn)行系數(shù)更新，則即使使自適應(yīng)均衡器流水線式地進(jìn)行處理而將處理延遲延長，也不特別地產(chǎn)生問題。然而，在實(shí)際的自適應(yīng)均衡器中，如果不以最新的均衡器輸出為基礎(chǔ)進(jìn)行系數(shù)更新，則特性明顯劣化，由于無線信道的動(dòng)態(tài)變動(dòng)而使系數(shù)不收斂，不能進(jìn)行接收。
[0141]另外，以往，快速傅里葉變換/快速傅里葉逆變換運(yùn)算的處理循環(huán)數(shù)與電路規(guī)模呈相反關(guān)系。
[0142]更詳細(xì)地說明，對于廣播公司而言，通常，為了抑制基礎(chǔ)設(shè)施成本，希望盡可能擴(kuò)大廣播范圍，以大功率發(fā)送信號。因此，由于遠(yuǎn)方的反射物引起的延遲波，延遲數(shù)百碼元以上才到來，所以自適應(yīng)均衡器中必須對應(yīng)的抽頭數(shù)也達(dá)到數(shù)百抽頭以上。
[0143]S卩，假定的適用對方的系統(tǒng)中，必須與40μ sec以上的長延遲多路徑對應(yīng)，需要至少500抽頭以上的抽頭數(shù)?？焖俑道锶~變換/快速傅里葉逆變換中，需要計(jì)算與塊大小416和抽頭數(shù)500的卷積運(yùn)算相同的結(jié)果。因此，根據(jù)512 < (416+500) < 1024的關(guān)系，至少需要1024點(diǎn)。S卩，需要以416/5 = 83.2碼元一次的比例，完成1024點(diǎn)的快速傅里葉變換/快速傅里葉逆變換的運(yùn)算。
[0144]此外，在是OFDM系統(tǒng)的情況下，例如，若假定8192點(diǎn)、保護(hù)間隔1/8，則在9216樣本間一次完成8192點(diǎn)快速傅里葉變換就足夠，處理循環(huán)數(shù)的限制不嚴(yán)。
[0145]在是1024點(diǎn)快速傅里葉變換的的情況下，復(fù)數(shù)的相乘次數(shù)為5120次。因此，若以單端口存儲器和單一的蝶形運(yùn)算電路進(jìn)行封裝，則信號變換單元必須以5120/83.2 = 61.5倍的過采樣頻率來動(dòng)作。
[0146]另外，對于自適應(yīng)均衡器，也可以考慮通過并列地構(gòu)成多個(gè)蝶形運(yùn)算電路，與多端口存儲器組合，來減少循環(huán)數(shù)。然而，電路規(guī)模伴隨端口數(shù)的增大而增大，而且，與超過10個(gè)端口那樣的端口數(shù)對應(yīng)的存儲器，一般很少使用，存在使用上的制約。并且，也可以考慮將存儲器置換為寄存器，但是電路規(guī)模仍然增大。
[0147]因此，本實(shí)施方式的自適應(yīng)均衡器100利用對同時(shí)訪問沒有限制的寄存器構(gòu)成電路，實(shí)現(xiàn)單端口存儲器的有效利用。一般，作為保持相同容量的數(shù)字?jǐn)?shù)據(jù)的部件的存儲器與寄存器相比能夠以幾分之一以下的面積來實(shí)現(xiàn)。即，本實(shí)施方式的自適應(yīng)均衡器100中，通過對各信號變換單元使用能夠讀寫多個(gè)信號樣本的存儲器、和能夠?qū)ζ溥M(jìn)行訪問的多個(gè)寄存器，能夠抑制電路規(guī)模的增大。
[0148]圖3是表示本實(shí)施方式的信號變換單元的結(jié)構(gòu)的第一例的方框圖。此外，如上所述，信號變換單元是圖1所示的第一 FFT單元103、第二 FFT單元111、第三FFT單元115、第一 IFFT單元106及第二 IFFT單元113?？焖俑道锶~變換/快速傅里葉逆變換中進(jìn)行的各運(yùn)算階段，以下，簡稱為“階段”。
[0149]信號變換單元200具有第一寬位存儲器201、第一寄存器群202、第一連接切換單元203、蝶形運(yùn)算單元群204、第二連接切換單元205、第二寄存器群206及第二寬位存儲器207。
[0150]第一寬位存儲器201及第二寬位存儲器207是能夠讀寫M樣本的量(兩次為2M樣本的量)的信號(數(shù)據(jù))并且字長較大的存儲器。在第一寬位存儲器201及第二寬位存儲器207中保持的數(shù)據(jù)的順序，與通常的快速傅里葉變換/快速傅里葉逆變換運(yùn)算中讀出的數(shù)據(jù)的順序相同。但是，第一寬位存儲器201及第二寬位存儲器207將M樣本的量的數(shù)據(jù)集中存儲在一個(gè)地址。
[0151]第一寄存器群202由分別能夠?qū)Φ谝粚捨淮鎯ζ?01進(jìn)行訪問的2M個(gè)寄存器構(gòu)成。第一寄存器群202通過對第一寬位存儲器201訪問兩次，來進(jìn)行實(shí)際上使2M個(gè)樣本并行的同時(shí)訪問。
[0152]第一連接切換單元203對第一寄存器群202與蝶形運(yùn)算單元群204之間的連接狀態(tài)(以下稱為“第一寄存器群202側(cè)的連接狀態(tài)”)進(jìn)行切換。
[0153]蝶形運(yùn)算單元群204由Μ個(gè)蝶形運(yùn)算單元構(gòu)成，分別進(jìn)行蝶形運(yùn)算。
[0154]第二連接切換單元205對蝶形運(yùn)算單元群204與第二寄存器群206之間的連接狀態(tài)(以下稱為“第二寄存器群206側(cè)的連接狀態(tài)”)進(jìn)行切換。
[0155]第二寄存器群206由分別能夠?qū)Φ诙捨淮鎯ζ?07進(jìn)行訪問的2Μ個(gè)寄存器構(gòu)成。第二寄存器群206通過對第二寬位存儲器207訪問兩次，來進(jìn)行實(shí)際上使2Μ個(gè)樣本并行的同時(shí)訪問。
[0156]此外，第一寄存器群202及第二寄存器群206的存儲器訪問所需要的工作時(shí)鐘頻率是蝶形運(yùn)算單元群204的工作時(shí)鐘頻率的2倍。第一寄存器群202及第二寄存器群206為了完成1個(gè)階段需要進(jìn)行2Χ(1024/Μ)次的存儲器訪問。而且，第一連接切換單元203及第二連接切換單元205必須每兩次的存儲器訪問，適當(dāng)?shù)貙Ω骷拇嫫髋c各蝶形運(yùn)算單元之間的連接狀態(tài)的切換進(jìn)行控制。
[0157]第一連接切換單元203及第二連接切換單元205在每個(gè)階段使第一寬位存儲器201及第二寬位存儲器207各自的任務(wù)在輸出用存儲器與輸入用存儲器之間進(jìn)行切換。即，第一連接切換單元203及第二連接切換單元205在每個(gè)階段將第一寄存器群202側(cè)的連接狀態(tài)及第二寄存器群206側(cè)的連接狀態(tài)切換至適當(dāng)?shù)臓顟B(tài)。適當(dāng)?shù)臓顟B(tài)是指，經(jīng)由適當(dāng)?shù)募拇嫫飨蚋鞯芜\(yùn)算單元輸入信號，經(jīng)由適當(dāng)?shù)募拇嫫鲝母鞯芜\(yùn)算單元輸出信號的狀態(tài)。
[0158]而且，蝶形運(yùn)算單元群204按照連接狀態(tài)的切換，依次實(shí)施各階段的運(yùn)算。
[0159]S卩，圖3中，信號的行進(jìn)方向按每個(gè)階段向左右切換。即，在需要10階段的運(yùn)算的情況下，例如，在第1階段，信號向圖3的右方向前進(jìn)，在接下來的第2階段，信號向圖3的左方向前進(jìn)。這樣，信號處理單元200(FFT單元/IFFT單元)按每個(gè)階段切換信號的前進(jìn)方向而反復(fù)地使用電路，從而能夠防止電路規(guī)模的增大。
[0160]另外，信號變換單元(FFT單元/IFFT單元)200能夠在避免使用電路規(guī)模增大的多端口的同時(shí)，以較低的工作時(shí)鐘頻率實(shí)現(xiàn)實(shí)時(shí)內(nèi)的接收處理。
[0161]此外，信號變換單元200也可以使用2分塊的寬位存儲器。
[0162]圖4是表示信號變換單元200的結(jié)構(gòu)的第二例的方框圖。
[0163]如圖4所示，例如，信號變換單元200具有寬位存儲器201a、201b及寄存器群202a、202b，代替圖3的第一寬位存儲器201及第一寄存器群202。另外，信號變換單元200具有寬位存儲器207a、207b及寄存器群206a、206b，代替圖3的第二寬位存儲器207及第二寄存器群206。
[0164]寬位存儲器201a、201b、207a、207b分別將Μ樣本的量的數(shù)據(jù)存儲于一個(gè)地址，地址空間為1024/2Μ。
[0165]寄存器群202a、202b、206a、206b分別按順序訪問寬位存儲器201a、201b、207a、207b。
[0166]這樣，信號變換單元200通過構(gòu)成2分塊的寬位存儲器，從而能夠減少存儲器訪問次數(shù)。即，在1分塊結(jié)構(gòu)(參照圖3)的情況下需要2X (1024/M)次的存儲器訪問次數(shù)減少至一半。因此，能夠使寄存器群的工作時(shí)鐘頻率與蝶形運(yùn)算單元相同，為圖3所示的結(jié)構(gòu)的一半。即，存儲器訪問的動(dòng)作中，在I分塊結(jié)構(gòu)的情況下，需要蝶形運(yùn)算單元的2倍的時(shí)鐘頻率，與此相對，若設(shè)為2分塊結(jié)構(gòu)則保持I倍的時(shí)鐘頻率不變即可。
[0167]此外，信號變換單元200即使是I分塊結(jié)構(gòu)，只要采用能夠同時(shí)訪問任意2個(gè)地址的雙端口，就能夠與2分塊結(jié)構(gòu)同樣地保持I倍的時(shí)鐘頻率不變。然而，雙端口結(jié)構(gòu)的電路規(guī)模伴隨多端口化而增大。另一方面，2分塊結(jié)構(gòu)是不能訪問跨越分塊間的地址的結(jié)構(gòu)，相對于I分塊結(jié)構(gòu)的電路規(guī)模的增大，是能夠忽略的程度。
[0168]即，通過將信號變換單元200設(shè)為圖4所示的2分塊結(jié)構(gòu)，能夠在避免使用電路規(guī)模增大的多端口的同時(shí)，以更低的工作時(shí)鐘頻率實(shí)現(xiàn)實(shí)時(shí)內(nèi)的接收處理。
[0169]此外，各蝶形運(yùn)算單元中，也需要對蝶形運(yùn)算中需要的旋轉(zhuǎn)因子，按每個(gè)階段取適當(dāng)?shù)闹怠Ｔ趫D3及圖4中，以各蝶形運(yùn)算單元存儲有旋轉(zhuǎn)因子為前提，但是，也可以在蝶形運(yùn)算單元的外部配置存儲了各階段的旋轉(zhuǎn)因子的旋轉(zhuǎn)因子存儲器。
[0170]圖5是表示信號變換單元200的結(jié)構(gòu)的第三例的方框圖。
[0171]如圖5所示，信號變換單元200除了圖3的結(jié)構(gòu)以外，還具有旋轉(zhuǎn)因子用寬位存儲器208及旋轉(zhuǎn)因子用寄存器群209。此外，圖5所示的蝶形運(yùn)算單元群204未保持旋轉(zhuǎn)因子。
[0172]旋轉(zhuǎn)因子用寬位存儲器208是能夠讀寫M旋轉(zhuǎn)因子的量的信號(數(shù)據(jù))的字長較大的存儲器。而且，旋轉(zhuǎn)因子用寬位存儲器208具有按每個(gè)階段分配的地址，預(yù)先存儲了各階段的旋轉(zhuǎn)因子。
[0173]旋轉(zhuǎn)因子用寄存器群209由能夠分別訪問旋轉(zhuǎn)因子用寬位存儲器208的M個(gè)寄存器構(gòu)成。即，旋轉(zhuǎn)因子用寄存器群209對旋轉(zhuǎn)因子用寬位存儲器208，進(jìn)行使M個(gè)旋轉(zhuǎn)因子并行的同時(shí)訪問。而且，旋轉(zhuǎn)因子用寄存器群209在每個(gè)階段從旋轉(zhuǎn)因子用寬位存儲器208讀出對應(yīng)的M個(gè)旋轉(zhuǎn)因子，交給蝶形運(yùn)算單元群204的適當(dāng)?shù)牡芜\(yùn)算單元。
[0174]通過這樣的結(jié)構(gòu)，信號變換單元200不需要按每個(gè)蝶形運(yùn)算單元設(shè)置旋轉(zhuǎn)因子保持用的存儲器，能夠進(jìn)一步縮小電路規(guī)模。
[0175]如以上那樣，本實(shí)施方式的自適應(yīng)均衡器100具備信號變換單元200，該信號變換單元200使用字長較大的存儲器和對其進(jìn)行訪問的多個(gè)寄存器。由此，自適應(yīng)均衡器100能夠抑制電路規(guī)模的增大及工作時(shí)鐘頻率的增加。
[0176]另外，由于不用準(zhǔn)備超過需要的高速工作時(shí)鐘頻率而能夠?qū)崟r(shí)進(jìn)行處理，所以也能夠?qū)崿F(xiàn)低功耗化。
[0177]此外，在通常的快速傅里葉變換中，需要將信號重排為位反轉(zhuǎn)的關(guān)系。作為該重排的方法，除了在最初進(jìn)行的方法和在最后進(jìn)行的方法，還已知有在蝶形運(yùn)算中途巧妙地進(jìn)行的方法等。
[0178]在本實(shí)施方式的信號變換單元200的結(jié)構(gòu)中，為了重排為位反轉(zhuǎn)的關(guān)系，不僅需要在集中讀出的樣本內(nèi)的閉環(huán)的處理，還需要進(jìn)行與從其他地址讀出的數(shù)據(jù)之間的重排。即，為了位反轉(zhuǎn)關(guān)系的重排，必須追加僅用于重排的臨時(shí)保持用的寄存器，由于存儲器訪問增加，所以循環(huán)數(shù)也增大了。
[0179]另一方面，本實(shí)施方式的自適應(yīng)均衡器100整體中，如下條件成立，即，對暫時(shí)進(jìn)行了快速傅里葉變換的信號一定要進(jìn)行快速傅里葉逆變換。[0180]因此，本實(shí)施方式的自適應(yīng)均衡器100的各信號變換單元200優(yōu)選設(shè)為故意不進(jìn)行位反轉(zhuǎn)的結(jié)構(gòu)。
[0181]此外，自適應(yīng)均衡器100也可以是將每個(gè)階段具備的蝶形運(yùn)算單元群204串聯(lián)連接的結(jié)構(gòu)。該的情況下，不需要第一連接切換單元203及第二連接切換單元205，但是與圖3的結(jié)構(gòu)相比，電路規(guī)模會增大。
[0182](實(shí)施方式2)
[0183]本發(fā)明的實(shí)施方式2是配置基于時(shí)域處理的決策反饋型的反饋濾波器(以下稱為“時(shí)域?yàn)V波器”)，將信號變換單元的乘法器及寄存器與時(shí)域?yàn)V波器的乘法器及寄存器共用的例子。
[0184]圖6是表不本實(shí)施方式的自適應(yīng)均衡器的結(jié)構(gòu)的第一例的方框圖，與實(shí)施方式1的圖1對應(yīng)。關(guān)于與圖1的相同部分，標(biāo)以相同標(biāo)號，省略其說明。 [0185]圖6中，自適應(yīng)均衡器100a的第一系數(shù)更新單元120a除了圖1所示的結(jié)構(gòu)以外，還具有時(shí)域?yàn)V波器131a及第二加法器132a。
[0186]時(shí)域?yàn)V波器131a是橫向?yàn)V波器(transversal filter),輸入判定單元108的輸出及誤差提取單元109的輸出，并輸出時(shí)域的反饋信號。
[0187]第二加法器132a將塊提取單元107的輸出與時(shí)域?yàn)V波器131a的輸出即反饋信號相加，輸出得到的信號。此外，判定單元108及誤差提取單元109輸入第二加法器132a的輸出，而不是塊提取單元107的輸出。
[0188]圖7是表示時(shí)域?yàn)V波器131a的結(jié)構(gòu)的一例的方框圖。
[0189]圖7中，時(shí)域?yàn)V波器131a具有濾波器運(yùn)算單元310a及第二系數(shù)更新單元320a。
[0190]濾波器運(yùn)算單元310a具有N抽頭的系數(shù)，具有N個(gè)乘法器311a、N個(gè)寄存器312a及加法器313a等。濾波器運(yùn)算單元310a中的抽頭系數(shù)(wb0, wb1； wb2, wb3,...,?4^)是由第二系數(shù)更新單元320a求出的系數(shù)。
[0191]第二系數(shù)更新單元320a具有N個(gè)乘法器321a、N個(gè)步長系數(shù)(μ)乘法器322a、N個(gè)加法器323a、N個(gè)寄存器324a等。第二系數(shù)更新單元320a作為自適應(yīng)濾波器而工作，求出濾波器運(yùn)算單元310a中的抽頭系數(shù)(wbQ, wb1； wb2, wb3,..., 。
[0192]具有以上結(jié)構(gòu)的自適應(yīng)均衡器100a即使在時(shí)域中也能夠進(jìn)行自適應(yīng)均衡處理，能夠進(jìn)一步提高接收性能。
[0193]可是，在時(shí)域?yàn)V波器131a中，以塊大小為單位集中輸入信號。即，在前級的頻域下的自適應(yīng)均衡處理完成之前，由于不存在輸入信號，所以不能進(jìn)行運(yùn)算。反過來說，能夠同時(shí)并行地執(zhí)行頻域下的自適應(yīng)均衡處理與時(shí)域下的自適應(yīng)均衡處理。
[0194]因此，本實(shí)施方式的自適應(yīng)均衡器100a利用該特征，能夠共用頻域下的自適應(yīng)均衡處理中使用的電路的一部分，和時(shí)域下的自適應(yīng)均衡處理中使用的電路的一部分。
[0195]例如，自適應(yīng)均衡器100a能夠共用信號變換單元200 (參照圖3)的各蝶形運(yùn)算單元的乘法器(未在圖3中圖示)與時(shí)域?yàn)V波器131a的乘法器311a、乘法器321a。另外，自適應(yīng)均衡器100a能夠共用信號變換單元200 (參照圖3)的第一寄存器群202、第二寄存器群206、以及時(shí)域?yàn)V波器131a的寄存器312a、324a。
[0196]但是，為了這樣實(shí)現(xiàn)電路的共有，需要用于對電路的輸入輸出進(jìn)行切換的結(jié)構(gòu)。
[0197]接著，對用于實(shí)現(xiàn)信號變換單元200的各蝶形運(yùn)算單元的乘法器和時(shí)域?yàn)V波器131a的乘法器311a、321a之間的共用的結(jié)構(gòu)進(jìn)行說明。
[0198]圖8是表示蝶形運(yùn)算單元的外圍的結(jié)構(gòu)的一例的方框圖。
[0199]圖8所示的蝶形運(yùn)算單元410a與在實(shí)施方式1中說明過的信號變換單元200的蝶形運(yùn)算單元群204 (參照圖3)的各個(gè)蝶形運(yùn)算單元對應(yīng)。
[0200]在圖8中，蝶形運(yùn)算單元410a具有2個(gè)加法器411a、412a、和配置于一個(gè)加法器412a的輸出側(cè)的用于與旋轉(zhuǎn)因子相乘的乘法器413a。而且，蝶形運(yùn)算單元410a中，還在加法器412a和乘法器413a之間配置了第一切換單元414a。
[0201]另外，信號變換單元(未圖示)中，在保持有旋轉(zhuǎn)因子的旋轉(zhuǎn)因子寄存器420a和乘法器413a之間，配置有第二切換單元430a，在乘法器413a的輸出側(cè)配置有第三切換單元440a。而且，信號變換單元具有對第一切換單元414a、第二切換單元430a、第三切換單元440a的連接狀態(tài)的切換進(jìn)行控制的控制單元450a。
[0202]第一切換單元414a構(gòu)成為，將乘法器413a的一個(gè)輸入在加法器412a的輸出和信號變換單元以外的運(yùn)算單元(以下稱作“其他運(yùn)算單元”)的輸出之間進(jìn)行切換。
[0203]第二切換單元430a構(gòu)成為，將乘法器413a的另一個(gè)輸入在旋轉(zhuǎn)因子寄存器420a的輸出和其他運(yùn)算單元的輸出之間切換。
[0204]第三切換單元440a構(gòu)成為，將乘法器413a的輸出目的地在信號變換單元的連接切換單元和其他運(yùn)算單元之間進(jìn)行切換。
[0205]在實(shí)施快速傅里葉變換/快速傅里葉逆變換的運(yùn)算處理的情況下，控制單元450a以成為蝶形運(yùn)算單元410a的通常的連接的方式控制第一切換單元414a、第二切換單元430a、第三切換單元440a。也就是說，控制單元450a使得將蝶形運(yùn)算單元410a的乘法器413a用于快速傅里葉變換/快速傅里葉逆變換的運(yùn)算處理。
[0206]另一方面，在不實(shí)施快速傅里葉變換/快速傅里葉逆變換的運(yùn)算處理的情況下，控制單元450a以成為與上述通常的連接相反的連接的方式控制第一切換單元414a、第二切換單元430a、第三切換單元440a。也就是說，控制單元450a控制第一切換單元414a、第二切換單元430a、第三切換單元440a，使得蝶形運(yùn)算單元410a的乘法器413a例如作為時(shí)域?yàn)V波器131a的乘法器311a、321a(參照圖7)發(fā)揮功能。
[0207]以上，結(jié)束關(guān)于用于實(shí)現(xiàn)信號變換單元的各蝶形運(yùn)算單元的乘法器與時(shí)域?yàn)V波器131a的乘法器31 la、32la之間的共用的結(jié)構(gòu)的說明。
[0208]接著，對用于實(shí)現(xiàn)信號變換單元的第一寄存器群202、第二寄存器群206與時(shí)域?yàn)V波器131a的濾波器運(yùn)算單元310a的寄存器312a之間的共用的結(jié)構(gòu)進(jìn)行讜明。
[0209]圖9是表示寄存器外圍的結(jié)構(gòu)的第一例的方框圖。
[0210]在圖9中，寄存器群配置單元500a具有寄存器輸入側(cè)切換單元群510a、寄存器群520a、寄存器輸出側(cè)切換單元群530a及控制單元540a。寄存器群520a與在實(shí)施方式1中說明過的信號變換單元200的第一寄存器群202及第二寄存器群206 (參照圖3)相對應(yīng)。
[0211]在圖9中，寄存器輸入側(cè)切換單元群510a具有在寄存器群520a的2M個(gè)寄存器521a的輸入側(cè)1對1配置的2M個(gè)寄存器輸入側(cè)切換單元511a。寄存器輸出側(cè)切換單元群530a具有在寄存器群520a的各個(gè)寄存器521a的輸出側(cè)1對1配置的、2M個(gè)寄存器輸出側(cè)切換單元531a。
[0212]寄存器輸入側(cè)切換單元511a的一個(gè)構(gòu)成為，將相對應(yīng)的寄存器521a的輸入在信號變換單元200(參照圖3)和判定單元108 (參照圖6)之間切換。而且，其他寄存器輸入側(cè)切換單元511a將相對應(yīng)的寄存器521a的輸入在信號變換單元200 (參照圖3)和相對應(yīng)的寄存器521a的相鄰寄存器521a的輸出之間切換。
[0213]寄存器輸出側(cè)切換單元531a將相對應(yīng)的寄存器521a的輸出目的地在信號變換單元200 (參照圖3)和相對應(yīng)的寄存器521a的相鄰寄存器521a的輸入側(cè)(寄存器輸入側(cè)切換單元511a的輸入側(cè))之間切換。
[0214]在實(shí)施快速傅里葉變換/快速傅里葉逆變換的運(yùn)算處理的情況下，控制單元540a以成為寄存器群520a的通常的連接的方式，控制寄存器輸入側(cè)切換單元群510a及寄存器輸出側(cè)切換單元群530a。S卩，控制單元540a將寄存器群520a用于快速傅里葉變換/快速傅里葉逆變換的運(yùn)算處理。
[0215]另一方面，在實(shí)施時(shí)域?yàn)V波器131a的運(yùn)算處理的情況下，控制單元540a以成為與上述通常的連接相反的連接的方式，控制寄存器輸入側(cè)切換單元群510a及寄存器輸出側(cè)切換單元群530a。具體而言，控制單元540a使得相鄰的寄存器521a之間連接，寄存器群520a整體作為移位寄存器而發(fā)揮作用?？刂茊卧?40a以使寄存器群520a作為時(shí)域?yàn)V波器131a的濾波器運(yùn)算單元310a的寄存器312a(參照圖7)而發(fā)揮作用的方式，控制寄存器輸入側(cè)切換單元群510a及寄存器輸出側(cè)切換單元群530a。
[0216]以上,結(jié)束對用于實(shí)現(xiàn)信號變換單兀的第一寄存器群202、第二寄存器群206與時(shí)域?yàn)V波器131a的濾波器運(yùn)算單元310a的寄存器312a之間的共用的結(jié)構(gòu)的說明。
[0217]接著，對用于實(shí)現(xiàn)信號變換單元的第一寄存器群202、第二寄存器群206與時(shí)域?yàn)V波器131a的第二系數(shù)更新單元320a的寄存器324a之間的共用的結(jié)構(gòu)進(jìn)行說明。
[0218]圖10是表示寄存器外圍的結(jié)構(gòu)的第二例的方框圖，與圖9相對應(yīng)。對于與圖9相同的部分標(biāo)以相同的標(biāo)號，并省略其說明。
[0219]在圖10中，各寄存器輸入側(cè)切換單元511a將相對應(yīng)的寄存器521a的輸入在信號變換單元200 (參照圖3)和時(shí)域?yàn)V波器131a的第二系數(shù)更新單元320a的加法器323a (參照圖7)之間切換。
[0220]寄存器輸出側(cè)切換單元531a將相對應(yīng)的寄存器521a的輸出目的地在信號變換單元200 (參照圖3)和第二系數(shù)更新單元320a的加法器323a及濾波器運(yùn)算單元310a的乘法器311a(參照圖7)之間切換。
[0221]在實(shí)施快速傅里葉變換/快速傅里葉逆變換的運(yùn)算處理的情況下，控制單元550a以成為上述的通常的連接的方式，控制寄存器輸入側(cè)切換單元群510a及寄存器輸出側(cè)切換單元群530a。
[0222]另一方面，在實(shí)施時(shí)域?yàn)V波器131a的運(yùn)算處理的情況下，控制單元550a以成為與上述通常的連接相反的連接的方式，控制寄存器輸入側(cè)切換單元群510a及寄存器輸出側(cè)切換單元群530a?？刂茊卧?50a以使寄存器群520a作為時(shí)域?yàn)V波器131a的第二系數(shù)更新單元320a的寄存器324a (參照圖7)而發(fā)揮作用的方式，控制寄存器輸入側(cè)切換單元群510a及寄存器輸出側(cè)切換單元群530a。
[0223]以上，結(jié)束對用于實(shí)現(xiàn)信號變換單元的第一寄存器群202、第二寄存器群206與時(shí)域?yàn)V波器131a的第二系數(shù)更新單元320a的寄存器324a之間的共用的結(jié)構(gòu)的說明。
[0224]此外，第二系數(shù)更新單元320a的寄存器324a需要預(yù)先保持過去的系數(shù)值。因此，如本實(shí)施方式那樣，在使信號變換單元的寄存器與第二系數(shù)更新單元320a的寄存器324a共用的情況下，需要在切換前將寄存器的數(shù)據(jù)預(yù)先存儲在存儲器，在切換后再次從存儲器讀出數(shù)據(jù)。
[0225]在這種情況下，如圖11所示，寄存器輸入側(cè)切換單元511a將相對應(yīng)的寄存器521a的輸入側(cè)，再切換連接到保持過去的系數(shù)值的系數(shù)值存儲器的存儲器讀出單元(都未圖示)的輸出側(cè)。另外，寄存器輸出側(cè)切換單元531a將相對應(yīng)的寄存器521a的輸出側(cè)再切換連接到系數(shù)值存儲器的存儲器寫入單元(未圖示)。而且，控制單元560a進(jìn)行與上述的控制單元550a同樣的控制。而且，控制單元560a在時(shí)域?yàn)V波器131a的運(yùn)算處理中，以對系數(shù)值存儲器進(jìn)行系數(shù)值的讀出及寫入的方式，控制寄存器輸入側(cè)切換單元群510a及寄存器輸出側(cè)切換單元群530a。
[0226]根據(jù)以上說明的結(jié)構(gòu)，自適應(yīng)均衡器100a能夠在抑制了電路規(guī)模的增大的狀態(tài)下實(shí)現(xiàn)接收性能的提高。
[0227]此外，也可以將時(shí)域下的反饋頻度(時(shí)域?yàn)V波器131a的系數(shù)更新頻度)設(shè)為每個(gè)塊大小一次的比例。其與頻域下的反饋頻度(圖6的第一系數(shù)更新單元120a的系數(shù)更新頻度)相同。在這種情況下，不需要時(shí)域?yàn)V波器131a的第二系數(shù)更新單元320a。
[0228]圖12是表不自適應(yīng)均衡器100a的結(jié)構(gòu)的第二例的方框圖，與圖6對應(yīng)。對于與圖6相同的部分，標(biāo)以相同的標(biāo)號，省略其說明。
[0229]圖12所示的自適應(yīng)均衡器100a在時(shí)域?yàn)V波器131a中不具有在圖7中說明過的第二系數(shù)更新單元320a。而且，圖12所示的自適應(yīng)均衡器100a具有第四FFT單元141a、第四乘法器142a、第三IFFT單元143a、第五乘法器144a、第三加法器145a及第二延遲單元146a，代替第二系數(shù)更新單元320a。
[0230]第四FFT單元141a對判定單元108的輸出(判定后的反饋信號)進(jìn)行快速傅里葉變換(向頻域的變換)，并輸出得到的信號。
[0231]第四乘法器142a將第二 FFT單元111的輸出與第四FFT單元141a的輸出相乘，并輸出得到的信號。
[0232]第三IFFT單元143a對第四乘法器142a的輸出(與判定值之間的誤差成分)進(jìn)行快速傅里葉逆變換(向時(shí)域的變換)，并輸出得到的信號。
[0233]第五乘法器144a將第三IFFT單元143a的輸出與系數(shù)更新的步長(μ)相乘，并輸出得到的信號。
[0234]第三加法器145a將第五乘法器144a的輸出與后級的第二延遲單元146a的輸出相加，并輸出得到的信號。
[0235]第二延遲單元146a使第三加法器145a的輸出延遲，并將其輸出到時(shí)域?yàn)V波器131a，作為變換到時(shí)域的自適應(yīng)均衡器系數(shù)。
[0236]S卩，第三加法器145a及第二延遲單元146a作為對第五乘法器144a的輸出進(jìn)行累積的累積單元而發(fā)揮功能。
[0237]通過這樣的結(jié)構(gòu)，即使在必須在反饋單元中保持多個(gè)系數(shù)的情況下，自適應(yīng)均衡器100a也能夠削減橫向?yàn)V波器中需要的乘法器和寄存器的數(shù)量，能夠減少電路規(guī)模。
[0238](實(shí)施方式3)
[0239]本發(fā)明實(shí)施方式3是使信號變換單元的寬位存儲器與其他裝置單元的存儲器共用的例子。
[0240]在是上述的OFDM系統(tǒng)解調(diào)單元(多載波方式解調(diào)單元)的情況下，解調(diào)的基本處理所需要的快速傅里葉變換運(yùn)算處理的次數(shù)僅為I次，而且，不存在需要進(jìn)行自適應(yīng)處理的反饋系統(tǒng)。因此，OFDM系統(tǒng)解調(diào)單元中，能夠流水線式地同時(shí)利用多個(gè)電路進(jìn)行運(yùn)算處理，即使不使用本發(fā)明的信號變換單元的結(jié)構(gòu)，也能夠進(jìn)行實(shí)時(shí)處理。
[0241]另一方面，OFDM系統(tǒng)解調(diào)單元中，在信道估計(jì)等中，需要進(jìn)行利用有規(guī)律地配置的離散導(dǎo)頻信號等的比較復(fù)雜的存儲器訪問。即，字長較大的存儲器是OFDM系統(tǒng)解調(diào)單元中必須的存儲器。
[0242]另外，OFDM系統(tǒng)解調(diào)單元的接收處理與ATSC系統(tǒng)解調(diào)單元的接收處理不一定需要同時(shí)進(jìn)行。
[0243]因此，可以考慮，在具備OFDM系統(tǒng)解調(diào)單元的存儲器的接收裝置中，通過使OFDM系統(tǒng)解調(diào)單元中必須的存儲器與自適應(yīng)均衡器100的存儲器共用，抑制由于追加自適應(yīng)均衡器100而引起的裝置整體的電路規(guī)模的增大。
[0244]OFDM系統(tǒng)解調(diào)單元是利用快速傅里葉變換將時(shí)域信號變換到頻域信號，基于信道估計(jì)值來進(jìn)行均衡的方式。因此，OFDM系統(tǒng)解調(diào)單元的結(jié)構(gòu)與自適應(yīng)均衡器大不相同，它們間共同的部分很少。因此，在實(shí)現(xiàn)能夠與ATSC系統(tǒng)和OFDM系統(tǒng)這兩個(gè)方式對應(yīng)的電路時(shí)，以往，需要較大的面積，不能避免成本的增大。
[0245]對于這一點(diǎn)，采用本實(shí)施方式的自適應(yīng)均衡器100的接收裝置通過共用存儲器，從而可以使能夠與ATSC系統(tǒng)和OFDM系統(tǒng)這兩個(gè)方式對應(yīng)的電路的電路規(guī)模更小。
[0246]但是，為了實(shí)現(xiàn)這樣的存儲器共用，需要在ATSC用時(shí)集中訪問寬位存儲器的多個(gè)樣本，在OFDM用時(shí)按每一個(gè)樣本進(jìn)行訪問。因此，對能夠進(jìn)行這樣的訪問方式的切換的結(jié)構(gòu)進(jìn)行說明。
[0247]圖13是表示本實(shí)施方式的存儲器外圍的結(jié)構(gòu)的第一例的方框圖。
[0248]如圖13所示,本實(shí)施方式的自適應(yīng)均衡器(未圖示)具有地址變換單元620b、串行/并行變換單元630b、并行/串行變換單元640b及ATSC/0FDM切換單元650b。這些是寬位存儲器610b的數(shù)據(jù)輸入輸出單兀。
[0249]寬位存儲器610b與在實(shí)施方式I中說明過的第一寬位存儲器201及第二寬位存儲器207 (參照圖3)對應(yīng)。若輸入了指定讀出模式/寫入模式的信號、地址信號及數(shù)據(jù)信號，則寬位存儲器610b根據(jù)這些進(jìn)行數(shù)據(jù)的讀出/寫入。
[0250]在進(jìn)行ATSC用的動(dòng)作的ATSC模式時(shí)，地址變換單元620b不將地址信號變換而直接將其輸入到寬位存儲器610b。
[0251]另外，在進(jìn)行OFDM用的動(dòng)作的OFDM模式時(shí)，地址變換單元620b將地址信號向右移位Log2 (M)位，僅將高位輸入到寬位存儲器610b。而且，地址變換單元620b將通過右移而截掉的位輸入到串行/并行變換單元630b及并行/串行變換單元640b。S卩，串行/并行變換單元630b及并行/串行變換單元640b被指定與集中保持了 M樣本的量的數(shù)據(jù)的哪個(gè)位置相當(dāng)。
[0252]在ATSC模式時(shí)，串行/并行變換單元630b不將輸入數(shù)據(jù)變換而直接將其輸入到寬位存儲器610b。
[0253]另外，在OFDM模式時(shí)，串行/并行變換單元630b利用輸入數(shù)據(jù)僅對寬位存儲器610b中的、由地址變換單元620b指定的位置的數(shù)據(jù)進(jìn)行重寫。此時(shí)，需要將其他沒被指定的位置的數(shù)據(jù)按原樣寫回。因此，串行/并行變換單元630b暫時(shí)預(yù)先讀出被指定的地址的數(shù)據(jù)，利用輸入數(shù)據(jù)僅對讀出的Μ樣本的量的數(shù)據(jù)中的被指定的位置的數(shù)據(jù)進(jìn)行重寫而寫回。
[0254]在ATSC模式時(shí)，并行/串行變換單元640b將從寬位存儲器610b輸出的Μ樣本的量的數(shù)據(jù)不變換而直接作為輸出數(shù)據(jù)。
[0255]另外，在0FDM模式時(shí)，并行/串行變換單元640b僅提取從寬位存儲器610b輸出的Μ樣本的量的數(shù)據(jù)中的、由地址變換單元620b指定的位置的數(shù)據(jù)，作為輸出數(shù)據(jù)。
[0256]ATSC/0FDM切換單元650b對地址變換單元620b、串行/并行變換單元630b及并行/串行變換單元640b進(jìn)行ATSC模式/0FDM模式的切換。
[0257]通過這樣的結(jié)構(gòu)，自適應(yīng)均衡器能夠在ATSC系統(tǒng)與0FDM系統(tǒng)中共用寬位存儲器。即，本實(shí)施方式的自適應(yīng)均衡器通過在ATSC那樣的單載波系統(tǒng)的解調(diào)中也有效利用0FDM系統(tǒng)解調(diào)單元的存儲器，從而能夠?qū)崿F(xiàn)與多路模式對應(yīng)的小型的解調(diào)單元。
[0258]此外，圖13所示的結(jié)構(gòu)是不管針對寬位存儲器610b的訪問方法是隨機(jī)的還是連續(xù)的，都能夠?qū)?yīng)的結(jié)構(gòu)。
[0259]另一方面，在將針對存儲器的訪問方法限定為連續(xù)的情況下，如圖14所示，能夠構(gòu)成為可以減少串行/并行變換的頻度。
[0260]如圖14所示，本實(shí)施方式的自適應(yīng)均衡器(未圖示)還具有Μ計(jì)數(shù)器660b作為寬位存儲器610b的數(shù)據(jù)輸入輸出單兀。
[0261 ] 在該結(jié)構(gòu)中，地址變換單元620b將通過上述的右移而被截掉的位輸出到Μ計(jì)數(shù)器660b。
[0262]Μ計(jì)數(shù)器660b在輸入的位(被截掉的位)為零的定時(shí)開始計(jì)數(shù)。而且，每當(dāng)計(jì)數(shù)值到Μ時(shí)，Μ計(jì)數(shù)器660b將表示該定時(shí)的信號輸入到串行/并行變換單元630b及并行/串行變換單元640b。
[0263]串行/并行變換單元630b將連續(xù)的輸入數(shù)據(jù)并行化，根據(jù)來自Μ計(jì)數(shù)器660b的信號輸入定時(shí)(也就是，每Μ樣本1次)，將并行化的數(shù)據(jù)寫入寬位存儲器610b。
[0264]同樣地，并行/串行變換單元640b，根據(jù)來自Μ計(jì)數(shù)器660b的信號輸入定時(shí)(也就是，每Μ樣本1次)，訪問寬位存儲器610b并讀出數(shù)據(jù)。而且，并行/串行變換單元640b將讀出的數(shù)據(jù)1個(gè)樣本1個(gè)樣本地連續(xù)輸出，作為輸出數(shù)據(jù)。
[0265]根據(jù)這樣的結(jié)構(gòu)，能夠抑制針對寬位存儲器610b的訪問次數(shù)，能夠有助于功耗的減少。
[0266]此外，自適應(yīng)均衡器也可以具有將圖13所示的結(jié)構(gòu)與圖14所示的結(jié)構(gòu)組合后的結(jié)構(gòu)。而且，自適應(yīng)均衡器還可以具有根據(jù)針對寬位存儲器610b的訪問方法是隨機(jī)的還是連續(xù)的對數(shù)據(jù)輸入輸出單元的結(jié)構(gòu)進(jìn)行切換的控制單元。
[0267](實(shí)施方式4)
[0268]本發(fā)明實(shí)施方式4是抑制將存儲器-邏輯之間以及存儲器-存儲器之間連接的布線的總條數(shù)的增大的例。
[0269]如上述所述，實(shí)施方式1中，通過分離為多個(gè)系統(tǒng)進(jìn)行并行運(yùn)算，能夠減少必須按每個(gè)塊進(jìn)行的FFT及IFFT的運(yùn)算次數(shù)(參照圖2)。其結(jié)果，實(shí)施方式1緩和了對FFT及IFFT所允許的處理時(shí)間的條件。
[0270]另一方面，為了實(shí)現(xiàn)并行運(yùn)算，不只是邏輯電路，還需要按多個(gè)系統(tǒng)等分地準(zhǔn)備存儲器，電路規(guī)模增大。這時(shí)，存儲器-邏輯之間以及存儲器-存儲器之間的布線復(fù)雜化，布線所需的區(qū)域增大。特別地，如果是圖12所示那樣的結(jié)構(gòu)，則布線的復(fù)雜化明顯。因此，如果是圖12所示那樣的結(jié)構(gòu)，除了面積增大以外，有時(shí)還難以得到所希望的工作速度。另外，例如，如果是FPGA，則布線的絕對數(shù)被限制，有時(shí)不能進(jìn)行布線。
[0271]本實(shí)施方式盡可能地減少布線的復(fù)雜化。圖15是表示本實(shí)施方式的自適應(yīng)均衡器1500的結(jié)構(gòu)的方框圖。
[0272]與圖1的自適應(yīng)均衡器100相比，圖15中，自適應(yīng)均衡器1500增加了第二延遲單元1501。此外，圖15中，對與圖1相同的結(jié)構(gòu)部分標(biāo)以相同的標(biāo)號，并省略其說明。
[0273]第二延遲單兀1501將從第一 FFT單兀103輸入的信號延遲一個(gè)塊大小的量后輸出到第一乘法器105。
[0274]在圖15所示的自適應(yīng)均衡器1500的結(jié)構(gòu)中，第一 FFT單元103的輸出被輸入到第一乘法器105及復(fù)共軛單元104。復(fù)共軛單元104的輸出被輸入到第二乘法器112。在第一乘法器105的運(yùn)算中，將接收信號和濾波器系數(shù)相乘。第一乘法器105的運(yùn)算在所謂的均衡處理的主線系統(tǒng)中進(jìn)行，相對于此，第二乘法器112的運(yùn)算中，將接收信號和誤差相乘，導(dǎo)出濾波器系數(shù)的更新成分。
[0275]在此，為了導(dǎo)出濾波器系數(shù)的更新成分，需要將產(chǎn)生了誤差的定時(shí)的接收信號和誤差相乘。因此，若考慮系數(shù)更新時(shí)的第一延遲單元118中的延遲(需要一個(gè)塊的量)，則如圖15所示，需要在第一 FFT單元103的后級設(shè)置第二延遲單元1501，預(yù)先使輸入信號延遲一個(gè)塊的量。
[0276]圖16是表示本實(shí)施方式中的信號變換單元1600的結(jié)構(gòu)的方框圖。
[0277]與圖3的信號變換單元200相比，圖16的信號變換單元1600中，代替第一寬位存儲器201及第二寬位存儲器207而具有地址空間為2倍的寬位簡單雙端口存儲器(widebit simple dual port memory) 1601。此外，圖16中,對與圖3相同的構(gòu)成部分標(biāo)以相同的標(biāo)號并省略其說明。
[0278]寬位簡單雙端口存儲器1601能夠?qū)Σ煌牡刂吠瑫r(shí)對2M樣本量的信號進(jìn)行讀(Read)和寫(Write)。一般的完全雙端口存儲器也能夠?qū)Σ煌牡刂吠瑫r(shí)進(jìn)行讀(Read)和讀(Read)、或?qū)?Write)和寫(Write)。相對于此,簡單雙端口存儲器只能同時(shí)進(jìn)行讀(Read)和寫(Write)。但是，以比一般的完全雙端口存儲器小的面積實(shí)現(xiàn)簡單雙端口存儲器。
[0279]圖17是表示使用單端口存儲器的自適應(yīng)均衡器1700的電路結(jié)構(gòu)的主要部分的方框圖。圖17表示在如圖2所示那樣利用兩個(gè)系統(tǒng)的FFT及IFFT并行地進(jìn)行處理的情況下使用單端口存儲器的情況。
[0280]使用單端口存儲器的情況下的自適應(yīng)均衡器1700主要具有判定單元108、誤差提取單元109、第一加法器117、第一存儲器1701、第二存儲器1702、第三存儲器1703、第四存儲器1704、第五存儲器1705、第一選擇單元1706、第一數(shù)據(jù)變換單元1707、FFT/IFFT運(yùn)算單元1708、第二數(shù)據(jù)變換單元1709、切換單元1710、第二選擇單元1711、第六存儲器1712、第七存儲器1713、以及FFT運(yùn)算單元1714。此外，圖17中，對與圖15相同的構(gòu)成部分標(biāo)以相同的標(biāo)號并省略其說明。
[0281]第一存儲器1701保存FFT或IFFT中的各階段的運(yùn)算結(jié)果和最終運(yùn)算結(jié)果。
[0282]第二存儲器1702保存FFT或IFFT中的各階段的運(yùn)算結(jié)果和最終運(yùn)算結(jié)果。
[0283]第三存儲器1703保存FFT結(jié)果、IFFT結(jié)果或乘法運(yùn)算結(jié)果。
[0284]第四存儲器1704保存濾波器系數(shù)。
[0285]第五存儲器1705保存濾波器系數(shù)。
[0286]第一選擇單元1706選擇第一存儲器1701、第三存儲器1703、或第五存儲器1705，并進(jìn)行數(shù)據(jù)的讀出或?qū)懭搿?br> [0287]第一數(shù)據(jù)變換單元1707進(jìn)行FFT結(jié)果和時(shí)間常數(shù)之間的乘法運(yùn)算處理、或進(jìn)行復(fù)
共軛等。
[0288]FFT/IFFT運(yùn)算單元1708進(jìn)行FFT運(yùn)算、IFFT運(yùn)算或乘法運(yùn)算。
[0289]第二數(shù)據(jù)變換單元1709進(jìn)行FFT結(jié)果和時(shí)間常數(shù)之間的乘法運(yùn)算處理、或進(jìn)行復(fù)共軛等。
[0290]切換單元1710對從第一加法器117輸入的加法運(yùn)算結(jié)果的向第一選擇單元1706輸出和向第二選擇單元1711輸出，進(jìn)行切換。
[0291]第二選擇單元1711選擇第二存儲器1702或第四存儲器1704，并進(jìn)行數(shù)據(jù)的讀出或?qū)懭搿?br> [0292]第六存儲器1712保存FFT結(jié)果或IFFT結(jié)果。
[0293]第七存儲器1713保存FFT結(jié)果或IFFT結(jié)果。
[0294]FFT運(yùn)算單元1714進(jìn)行FFT運(yùn)算。
[0295]通過對圖17中的第一存儲器1701寫入輸入信號，并將其在所希望的定時(shí)讀出，來實(shí)現(xiàn)與塊間連結(jié)單元102(參照圖15)中進(jìn)行的處理對應(yīng)的處理。在FFT/IFFT運(yùn)算單元1708中對塊間連結(jié)的信號進(jìn)行FFT。FFT/IFFT運(yùn)算單元1708的運(yùn)算與在第一 FFT單元103中進(jìn)行的運(yùn)算對應(yīng)。例如，在進(jìn)行1024點(diǎn)的FFT的情況下，數(shù)據(jù)在第一存儲器1701和第二存儲器1702之間進(jìn)行5個(gè)往返。而且，將進(jìn)行了 FFT后的結(jié)果保存到第一存儲器1701。在第六存儲器1712或第七存儲器1713中保存在FFT運(yùn)算單元1714中實(shí)施FFT得到的結(jié)果。FFT運(yùn)算單元1714的運(yùn)算與在第二 FFT單元111中進(jìn)行的運(yùn)算對應(yīng)。第二乘法器112 (參照圖15)中進(jìn)行的運(yùn)算與以下的運(yùn)算對應(yīng)，即:將保存在第六存儲器1712或第七存儲器1713中的FFT結(jié)果和對保存在第一存儲器1701中的FFT結(jié)果求復(fù)共軛而得到的結(jié)果進(jìn)行乘法運(yùn)算的運(yùn)算。在FFT/IFFT運(yùn)算單元1708中實(shí)施與第二乘法器112中進(jìn)行的乘法運(yùn)算對應(yīng)的乘法運(yùn)算。將該乘法運(yùn)算結(jié)果保存在第三存儲器1703中。這里，F(xiàn)FT/IFFT運(yùn)算單元1708構(gòu)成為，在FFT及IFFT以外的乘法運(yùn)算中，能夠?qū)⒌芜\(yùn)算單元的乘法器共用。圖17中，對于復(fù)共軛，在表示運(yùn)算處理功能的關(guān)系的圖15中由復(fù)共軛單元104進(jìn)行，在表示運(yùn)算電路結(jié)構(gòu)的圖17中由數(shù)據(jù)變換單元1707進(jìn)行。此外，對于保存于第一存儲器1701的數(shù)據(jù)，為了在后述的處理中使用，需要按原樣保持不變。
[0296]在第二數(shù)據(jù)變換單元1709中實(shí)施與第二零插入單元114中進(jìn)行的處理對應(yīng)的處理。FFT/IFFT運(yùn)算單元1708實(shí)施保存于第三存儲器1703的乘法運(yùn)算結(jié)果的FFT。保存于第三存儲器1703的乘法運(yùn)算結(jié)果與第三FFT單元115中的乘法運(yùn)算結(jié)果對應(yīng)。伴隨于第三FFT單元115中的FFT的實(shí)施，數(shù)據(jù)在第三存儲器1703和第一存儲器1701之間進(jìn)行5個(gè)往返。而且，將進(jìn)行FFT而得到的結(jié)果重寫保存于第三存儲器1703。
[0297]在第二數(shù)據(jù)變換單元1709中，將保存于第三存儲器1703的FFT結(jié)果乘以更新后的時(shí)間常數(shù)μ。在此，為了削減電路規(guī)模，通過位移等簡單的處理進(jìn)行乘以時(shí)間常數(shù)μ的運(yùn)算就足夠。因此，在第二數(shù)據(jù)變換單元1709中實(shí)施乘以時(shí)間常數(shù)μ的運(yùn)算。將乘以時(shí)間常數(shù)μ而得到的數(shù)據(jù)與過去的濾波器系數(shù)相加。這里，例如，將過去的濾波器系數(shù)保存于第四存儲器1704。在第一加法器117中，將乘以時(shí)間常數(shù)μ而得到的數(shù)據(jù)與保存于第四存儲器1704的濾波器系數(shù)相加。該加法運(yùn)算結(jié)果通過切換單元1710按每個(gè)塊被切換，而作為濾波器系數(shù)保存于與第四存儲器1704相反一側(cè)的第五存儲器1705。將保存于第五存儲器1705的濾波器系數(shù)乘以保存于第一存儲器1701的運(yùn)算結(jié)果(已經(jīng)實(shí)施的FFT/IFFT運(yùn)算單元1708中的運(yùn)算結(jié)果)。而且，將該乘法運(yùn)算結(jié)果重寫保存于第三存儲器1703。
[0298]將保存于第三存儲器1703的乘法運(yùn)算結(jié)果進(jìn)行IFFT。該IFFT運(yùn)算與在第一 IFFT單元106(參照圖15)中進(jìn)行的運(yùn)算對應(yīng)。另外，通過在FFT/IFFT運(yùn)算單元1708將FFT運(yùn)算的設(shè)定變換為IFFT運(yùn)算的設(shè)定來實(shí)施該IFFT運(yùn)算。為了將FFT運(yùn)算單元作為IFFT運(yùn)算單元而有效利用，將存儲器訪問的地址控制順序設(shè)為與FFT相反即可。伴隨于該IFFT，數(shù)據(jù)在第三存儲器1703和第二存儲器1702之間進(jìn)行5個(gè)往返。將第一 IFFT103中的運(yùn)算結(jié)果重寫保存于第三存儲器1703，并作為進(jìn)行均衡而得到的結(jié)果輸出。另外，為了實(shí)施判定單元108中的判定及誤差提取單元109中的誤差提取，以碼元為單元從第三存儲器1703輸出第一 IFFT103中的運(yùn)算結(jié)果。將提取的誤差保存在FFT運(yùn)算單元1714的系統(tǒng)的第六存儲器1712。FFT運(yùn)算單元1714使數(shù)據(jù)在第六存儲器1712和第七存儲器1713之間進(jìn)行往返而實(shí)施運(yùn)算。FFT運(yùn)算單元1714的運(yùn)算與在第二 FFT單元111中進(jìn)行的運(yùn)算對應(yīng)。將該運(yùn)算結(jié)果保存在第六存儲器1712或第七存儲器1713。如圖2所示那樣，能夠在與FFT/IFFT運(yùn)算單元1708中的運(yùn)算(與第一 FFT103中進(jìn)行的運(yùn)算對應(yīng)的運(yùn)算)相同的定時(shí)并行地進(jìn)行FFT運(yùn)算單元1714中的上述的運(yùn)算。
[0299]圖18是表示本實(shí)施方式的自適應(yīng)均衡器1500的電路結(jié)構(gòu)的主要部分的方框圖。圖18表示使用圖16所示的寬位簡單雙端口存儲器1601的情況。此外，圖18用于說明實(shí)現(xiàn)本實(shí)施方式的自適應(yīng)均衡器1500的電路結(jié)構(gòu)(存儲器及運(yùn)算電路等的連接關(guān)系)。
[0300]圖18所示的自適應(yīng)均衡器1500主要具有判定單元108、誤差提取單元109、第一加法器117、第一存儲器1801、數(shù)據(jù)變換單元1802、第一選擇單元1803、FFT/IFFT運(yùn)算單元1804、第二選擇單元1805、S/P單元1806、第二存儲器1807、以及FFT運(yùn)算單元1808。此外，圖18中，對與圖15相同的構(gòu)成部分標(biāo)以相同的標(biāo)號，并省略其說明。
[0301]第一存儲器1801保存FFT運(yùn)算結(jié)果、IFFT運(yùn)算結(jié)果或?yàn)V波器系數(shù)。
[0302]數(shù)據(jù)變換單元1802進(jìn)行FFT運(yùn)算結(jié)果和時(shí)間常數(shù)之間的乘法運(yùn)算處理、或進(jìn)行復(fù)共軛等。
[0303]第一選擇單元1803選擇從數(shù)據(jù)變換單元1802輸入的數(shù)據(jù)和從第二存儲器1807讀出的數(shù)據(jù)中的任意一者，并輸出到FFT/IFFT運(yùn)算單元1804。
[0304]FFT/IFFT運(yùn)算單元1804進(jìn)行FFT運(yùn)算、IFFT運(yùn)算或乘法運(yùn)算。
[0305]第二選擇單元1805選擇從FFT/IFFT運(yùn)算單元1804輸入的FFT運(yùn)算結(jié)果、或從第一加法器117輸入的加法運(yùn)算結(jié)果,并輸出到第一存儲器1801。
[0306]S/P單元1806將從第一選擇單元1803輸入的數(shù)據(jù)從串行數(shù)據(jù)形式變換為并行數(shù)據(jù)形式并輸出到第一加法器117。
[0307]第二存儲器1807保存FFT結(jié)果或IFFT結(jié)果。
[0308]FFT運(yùn)算單元1808進(jìn)行FFT運(yùn)算或IFFT運(yùn)算。
[0309]若將圖17和圖18進(jìn)行比較，與圖17的結(jié)構(gòu)相比，圖18的結(jié)構(gòu)中存儲器的個(gè)數(shù)被削減(每一個(gè)存儲器的地址空間增大)，布線的集中被緩和。
[0310]具體而言，圖17所示的自適應(yīng)均衡器1700中，如果以將對于對接收信號進(jìn)行FFT而得到的結(jié)果和對濾波器系數(shù)進(jìn)行FFT而得到的結(jié)果保存于各不相同的存儲器組的方式分配了地址，則能夠同時(shí)讀出兩者。但是，自適應(yīng)均衡器1700中，由于將對接收信號進(jìn)行FFT而得到的結(jié)果和對濾波器系數(shù)進(jìn)行FFT而得到的結(jié)果存儲于各不相同的存儲器組，而產(chǎn)生以下的問題。即，自適應(yīng)均衡器1700中，對旋轉(zhuǎn)因子用存儲器的擴(kuò)展地址空間復(fù)制對濾波器系數(shù)進(jìn)行FFT而得到的結(jié)果、或者將保存對濾波器系數(shù)進(jìn)行FFT而得到的結(jié)果的存儲器組的輸出與乘法器413a連接。這時(shí)，存儲器組的輸出通過選擇單元430a與乘法運(yùn)算單元413a連接。這樣，圖17所示的自適應(yīng)均衡器1700中，若將存儲器-存儲器之間或存儲器-邏輯之間進(jìn)行連接，則布線區(qū)域增大。
[0311]另一方面，本實(shí)施方式中，擴(kuò)大寬位簡單雙端口存儲器1601(參照圖16)的地址空間。而且，在本實(shí)施方式中，在與寬位簡單雙端口存儲器1601中的FFT運(yùn)算用、以及IFFT運(yùn)算用的地址空間不同的地址空間保存對濾波器系數(shù)進(jìn)行FFT而得到的更新結(jié)果。由此，本實(shí)施方式只是與同一存儲器組之間的連接，能夠防止布線區(qū)域增大。
[0312]另外，本實(shí)施方式中，將用于使第一 FFT單元103中的運(yùn)算的結(jié)果延遲一個(gè)塊的量的信號保存在將寬位簡單雙端口存儲器1601的地址空間擴(kuò)大了 2倍以上的地址空間。
[0313]并且，本實(shí)施方式中，假定使FFT及IFFT中的蝶形運(yùn)算中使用的乘法器和第一乘法器105共用，使用寬位簡單雙端口存儲器1601。
[0314]圖19是表示本實(shí)施方式的自適應(yīng)均衡器1500的電路結(jié)構(gòu)的變形例的主要部分的方框圖。圖19中，使用寬位簡單雙端口存儲器1601a、1601b，將存儲器訪問次數(shù)設(shè)為一半。
[0315]圖19的結(jié)構(gòu)中，追加了旋轉(zhuǎn)因子用寬位存儲器1902及旋轉(zhuǎn)因子用寄存器群1903。另外，圖19的結(jié)構(gòu)中，與圖5相比，代替第一寬位存儲器201及第二寬位存儲器207而具有地址空間為2倍的寬位簡單雙端口存儲器1601a、1601b。
[0316]此外，圖19中，對于結(jié)構(gòu)與圖5相同的部分標(biāo)以相同的標(biāo)號，并省略其說明。另外，旋轉(zhuǎn)因子用寬位存儲器1902是與旋轉(zhuǎn)因子用寬位存儲器208相同的結(jié)構(gòu)，旋轉(zhuǎn)因子用寄存器群1903是與旋轉(zhuǎn)因子用寄存器群209相同的結(jié)構(gòu)，因此省略其說明。另外，寬位簡單雙端口存儲器1601a、1601b是與寬位簡單雙端口存儲器1601相同的結(jié)構(gòu)，因此省略其說明。
[0317]對于用于保存對濾波器系數(shù)進(jìn)行FFT而得到的數(shù)據(jù)、以及對一個(gè)塊之前的接收信號進(jìn)行FFT而得到的數(shù)據(jù)等的存儲器結(jié)構(gòu)，優(yōu)選將寬位簡單雙端口存儲器1601a、1601b的地址空間擴(kuò)展2倍以上。
[0318]圖20是表示使用單端口存儲器的情況下的自適應(yīng)均衡器的存儲器外圍的結(jié)構(gòu)的方框圖。
[0319]根據(jù)圖20，使用單端口存儲器的自適應(yīng)均衡器主要由第三乘法器116、第一加法器117、存儲FFT結(jié)果的FFT結(jié)果單端口存儲器2001、第一切換單元2002、濾波器系數(shù)存儲用的第一單端口存儲器2003、濾波器系數(shù)存儲用的第二單端口存儲器2004、以及第二切換單元2005構(gòu)成。此外，圖20中，對于結(jié)構(gòu)與圖15相同的部分標(biāo)以相同的標(biāo)號，并省略其說明。
[0320]FFT結(jié)果單端口存儲器2001例如與圖3的第二寬位存儲器207等對應(yīng)。FFT結(jié)果單端口存儲器2001保存所輸入的FFT結(jié)果。
[0321]第一切換單元2002將從第一加法器117輸入的加法運(yùn)算結(jié)果輸出到第一單端口存儲器2003、或者輸出到第二單端口存儲器2004。
[0322]第一單端口存儲器2003保存從第一切換單元2002輸入的FFT結(jié)果。
[0323]第二單端口存儲器2004保存從第一切換單元2002輸入的FFT結(jié)果。
[0324]第二切換單元2005對保存于第一單端口存儲器2003的FFT結(jié)果和保存于第二單端口存儲器2004的FFT結(jié)果進(jìn)行選擇，并輸出到第一加法器117。
[0325]FFT結(jié)果單端口存儲器2001例如與圖3的第二寬位存儲器207等對應(yīng)。FFT結(jié)果單端口存儲器2001中存儲濾波器系數(shù)更新部分的FFT結(jié)果。存儲于FFT結(jié)果單端口存儲器2001中的FFT結(jié)果在系數(shù)更新時(shí)被讀出。第三乘法器116中，將存儲于FFT結(jié)果單端口存儲器2001中FFT結(jié)果乘以被更新的時(shí)間常數(shù)μ。而且，第一加法器117中，將來自存儲了過去的濾波器系數(shù)的FFT結(jié)果的第一單端口存儲器2003或第二單端口存儲器2004的輸出與第三乘法器116中的乘法運(yùn)算結(jié)果相加。將該加法運(yùn)算結(jié)果寫入第一單端口存儲器2003和第二單端口存儲器2004中的、與讀出了的單端口存儲器組相反一側(cè)的存儲器組。
[0326]以塊為單位進(jìn)行第一切換單元2002及第二切換單元2005中的對第一單端口存儲器2003和第二單端口存儲器2004的切換。單端口存儲器由于無法同時(shí)進(jìn)行讀出和寫入，所以在進(jìn)行了讀出的時(shí)鐘周期之后，必須等待寫入的時(shí)鐘周期，這期間，無法進(jìn)行下一個(gè)地址的讀出。因此，在是單端口存儲器的情況下，如果只是一個(gè)存儲器組，則周期數(shù)需要2倍。因此，在處理周期數(shù)的限制嚴(yán)格的情況下，必須構(gòu)成第一單端口存儲器2003和第二單端口存儲器2004這兩個(gè)存儲器組。即，在利用單端口存儲器構(gòu)成自適應(yīng)均衡器的情況下，為了節(jié)約濾波器系數(shù)的更新周期數(shù)，需要準(zhǔn)備第一單端口存儲器2003及第二單端口存儲器2004這多個(gè)存儲器。
[0327]圖21是表示本實(shí)施方式的自適應(yīng)均衡器1500的存儲器的外圍的結(jié)構(gòu)的方框圖。
[0328]在圖21中，自適應(yīng)均衡器1500主要具有第三乘法器116、第一加法器117、存儲FFT結(jié)果的FFT結(jié)果單端口存儲器2101、以及濾波器系數(shù)存儲用的寬位簡單雙端口存儲器2102。此外，圖21中，對于結(jié)構(gòu)與圖15相同的部分標(biāo)以相同的標(biāo)號，并省略其說明。
[0329]FFT結(jié)果單端口存儲器2101保存所輸入的FFT結(jié)果。
[0330]寬位簡單雙端口存儲器2102保存從第一加法器117輸入的加法運(yùn)算結(jié)果。
[0331]如本實(shí)施方式那樣，在使用寬位簡單雙端口存儲器1601的情況下，只是寬位簡單雙端口存儲器2102那樣的一個(gè)存儲器組即可。但是，對于寬位簡單雙端口存儲器2102，地址空間需要為2倍。另外，對于寬位簡單雙端口存儲器2102，按每個(gè)塊對從高位地址讀出并寫入低位地址的情況、和從低位地址讀出并寫入高位地址的情況進(jìn)行切換。
[0332]寬位簡單雙端口存儲器2102中保存第一加法器117中的加法運(yùn)算結(jié)果即濾波器系數(shù)更新部分的FFT結(jié)果。在濾波器系數(shù)更新時(shí)讀出寬位簡單雙端口存儲器2102中保存的FFT結(jié)果。第三乘法器116中，將保存于FFT結(jié)果單端口存儲器2101的FFT結(jié)果乘以被更新的時(shí)間常數(shù)μ。而且，在第一加法器117中，將來自保存有過去的濾波器系數(shù)的FFT結(jié)果的寬位簡單雙端口存儲器2102的輸出、和第三乘法器116中的乘法運(yùn)算結(jié)果相加。將該加法運(yùn)算結(jié)果寫入寬位簡單雙端口存儲器2102。
[0333]本實(shí)施方式中，將寬位簡單雙端口存儲器1601的地址空間、或?qū)捨缓唵坞p端口存儲器1601a、1601b的地址空間擴(kuò)展。由此，本實(shí)施方式能夠?qū)崿F(xiàn)圖21所示的結(jié)構(gòu)，因此，不需要利用單端口存儲器構(gòu)成的情況那樣的新的布線。另外，在是圖19的情況下，在寬位簡單雙端口存儲器1601a側(cè)存儲濾波器系數(shù)更新部分的FFT結(jié)果，在寬位簡單雙端口存儲器1601b側(cè)能夠存儲過去的濾波器系數(shù)的FFT結(jié)果。其結(jié)果，本實(shí)施方式能夠同時(shí)讀出所存儲的FFT結(jié)果和濾波器系數(shù)更新部分，并在進(jìn)行加算運(yùn)算等后，寫入寬位簡單雙端口存儲器1601b。并且，本實(shí)施方式中，能夠同時(shí)從寬位簡單雙端口存儲器1601a和1601b兩者進(jìn)行下一個(gè)地址的讀出，所以不會使周期數(shù)增大。
[0334]在此，本實(shí)施方式中，并不是將濾波器系數(shù)更新部分的FFT結(jié)果及過去的濾波器系數(shù)的FFT結(jié)果的全部存儲在一個(gè)寬位簡單雙端口存儲器。本實(shí)施方式中，將濾波器系數(shù)更新部分的FFT結(jié)果及過去的濾波器系數(shù)的FFT結(jié)果分開存儲在兩個(gè)寬位簡單雙端口存儲器中各一半。為了保存FFT結(jié)果的總數(shù)，需要(1024/M)X2個(gè)的量的地址空間。因此，實(shí)際上，濾波器系數(shù)更新部分的FFT結(jié)果及過去的濾波器系數(shù)的FFT結(jié)果被分開保存在兩個(gè)寬位簡單雙端口存儲器1601a、1601b。
[0335]另外，本實(shí)施方式中，以將寬位簡單雙端口存儲器1601a和寬位簡單雙端口存儲器1601b中的高位側(cè)地址和低位側(cè)地址反轉(zhuǎn)的方式進(jìn)行配置。由此，本實(shí)施方式能夠同時(shí)進(jìn)行濾波器系數(shù)更新數(shù)據(jù)和過去的濾波器系數(shù)數(shù)據(jù)的讀出。
[0336]例如，對于過去的濾波器系數(shù)的FFT結(jié)果，將與高位側(cè)地址對應(yīng)的數(shù)據(jù)保存在寬位簡單雙端口存儲器1601a。另外，將過去的濾波器系數(shù)的FFT結(jié)果的與低位側(cè)地址對應(yīng)的數(shù)據(jù)保存在寬位簡單雙端口存儲器1601b。另一方面，將濾波器系數(shù)更新單元的FFT結(jié)果的與低位地址側(cè)對應(yīng)的數(shù)據(jù)保存在寬位簡單雙端口存儲器1601a。另外，將濾波器系數(shù)更新單元的FFT結(jié)果的與高位側(cè)地址對應(yīng)的數(shù)據(jù)保存在寬位簡單雙端口存儲器1601b。由此，對于低位地址側(cè)的濾波器系數(shù)的更新，能夠從寬位簡單雙端口存儲器1601a讀出被更新的濾波器系數(shù)。同時(shí)，能夠從寬位簡單雙端口存儲器1601b讀出過去的濾波器系數(shù)。對于高位地址側(cè)，同樣能夠從寬位簡單雙端口存儲器1601b讀出被更新的濾波器系數(shù)。同時(shí)，能夠從寬位簡單雙端口存儲器1601a讀出過去的濾波器系數(shù)。
[0337]圖22是表示本實(shí)施方式的自適應(yīng)均衡器1500的電路結(jié)構(gòu)的進(jìn)一步的變形例的主要部分的方框圖。此外，圖22中，對于結(jié)構(gòu)與圖18相同的部分標(biāo)以相同的標(biāo)號，并省略其說明。
[0338]另外，圖22中，存儲器1801a、1801b除了存儲器組數(shù)為2倍以外，具有與第一存儲器1801相同的結(jié)構(gòu)。數(shù)據(jù)變換單元1802a、1802b具有與數(shù)據(jù)變換單元1802相同的結(jié)構(gòu)。選擇單元1803a、1803b具有與第一選擇單元1803相同的結(jié)構(gòu)。選擇單元1805a、1805b具有與第二選擇單元1805相同的結(jié)構(gòu)。存儲器1807a、1807b除了存儲器組數(shù)為2倍以外，具有與第二存儲器1807相同的結(jié)構(gòu)。根據(jù)上述，省略這些結(jié)構(gòu)的說明。
[0339]切換單元2201對將第一加法器117中的加法運(yùn)算結(jié)果的向選擇單元1805a輸出和向選擇單元1805b輸出，進(jìn)行切換。
[0340]選擇單元2202選擇保存于存儲器1801a的數(shù)據(jù)和保存于存儲器1801b的數(shù)據(jù)中的任何一方，輸出到判定單元108，并且輸出到外部。[0341]圖22中，使用簡單雙端口存儲器將存儲器訪問次數(shù)降低到一半。若將圖18和圖22進(jìn)行比較，則，存儲器組數(shù)為2倍，但是存儲器訪問的時(shí)鐘速度與FFT運(yùn)算的蝶形運(yùn)算中需要的時(shí)鐘速度相同即可，能夠期待低功耗化。
[0342]這樣，本實(shí)施方式中，只設(shè)置一個(gè)能夠同時(shí)對不同的地址進(jìn)行2M樣本量的信號的讀出和寫入的寬位簡單雙端口存儲器。由此，本實(shí)施方式能夠抑制將存儲器-邏輯之間及存儲器-存儲器之間連接的布線的總條數(shù)的增大。
[0343]另外，信號變換單元的電路的共用的方式并不限定于以上說明的各實(shí)施方式的例子。例如，自適應(yīng)均衡器也可以是使第一乘法器、第二乘法器、第三乘法器與時(shí)域?yàn)V波器的乘法器共用的結(jié)構(gòu)。
[0344]本發(fā)明的自適應(yīng)均衡器是在頻域進(jìn)行針對時(shí)域信號的自適應(yīng)均衡處理的自適應(yīng)均衡器，具有進(jìn)行快速傅里葉變換和快速傅里葉逆變換中的至少一個(gè)變換的信號變換單元，所述信號變換單元具有:能夠?qū)?M(M為自然數(shù))樣本量的信號進(jìn)行讀寫的存儲器；能夠訪問所述存儲器的2M個(gè)寄存器；M個(gè)蝶形運(yùn)算單元；以及對所述2M個(gè)寄存器和所述Μ個(gè)蝶形運(yùn)算單元之間的連接狀態(tài)進(jìn)行切換的切換控制單元。
[0345]本發(fā)明的自適應(yīng)均衡器在上述結(jié)構(gòu)的基礎(chǔ)上，所述信號變換單元具有兩組由所述存儲器和所述2Μ個(gè)寄存器組成的組，所述切換控制單元以按快速傅里葉變換/快速傅里葉逆變換的每個(gè)階段，使所述存儲器的任務(wù)在輸出用存儲器和輸入用存儲器之間切換的方式，對一個(gè)組的所述2Μ個(gè)寄存器和所述Μ個(gè)蝶形運(yùn)算單元之間的連接狀態(tài)、和另一個(gè)組的所述2Μ個(gè)寄存器和所述Μ個(gè)蝶形運(yùn)算單元之間的連接狀態(tài)進(jìn)行切換。
[0346]本發(fā)明的自適應(yīng)均衡器在上述結(jié)構(gòu)的基礎(chǔ)上，具有:作為進(jìn)行快速傅里葉變換的所述信號變換單元的第一信號變換單元；以及作為對由所述第一信號變換單元進(jìn)行了快速傅里葉變換后的信號進(jìn)行快速傅里葉逆變換的所述信號變換單元的第二信號變換單元，所述第一信號變換單元不實(shí)施快速傅里葉變換中的位反轉(zhuǎn)的重排，所述第二信號變換單元不實(shí)施快速傅里葉逆變換中的位反轉(zhuǎn)的重排。
[0347]本發(fā)明的自適應(yīng)均衡器在上述結(jié)構(gòu)的基礎(chǔ)上，所述信號變換單元還具有:旋轉(zhuǎn)因子用存儲器，其存儲快速傅里葉變換/快速傅里葉逆變換的各階段中的旋轉(zhuǎn)因子，并能夠?qū)Ζ瑯颖玖康男盘栠M(jìn)行讀寫；以及Μ個(gè)旋轉(zhuǎn)因子用寄存器，其能夠訪問所述旋轉(zhuǎn)因子用存儲器，獲得所述旋轉(zhuǎn)因子并交給所述Μ個(gè)蝶形運(yùn)算單元。
[0348]本發(fā)明的自適應(yīng)均衡器在上述結(jié)構(gòu)的基礎(chǔ)上，具有:輸入所述時(shí)域信號，并依次存儲規(guī)定的塊大小的量的存儲單元；將上次存儲的塊和最新的塊連結(jié)的塊間連結(jié)單元；作為對所述塊間連結(jié)單元的輸出進(jìn)行快速傅里葉變換的所述信號變換單元的第一快速傅里葉變換單元；將所述第一快速傅里葉變換單元的輸出與變換為頻域的自適應(yīng)均衡器系數(shù)相乘的第一乘法器；作為對所述第一乘法器的輸出進(jìn)行快速傅里葉逆變換的所述信號變換單元的第一快速傅里葉逆變換單元；從所述第一快速傅里葉逆變換單元的輸出提取最新的信號序列塊的塊提取單元；從所述第一快速傅里葉逆變換單元的輸出提取與理想信號點(diǎn)之間的誤差的誤差提取單元；使提取出的所述誤差的序列中的、所希望的抽頭系數(shù)以外的部分為零的第一零插入單元；作為對所述第二零插入單元的輸出進(jìn)行快速傅里葉變換的所述信號變換單元的第二快速傅里葉變換單元；將所述第一快速傅里葉變換單元的輸出的復(fù)共軛與所述第二快速傅里葉變換單元的輸出相乘的第二乘法器；作為對所述第二乘法器的乘法計(jì)算結(jié)果進(jìn)行快速傅里葉逆變換的所述信號處理單元的第二快速傅里葉逆變換單元；使所述第二快速傅里葉逆變換單元的輸出中的、所希望的抽頭系數(shù)以外的部分為零的零插入單元；作為對所述第二零插入單元的輸出進(jìn)行快速傅里葉變換的所述信號處理單元的第三快速傅里葉變換單元；將所述第三快速傅里葉變換單元的輸出與規(guī)定的系數(shù)相乘的第三乘法器；以及對所述第三乘法器的輸出進(jìn)行累積的累積單元。
[0349]本發(fā)明的自適應(yīng)均衡器在上述結(jié)構(gòu)的基礎(chǔ)上，還具有對所述第一快速傅里葉逆變換單元的輸出進(jìn)行決策反饋型均衡處理的時(shí)域?yàn)V波單元，所述第一快速傅里葉變換單元、所述第二快速傅里葉變換單元、所述第三快速傅里葉變換單元、所述第一快速傅里葉逆變換單元及所述第二快速傅里葉逆變換單元的所述蝶形運(yùn)算器中使用的乘法器的至少一個(gè)與所述時(shí)域?yàn)V波單元的卷積運(yùn)算用乘法器共用。
[0350]本發(fā)明的自適應(yīng)均衡器在上述結(jié)構(gòu)的基礎(chǔ)上，所述第一快速傅里葉變換單元、所述第二快速傅里葉變換單元、所述第三快速傅里葉變換單元、所述第一快速傅里葉逆變換單元及所述第二快速傅里葉逆變換單元的所述蝶形運(yùn)算器中使用的乘法器的至少一個(gè)與所述第一乘法器、所述第二乘法器、所述第三乘法器的至少一個(gè)共用。
[0351]本發(fā)明的自適應(yīng)均衡器在上述結(jié)構(gòu)的基礎(chǔ)上，還具有對所述第一快速傅里葉逆變換單元的輸出進(jìn)行決策反饋型均衡處理的時(shí)域?yàn)V波單元，所述第一快速傅里葉變換單元、所述第二快速傅里葉變換單元、所述第三快速傅里葉變換單元、所述第一快速傅里葉逆變換單元及所述第二快速傅里葉逆變換單元的所述寄存器的至少一個(gè)與所述時(shí)域?yàn)V波單元的寄存器共用。
[0352]本發(fā)明的自適應(yīng)均衡器在上述結(jié)構(gòu)的基礎(chǔ)上，該自適應(yīng)均衡器設(shè)置于具備多載波方式解調(diào)單元的接收裝置中，所述存儲器與所述多載波方式解調(diào)單元的存儲器共用。
[0353]本發(fā)明的自適應(yīng)均衡器在上述結(jié)構(gòu)的基礎(chǔ)上，還具有:輸入輸出單元，其包括地址變換單元、串行/并行變換單元以及并行/串行變換單元，并對所述存儲器的信號的輸入輸出進(jìn)行控制；以及控制單元，其根據(jù)針對所述存儲器的訪問方法是隨機(jī)的還是連續(xù)的，對所述輸入輸出單元的結(jié)構(gòu)進(jìn)行切換。
[0354]本發(fā)明的自適應(yīng)均衡器在上述結(jié)構(gòu)的基礎(chǔ)上，在針對所述存儲器的訪問方法是隨機(jī)的情況下的寫入模式中，所述輸入輸出單元在進(jìn)行寫入之前從所述存儲器讀出2M樣本量的數(shù)據(jù)，只對所述存儲器的規(guī)定的位置進(jìn)行數(shù)據(jù)的重寫。
[0355]本發(fā)明的自適應(yīng)均衡器在上述結(jié)構(gòu)的基礎(chǔ)上，所述信號變換單元具有能夠同時(shí)對各個(gè)不同的地址進(jìn)行所述2M樣本量的信號的讀出和寫入的一個(gè)所述存儲器。
[0356]在2011年10月17日提出的日本專利申請?zhí)卦?011-227922號中包含的說明書、附圖及摘要的公開內(nèi)容全部引用于本申請。
[0357]工業(yè)實(shí)用性
[0358]本發(fā)明作為在頻域進(jìn)行針對時(shí)域信號的自適應(yīng)均衡處理的自適應(yīng)均衡器中能夠抑制電路規(guī)模的增大及工作時(shí)鐘頻率的增加的自適應(yīng)均衡器是有用的。特別地，本發(fā)明對于 ATSC 等中采用的、與多值 VSB (Vestigial SidebandVestigial Sideband:殘留邊帶)調(diào)制對應(yīng)的接收裝置的自適應(yīng)均衡器是適宜的。另外，本發(fā)明在無線傳輸?shù)淖赃m應(yīng)均衡器以夕卜，對于需要多個(gè)抽頭數(shù)的語音回波抵消器、噪聲消除器等各種數(shù)字自適應(yīng)均衡器是適宜的。
【權(quán)利要求】
1.自適應(yīng)均衡器，其在頻域進(jìn)行針對時(shí)域信號的自適應(yīng)均衡處理，該自適應(yīng)均衡器具有進(jìn)行快速傅里葉變換和快速傅里葉逆變換中的至少一個(gè)變換的信號變換單元，所述信號變換單元具有:存儲器，其能夠?qū)?M樣本量的信號進(jìn)行讀寫，其中Μ為自然數(shù)；能夠訪問所述存儲器的2Μ個(gè)寄存器；Μ個(gè)蝶形運(yùn)算單元；以及切換控制單元，其對所述2Μ個(gè)寄存器和所述Μ個(gè)蝶形運(yùn)算單元之間的連接狀態(tài)進(jìn)行切換。
2.如權(quán)利要求1所述的自適應(yīng)均衡器，所述信號變換單元具有兩組由所述存儲器和所述2Μ個(gè)寄存器組成的組，所述切換控制單元以按快速傅里葉變換/快速傅里葉逆變換的每個(gè)階段，使所述存儲器的任務(wù)在輸出用存儲器和輸入用存儲器之間切換的方式，對一個(gè)組的所述2Μ個(gè)寄存器和所述Μ個(gè)蝶形運(yùn)算單元之間的連接狀態(tài)、和另一個(gè)組的所述2Μ個(gè)寄存器和所述Μ個(gè)蝶形運(yùn)算單元之間的連接狀態(tài)進(jìn)行切換。
3.如權(quán)利要求2所述的自適應(yīng)均衡器，具有:作為進(jìn)行快速傅里葉變換的所述信號變換單元的第一信號變換單元；以及作為對由所述第一信號變換單元進(jìn)行了快速傅里葉變換后的信號進(jìn)行快速傅里葉逆變換的所述信號變換單元的第二信號變換單元，所述第一信號變換單元不實(shí)施快速傅里葉變換中的位反轉(zhuǎn)的重排， 所述第二信號變換單元不實(shí)施快速傅里葉逆變換中的位反轉(zhuǎn)的重排。
4.如權(quán)利要求1所述的自適應(yīng)均衡器，所述信號變換單元還具有:旋轉(zhuǎn)因子用存儲器，其存儲快速傅里葉變換/快速傅里葉逆變換的各階段中的旋轉(zhuǎn)因子，并能夠?qū)Ζ瑯颖玖康男盘栠M(jìn)行讀寫；以及Μ個(gè)旋轉(zhuǎn)因子用寄存器，其能夠訪問所述旋轉(zhuǎn)因子用存儲器，獲得所述旋轉(zhuǎn)因子并交給所述Μ個(gè)蝶形運(yùn)算單元。
5.如權(quán)利要求1所述的自適應(yīng)均衡器，具有:輸入所述時(shí)域信號，并依次存儲規(guī)定的塊大小的量的存儲單元；將上次存儲的塊和最新的塊連結(jié)的塊間連結(jié)單元；作為對所述塊間連結(jié)單元的輸出進(jìn)行快速傅里葉變換的所述信號變換單元的第一快速傅里葉變換單元；將所述第一快速傅里葉變換單元的輸出與變換為頻域的自適應(yīng)均衡器系數(shù)相乘的第一乘法器；作為對所述第一乘法器的輸出進(jìn)行快速傅里葉逆變換的所述信號變換單元的第一快速傅里葉逆變換單元；從所述第一快速傅里葉逆變換單元的輸出提取最新的信號序列塊的塊提取單元；從所述第一快速傅里葉逆變換單元的輸出提取與理想信號點(diǎn)之間的誤差的誤差提取單元；使提取出的所述誤差的序列中的、所希望的抽頭系數(shù)以外的部分為零的第一零插入單元; 作為對所述第二零插入單元的輸出進(jìn)行快速傅里葉變換的所述信號變換單元的第二快速傅里葉變換單元； 將所述第一快速傅里葉變換單元的輸出的復(fù)共軛與所述第二快速傅里葉變換單元的輸出相乘的第二乘法器； 作為對所述第二乘法器的乘法計(jì)算結(jié)果進(jìn)行快速傅里葉逆變換的所述信號處理單元的第二快速傅里葉逆變換單元； 使所述第二快速傅里葉逆變換單元的輸出中的、所希望的抽頭系數(shù)以外的部分為零的零插入單元； 作為對所述第二零插入單元的輸出進(jìn)行快速傅里葉變換的所述信號處理單元的第三快速傅里葉變換單元； 將所述第三快速傅里葉變換單元的輸出與規(guī)定的系數(shù)相乘的第三乘法器；以及 對所述第三乘法器的輸出進(jìn)行累積的累積單元。
6.如權(quán)利要求5所述的自適應(yīng)均衡器， 還具有對所述第一快速傅里葉逆變換單元的輸出進(jìn)行決策反饋型均衡處理的時(shí)域?yàn)V波單元， 所述第一快速傅里葉變換單元、所述第二快速傅里葉變換單元、所述第三快速傅里葉變換單元、所述第一快速傅里葉逆變換單元及所述第二快速傅里葉逆變換單元的所述蝶形運(yùn)算器中使用的乘法器的至少一個(gè)與所述時(shí)域?yàn)V波單元的卷積運(yùn)算用乘法器共用。
7.如權(quán)利要求5所述的自適應(yīng)均衡器， 所述第一快速傅里葉變換單元、所述第二快速傅里葉變換單元、所述第三快速傅里葉變換單元、所述第一快速傅里葉逆變換單元及所述第二快速傅里葉逆變換單元的所述蝶形運(yùn)算器中使用的乘法器的至少一個(gè)與所述第一乘法器、所述第二乘法器、所述第三乘法器的至少一個(gè)共用。
8.如權(quán)利要求5所述的自適應(yīng)均衡器， 還具有對所述第一快速傅里葉逆變換單元的輸出進(jìn)行決策反饋型均衡處理的時(shí)域?yàn)V波單元， 所述第一快速傅里葉變換單元、所述第二快速傅里葉變換單元、所述第三快速傅里葉變換單元、所述第一快速傅里葉逆變換單元及所述第二快速傅里葉逆變換單元的所述寄存器的至少一個(gè)與所述時(shí)域?yàn)V波單元的寄存器共用。
9.如權(quán)利要求1所述的自適應(yīng)均衡器， 該自適應(yīng)均衡器設(shè)置于具備多載波方式解調(diào)單元的接收裝置中， 所述存儲器與所述多載波方式解調(diào)單元的存儲器共用。
10.如權(quán)利要求9所述的自適應(yīng)均衡器，還具有: 輸入輸出單元，其包括地址變換單元、串行/并行變換單元以及并行/串行變換單元，并對所述存儲器的信號的輸入輸出進(jìn)行控制；以及 控制單元，其根據(jù)針對所述存儲器的訪問方法是隨機(jī)的還是連續(xù)的，對所述輸入輸出單元的結(jié)構(gòu)進(jìn)行切換。
11.如權(quán)利要求9所述的自適應(yīng)均衡器，在針對所述存儲器的訪問方法是隨機(jī)的情況下的寫入模式中，所述輸入輸出單元在進(jìn)行寫入之前從所述存儲器讀出2M樣本量的數(shù)據(jù)，只對所述存儲器的規(guī)定的位置進(jìn)行數(shù)據(jù)的重寫。
12.如權(quán)利要求1所述的自適應(yīng)均衡器，所述信號變換單元具有能夠同時(shí)對各個(gè)不同的地址進(jìn)行所述2M樣本量的信號的讀出和寫入的一個(gè)所述存儲器。
【文檔編號】H04J11/00GK103733192SQ201280040211
【公開日】2014年4月16日 申請日期:2012年6月29日 優(yōu)先權(quán)日:2011年10月17日
【發(fā)明者】四方英邦, 松岡昭彥, 丸山貴司 申請人:松下電器產(chǎn)業(yè)株式會社