專利名稱：一種自動收發(fā)控制rs485通信電路的制作方法
技術領域：
—種自動收發(fā)控制RS485通信電路技術領域[0001]本實用新型涉及通信電路技術領域，特別涉及一種自動收發(fā)控制RS485通信電路。
背景技術：
[0002]RS-485接口由于具有良好的抗噪音干擾性，傳輸距離長及多站傳輸能力等優(yōu)點， 因此其成為首選的串行接口。其接口的最大傳輸距離可達1200米，可組成半雙工或全雙工網絡，采用屏蔽雙絞線傳輸，接口連接器采用DB-9的9芯插頭座。允許連接多達256個節(jié)點數。常見的RS485通信芯片具有如下管腳數據輸出端R0、數據輸入端DI，RO的使能端 /RE、DI的使能端DE以及數據輸入輸出端A和B，同時RS485芯片采用發(fā)送優(yōu)先原則，只要 DE端為高電平，那么無論/RE端電平狀態(tài)如何，RS485芯片都工作在發(fā)送狀態(tài)，只有當DE和 /RE兩端都為低電平時，芯片才工作在接收狀態(tài)。[0003]現有技術中，通常將/RE端和DE端兩引腳連接在一起并同時與一個收發(fā)控制信號連接，如圖I所示，當收發(fā)控制信號為高電平時，DE有效，芯片處于發(fā)送狀態(tài)，當控制器向這兩端輸入低電平時，/RE有效，芯片處于接收狀態(tài)。從原理上講這種接法簡單可行。但在實際應用中，當DE和/RE兩端同時由高電平轉為低電平時，芯片會立刻由發(fā)送狀態(tài)轉為接收狀態(tài)，由于數據傳輸會有延時，此時發(fā)送出去的數據還在A、B兩端甚至還在芯片內，所以 RS485芯片會接收到一小段剛發(fā)送出去的電平信號，成為一段干擾信號。要濾除這個干擾信號采用一般的電容濾波效果不太顯，往往需要采用一些三極管、光耦之類的器件，不僅大大增加了成本，而且當需要傳輸的數據頻率較高時還會受到光耦和三極管開關速度的限制。發(fā)明內容[0004]本實用新型的目的在于避免上述現有技術中的不足之處而提供一種能夠有效消除通信芯片RS485收發(fā)狀態(tài)改變時由于數據延時產生的干擾信號的自動收發(fā)控制RS485通 Ih電路。[0005]本實用新型的目的通過以下技術方案實現[0006]提供了一種自動收發(fā)控制RS485通信電路，包括向外輸出TTL電平的TTL電平信號輸出端Rx、接收外部TTL電平的TTL電平信號輸入端Tx、發(fā)送收/發(fā)控制信號的收/發(fā)控制信號端E以及通信芯片RS485，所述通信芯片RS48的數據輸出端RO與TTL電平信號輸出端Rx連接，所述數據輸入端DI與TTL電平信號輸入端Tx連接，所述數據輸出端RO的使能端/RE和所述通信芯片RS48的數據輸入端DI的使能端DE與收發(fā)控制信號端E連接， 所述使能端/RE與使能端DE之間連接有使使能端/RE的跳變信號延遲于使能端DE的跳變信號的下降沿延時電路。[0007]其中，所述下降沿延時電路包括儲能電容Cl、釋能電阻Rl以及在儲能電容Cl釋能時隔離使能端/RE和使能端DE的隔離二極管Dl。[0008]其中，在所述通信芯片RS485的數據輸入輸出端A和數據輸入輸出端B之間連接有瞬態(tài)電壓抑制二極管D3，所述數據輸入輸出端A與電源地之間連接有瞬態(tài)電壓抑制二極管D4，所述數據輸入輸出端B與電源地之間連接有瞬態(tài)電壓抑制二極管D2。[0009]本實用新型的有益效果在收發(fā)控制信號端E由高電平轉為低電平時，由于延時電路的存在，使能端/RE由高電平降到低電平的閥值的過程延后于使能端DE，即通信芯片 RS485由發(fā)送狀態(tài)轉為接收狀態(tài)之間存在一段時隙，在該時隙中，使能端/RE為高電平，使能端DE為低電平，通信芯片RS485既不處于發(fā)送狀態(tài)也不處于接收狀態(tài)，使其待發(fā)送數據順利從其輸入輸出端發(fā)送出去，保證在通信芯片RS485轉為接收狀態(tài)時數據輸入輸出端的數據為需要接收的數據而非由于延時而停留在數據輸入輸出端的待發(fā)送數據，有效避免了通信芯片RS485從發(fā)送狀態(tài)轉為接收狀態(tài)時由于數據傳輸存在延時導致通信芯片RS485會接收到一小段待發(fā)送數據，產生一段干擾信號。本電路結構簡單，所需元件少，成本低。同時效果明顯，不受數據頻率影響。


[0010]利用附圖對本實用新型作進一步說明，但附圖中的實施例不構成對本實用新型的任何限制，對于本領域的普通技術人員，在不付出創(chuàng)造性勞動的前提下，還可以根據以下附圖獲得其它的附圖。[0011]圖I是現有技術的電路圖。[0012]圖2是本實用新型一種自動收發(fā)控制RS485通信電路的實施例的電路圖。
具體實施方式
[0013]結合以下實施例對本實用新型作進一步描述。[0014]本實用新型一種自動收發(fā)控制RS485通信電路的具體實施方式
，如圖2所示，包括向外輸出TTL電平的TTL電平信號輸出端Rx、接收外部TTL電平的TTL電平信號輸入端Tx、發(fā)送收/發(fā)控制信號的收/發(fā)控制信號端E以及通信芯片RS485，所述通信芯片RS48 的數據輸出端RO與TTL電平信號輸出端Rx連接，所述數據輸入端DI與TTL電平信號輸入端Tx連接，所述數據輸出端RO的使能端/RE和所述通信芯片RS48的數據輸入端DI的使能端DE與收/發(fā)控制信號端E連接,所述使能端/RE與使能端DE之間連接有使使能端 /RE的跳變信號延遲于使能端DE的跳變信號的下降沿延時電路I。[0015]在收/發(fā)控制信號端E由高電平轉為低電平時，由于延時電路的存在，使能端/RE 由高電平降到低電平的閥值的過程延后于DE，即及使能端/RE-使能端DE的電平變化過程為由高-高轉變?yōu)楦?低，再轉變?yōu)榈?低，而現有技術使能端/RE-使能端DE的電平變化過程為由高-高直接轉變?yōu)榈?低；可見本實施例中通信芯片RS485在由發(fā)送狀態(tài)轉為接收狀態(tài)期間存在一段時隙，在該時隙中，使能端/RE為高電平，使能端DE為低電平，通信芯片RS485既不處于發(fā)送狀態(tài)也不處于接收狀態(tài)，使其待發(fā)送數據順利數據從其輸入輸出端 A和數據輸入輸出端B發(fā)送出去，保證在通信芯片RS485轉為接收狀態(tài)時數據輸入輸出端A 和數據輸入輸出端B的數據為需要接收的數據而非由于延時而停留在數據輸入輸出端A和數據輸入輸出端B的待發(fā)送數據。另一方面，當收/發(fā)控制信號端E端輸出由低電平轉為高電平時，即使使能端/RE的低電平會維持一小段時間，但使能端DE早已為高電平，根據發(fā)送優(yōu)先的原則，不管使能端/RE電平狀態(tài)如何，只要使能端DE為高電平，則通信芯片RS485工作在發(fā)送狀態(tài)。所以，當收/發(fā)控制信號端E端輸出由低電平轉為高電平時，輸入輸出端 A和數據輸入輸出端B也不會接收到剛發(fā)送出去的信號。因此本電路能夠有效避免了通信芯片RS485從發(fā)送狀態(tài)轉為接收狀態(tài)時由于數據傳輸存在延時導致通信芯片RS485會接收到一小段待發(fā)送數據，產生一段干擾信號。本電路結構簡單，所需元件少，成本低。同時效果明顯，不受數據頻率影響。[0016]其中，所述下降沿延時電路I包括儲能電容Cl、釋能電阻Rl以及在儲能電容Cl釋能時隔離使能端/RE和使能端DE的隔離二極管Dl。在收/發(fā)控制信號端E的電平產生跳變時，儲能電容的充放電能夠使對使能端/RE的電平延遲跳變，同時隔離二極管Dl能夠在使能端/RE由高電平逐步變?yōu)榈碗娖綍r，即儲能電容Cl放電釋能時隔離該延時信號，使使能端/RE的電平信號和使能端DE的電平信號之間存在延時。[0017]其中，在所述通信芯片RS485的數據輸入輸出端A和數據輸入輸出端B之間連接有瞬態(tài)電壓抑制二極管D3，所述數據輸入輸出端A與電源地之間連接有瞬態(tài)電壓抑制二極管D4，所述數據輸入輸出端B與電源地之間連接有瞬態(tài)電壓抑制二極管D2。本部分電路加強了通信芯片RS485的數據輸入輸出端A和數據輸入輸出端B的抗干擾能力，改善電路的總體通信效果。同時也保護了本電路的電子元件。[0018]最后應當說明的是，以上實施例僅用以說明本實用新型的技術方案，而非對本實用新型保護范圍的限制，盡管參照較佳實施例對本實用新型作了詳細地說明，本領域的普通技術人員應當理解，可以對本實用新型的技術方案進行修改或者等同替換，而不脫離本實用新型技術方案的實質和范圍。
權利要求1.一種自動收發(fā)控制RS485通信電路，包括向外輸出TTL電平的TTL電平信號輸出端Rx、接收外部TTL電平的TTL電平信號輸入端Tx、發(fā)送收/發(fā)控制信號的收/發(fā)控制信號端E以及通信芯片RS485，所述通信芯片RS48的數據輸出端RO與TTL電平信號輸出端Rx連接，所述數據輸入端DI與TTL電平信號輸入端Tx連接，所述數據輸出端RO的使能端/RE和所述通信芯片RS48的數據輸入端DI的使能端DE與收發(fā)控制信號端E連接，其特征在于所述使能端/RE與使能端DE之間連接有使使能端/RE的跳變信號延遲于使能端DE的跳變信號的下降沿延時電路(I)。
2.如權利要求I所述的一種自動收發(fā)控制RS485通信電路，其特征在于所述下降沿延時電路(I)包括儲能電容Cl、釋能電阻Rl以及在儲能電容Cl釋能時隔離使能端/RE和使能端DE的隔離二極管Dl。
3.如權利要求I所述的一種自動收發(fā)控制RS485通信電路，其特征在于在所述通信芯片RS485的數據輸入輸出端A和數據輸入輸出端B之間連接有瞬態(tài)電壓抑制二極管D3，所述數據輸入輸出端A與電源地之間連接有瞬態(tài)電壓抑制二極管D4，所述數據輸入輸出端B與電源地之間連接有瞬態(tài)電壓抑制二極管D2。
專利摘要本實用新型涉及通信電路技術領域，特別涉及一種自動收發(fā)控制RS485通信電路。包括通信芯片RS485，所述通信芯片RS48的所述數據輸出端R0的使能端/RE和所述通信芯片RS48的數據輸入端DI的使能端DE與收發(fā)控制信號端E連接，所述使能端/RE與使能端DE之間連接有使使能端/RE的跳變信號延遲與使能端DE的跳變信號的下降沿延時電路，有效避免了通信芯片RS485從發(fā)送狀態(tài)轉為接收狀態(tài)時由于數據傳輸存在延時導致通信芯片RS485會接收到一小段待發(fā)送數據，產生一段干擾信號。本電路結構簡單，所需元件少，成本低。同時效果明顯，不受數據頻率影響。
文檔編號H04B3/30GK202818284SQ20122049835
公開日2013年3月20日 申請日期2012年9月27日 優(yōu)先權日2012年9月27日
發(fā)明者方曉云, 廖松榮 申請人:廣東易事特電源股份有限公司