專利名稱：一種自動(dòng)收發(fā)控制rs485通信電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信電路技術(shù)領(lǐng)域，特別涉及一種自動(dòng)收發(fā)控制RS485通信電路。
背景技術(shù)：
RS-485接口由于具有良好的抗噪音干擾性，傳輸距離長(zhǎng)及多站傳輸能力等優(yōu)點(diǎn)，因此其成為首選的串行接口。其接口的最大傳輸距離可達(dá)1200米，可組成半雙工或全雙工網(wǎng)絡(luò)，采用屏蔽雙絞線傳輸，接口連接器采用DB-9的9芯插頭座。允許連接多達(dá)256個(gè)節(jié)點(diǎn)數(shù)。常見(jiàn)的RS485通信芯片具有如下管腳數(shù)據(jù)輸出端R0、數(shù)據(jù)輸入端DI，RO的使能端/RE、DI的使能端DE以及數(shù)據(jù)輸入輸出端A和B，同時(shí)RS485芯片采用發(fā)送優(yōu)先原則，只要DE端為高電平，那么無(wú)論/RE端電平狀態(tài)如何，RS485芯片都工作在發(fā)送狀態(tài)，只有當(dāng)DE和/RE兩端都為低電平時(shí)，芯片才工作在接收狀態(tài)。
現(xiàn)有技術(shù)中，通常將/RE端和DE端兩引腳連接在一起并同時(shí)與一個(gè)收發(fā)控制信號(hào)連接，如圖I所示，當(dāng)收發(fā)控制信號(hào)為高電平時(shí)，DE有效，芯片處于發(fā)送狀態(tài)，當(dāng)控制器向這兩端輸入低電平時(shí)，/RE有效，芯片處于接收狀態(tài)。從原理上講這種接法簡(jiǎn)單可行。但在實(shí)際應(yīng)用中，當(dāng)DE和/RE兩端同時(shí)由高電平轉(zhuǎn)為低電平時(shí)，芯片會(huì)立刻由發(fā)送狀態(tài)轉(zhuǎn)為接收狀態(tài)，由于數(shù)據(jù)傳輸會(huì)有延時(shí)，此時(shí)發(fā)送出去的數(shù)據(jù)還在A、B兩端甚至還在芯片內(nèi)，所以RS485芯片會(huì)接收到一小段剛發(fā)送出去的電平信號(hào)，成為一段干擾信號(hào)。要濾除這個(gè)干擾信號(hào)采用一般的電容濾波效果不太顯，往往需要采用一些三極管、光耦之類的器件，不僅大大增加了成本，而且當(dāng)需要傳輸?shù)臄?shù)據(jù)頻率較高時(shí)還會(huì)受到光耦和三極管開(kāi)關(guān)速度的限制。

發(fā)明內(nèi)容
本發(fā)明的目的在于避免上述現(xiàn)有技術(shù)中的不足之處而提供一種能夠有效消除通信芯片RS485收發(fā)狀態(tài)改變時(shí)由于數(shù)據(jù)延時(shí)產(chǎn)生的干擾信號(hào)的自動(dòng)收發(fā)控制RS485通信電路。本發(fā)明的目的通過(guò)以下技術(shù)方案實(shí)現(xiàn)
提供了一種自動(dòng)收發(fā)控制RS485通信電路，包括向外輸出TTL電平的TTL電平信號(hào)輸出端Rx、接收外部TTL電平的TTL電平信號(hào)輸入端Tx、發(fā)送收/發(fā)控制信號(hào)的收/發(fā)控制信號(hào)端E以及通信芯片RS485，所述通信芯片RS48的數(shù)據(jù)輸出端RO與TTL電平信號(hào)輸出端Rx連接，所述數(shù)據(jù)輸入端DI與TTL電平信號(hào)輸入端Tx連接，所述數(shù)據(jù)輸出端RO的使能端/RE和所述通信芯片RS48的數(shù)據(jù)輸入端DI的使能端DE與收發(fā)控制信號(hào)端E連接，所述使能端/RE與使能端DE之間連接有使使能端/RE的跳變信號(hào)延遲于使能端DE的跳變信號(hào)的下降沿延時(shí)電路。其中，所述下降沿延時(shí)電路包括儲(chǔ)能電容Cl、釋能電阻Rl以及在儲(chǔ)能電容Cl釋能時(shí)隔離使能端/RE和使能端DE的隔離二極管Dl。其中，在所述通信芯片RS485的數(shù)據(jù)輸入輸出端A和數(shù)據(jù)輸入輸出端B之間連接有瞬態(tài)電壓抑制二極管D3，所述數(shù)據(jù)輸入輸出端A與電源地之間連接有瞬態(tài)電壓抑制二極管D4，所述數(shù)據(jù)輸入輸出端B與電源地之間連接有瞬態(tài)電壓抑制二極管D2。本發(fā)明的有益效果在收發(fā)控制信號(hào)端E由高電平轉(zhuǎn)為低電平時(shí)，由于延時(shí)電路的存在，使能端/RE由高電平降到低電平的閥值的過(guò)程延后于使能端DE，即通信芯片RS485由發(fā)送狀態(tài)轉(zhuǎn)為接收狀態(tài)之間存在一段時(shí)隙，在該時(shí)隙中，使能端/RE為高電平，使能端DE為低電平，通信芯片RS485既不處于發(fā)送狀態(tài)也不處于接收狀態(tài)，使其待發(fā)送數(shù)據(jù)順利從其輸入輸出端發(fā)送出去，保證在通信芯片RS485轉(zhuǎn)為接收狀態(tài)時(shí)數(shù)據(jù)輸入輸出端的數(shù)據(jù)為需要接收的數(shù)據(jù)而非由于延時(shí)而停留在數(shù)據(jù)輸入輸出端的待發(fā)送數(shù)據(jù)，有效避免了通信芯片RS485從發(fā)送狀態(tài)轉(zhuǎn)為接收狀態(tài)時(shí)由于數(shù)據(jù)傳輸存在延時(shí)導(dǎo)致通信芯片RS485會(huì)接收到一小段待發(fā)送數(shù)據(jù)，產(chǎn)生一段干擾信號(hào)。本電路結(jié)構(gòu)簡(jiǎn)單，所需元件少，成本低。同時(shí)效果明顯，不受數(shù)據(jù)頻率影響。


利用附圖對(duì)本發(fā)明作進(jìn)一步說(shuō)明，但附圖中的實(shí)施例不構(gòu)成對(duì)本發(fā)明的任何限制，對(duì)于本領(lǐng)域的普通技術(shù)人員，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)以下附圖獲得 其它的附圖。圖I是現(xiàn)有技術(shù)的電路圖。圖2是本發(fā)明一種自動(dòng)收發(fā)控制RS485通信電路的實(shí)施例的電路圖。
具體實(shí)施例方式結(jié)合以下實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述。本發(fā)明一種自動(dòng)收發(fā)控制RS485通信電路的具體實(shí)施方式
，如圖2所示，包括向外輸出TTL電平的TTL電平信號(hào)輸出端Rx、接收外部TTL電平的TTL電平信號(hào)輸入端Tx、發(fā)送收/發(fā)控制信號(hào)的收/發(fā)控制信號(hào)端E以及通信芯片RS485，所述通信芯片RS48的數(shù)據(jù)輸出端RO與TTL電平信號(hào)輸出端Rx連接，所述數(shù)據(jù)輸入端DI與TTL電平信號(hào)輸入端Tx連接，所述數(shù)據(jù)輸出端RO的使能端/RE和所述通信芯片RS48的數(shù)據(jù)輸入端DI的使能端DE與收/發(fā)控制信號(hào)端E連接，所述使能端/RE與使能端DE之間連接有使使能端/RE的跳變信號(hào)延遲于使能端DE的跳變信號(hào)的下降沿延時(shí)電路I。在收/發(fā)控制信號(hào)端E由高電平轉(zhuǎn)為低電平時(shí)，由于延時(shí)電路的存在，使能端/RE由高電平降到低電平的閥值的過(guò)程延后于DE，即及使能端/RE-使能端DE的電平變化過(guò)程為由高-高轉(zhuǎn)變?yōu)楦?低，再轉(zhuǎn)變?yōu)榈?低，而現(xiàn)有技術(shù)使能端/RE-使能端DE的電平變化過(guò)程為由高-高直接轉(zhuǎn)變?yōu)榈?低；可見(jiàn)本實(shí)施例中通信芯片RS485在由發(fā)送狀態(tài)轉(zhuǎn)為接收狀態(tài)期間存在一段時(shí)隙，在該時(shí)隙中，使能端/RE為高電平，使能端DE為低電平，通信芯片RS485既不處于發(fā)送狀態(tài)也不處于接收狀態(tài)，使其待發(fā)送數(shù)據(jù)順利數(shù)據(jù)從其輸入輸出端A和數(shù)據(jù)輸入輸出端B發(fā)送出去，保證在通信芯片RS485轉(zhuǎn)為接收狀態(tài)時(shí)數(shù)據(jù)輸入輸出端A和數(shù)據(jù)輸入輸出端B的數(shù)據(jù)為需要接收的數(shù)據(jù)而非由于延時(shí)而停留在數(shù)據(jù)輸入輸出端A和數(shù)據(jù)輸入輸出端B的待發(fā)送數(shù)據(jù)。另一方面，當(dāng)收/發(fā)控制信號(hào)端E端輸出由低電平轉(zhuǎn)為高電平時(shí)，即使使能端/RE的低電平會(huì)維持一小段時(shí)間，但使能端DE早已為高電平，根據(jù)發(fā)送優(yōu)先的原則，不管使能端/RE電平狀態(tài)如何，只要使能端DE為高電平，則通信芯片RS485工作在發(fā)送狀態(tài)。所以，當(dāng)收/發(fā)控制信號(hào)端E端輸出由低電平轉(zhuǎn)為高電平時(shí)，輸入輸出端A和數(shù)據(jù)輸入輸出端B也不會(huì)接收到剛發(fā)送出去的信號(hào)。因此本電路能夠有效避免了通信芯片RS485從發(fā)送狀態(tài)轉(zhuǎn)為接收狀態(tài)時(shí)由于數(shù)據(jù)傳輸存在延時(shí)導(dǎo)致通信芯片RS485會(huì)接收到一小段待發(fā)送數(shù)據(jù)，產(chǎn)生一段干擾信號(hào)。本電路結(jié)構(gòu)簡(jiǎn)單，所需元件少，成本低。同時(shí)效果明顯，不受數(shù)據(jù)頻率影響。其中，所述下降沿延時(shí)電路I包括儲(chǔ)能電容Cl、釋能電阻Rl以及在儲(chǔ)能電容Cl釋能時(shí)隔離使能端/RE和使能端DE的隔離二極管Dl。在收/發(fā)控制信號(hào)端E的電平產(chǎn)生跳變時(shí)，儲(chǔ)能電容的充放電能夠使對(duì)使能端/RE的電平延遲跳變，同時(shí)隔離二極管Dl能夠在使能端/RE由高電平逐步變?yōu)榈碗娖綍r(shí)，即儲(chǔ)能電容Cl放電釋能時(shí)隔離該延時(shí)信號(hào)，使使能端/RE的電平信號(hào)和使能端DE的電平信號(hào)之間存在延時(shí)。其中，在所述通信芯片RS485的數(shù)據(jù)輸入輸出端A和數(shù)據(jù)輸入輸出端B之間連接有瞬態(tài)電壓抑制二極管D3，所述數(shù)據(jù)輸入輸出端A與電源地之間連接有瞬態(tài)電壓抑制二極管D4，所述數(shù)據(jù)輸入輸出端B與電源地之間連接有瞬態(tài)電壓抑制二極管D2。本部分電路加強(qiáng)了通信芯片RS485的數(shù)據(jù)輸入輸出端A和數(shù)據(jù)輸入輸出端B的抗干擾能力，改善電路的 總體通信效果。同時(shí)也保護(hù)了本電路的電子元件。最后應(yīng)當(dāng)說(shuō)明的是，以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)本發(fā)明保護(hù)范圍的限制，盡管參照較佳實(shí)施例對(duì)本發(fā)明作了詳細(xì)地說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的實(shí)質(zhì)和范圍。
權(quán)利要求
1.一種自動(dòng)收發(fā)控制RS485通信電路，包括向外輸出TTL電平的TTL電平信號(hào)輸出端Rx、接收外部TTL電平的TTL電平信號(hào)輸入端Tx、發(fā)送收/發(fā)控制信號(hào)的收/發(fā)控制信號(hào)端E以及通信芯片RS485，所述通信芯片RS48的數(shù)據(jù)輸出端RO與TTL電平信號(hào)輸出端Rx連接，所述數(shù)據(jù)輸入端DI與TTL電平信號(hào)輸入端Tx連接，所述數(shù)據(jù)輸出端RO的使能端/RE和所述通信芯片RS48的數(shù)據(jù)輸入端DI的使能端DE與收發(fā)控制信號(hào)端E連接，其特征在于所述使能端/RE與使能端DE之間連接有使使能端/RE的跳變信號(hào)延遲于使能端DE的跳變信號(hào)的下降沿延時(shí)電路(I)。
2.如權(quán)利要求I所述的一種自動(dòng)收發(fā)控制RS485通信電路，其特征在于所述下降沿延時(shí)電路(I)包括儲(chǔ)能電容Cl、釋能電阻Rl以及在儲(chǔ)能電容Cl釋能時(shí)隔離使能端/RE和使能端DE的隔離二極管Dl。
3.如權(quán)利要求I所述的一種自動(dòng)收發(fā)控制RS485通信電路，其特征在于在所述通信芯片RS485的數(shù)據(jù)輸入輸出端A和數(shù)據(jù)輸入輸出端B之間連接有瞬態(tài)電壓抑制二極管D3，所述數(shù)據(jù)輸入輸出端A與電源地之間連接有瞬態(tài)電壓抑制二極管D4，所述數(shù)據(jù)輸入輸出端B與電源地之間連接有瞬態(tài)電壓抑制二極管D2。
全文摘要
本發(fā)明涉及通信電路技術(shù)領(lǐng)域，特別涉及一種自動(dòng)收發(fā)控制RS485通信電路。包括通信芯片RS485，所述通信芯片RS48的所述數(shù)據(jù)輸出端R0的使能端/RE和所述通信芯片RS48的數(shù)據(jù)輸入端DI的使能端DE與收發(fā)控制信號(hào)端E連接，所述使能端/RE與使能端DE之間連接有使使能端/RE的跳變信號(hào)延遲與使能端DE的跳變信號(hào)的下降沿延時(shí)電路，有效避免了通信芯片RS485從發(fā)送狀態(tài)轉(zhuǎn)為接收狀態(tài)時(shí)由于數(shù)據(jù)傳輸存在延時(shí)導(dǎo)致通信芯片RS485會(huì)接收到一小段待發(fā)送數(shù)據(jù)，產(chǎn)生一段干擾信號(hào)。本電路結(jié)構(gòu)簡(jiǎn)單，所需元件少，成本低。同時(shí)效果明顯，不受數(shù)據(jù)頻率影響。
文檔編號(hào)H04B3/30GK102868424SQ201210365328
公開(kāi)日2013年1月9日 申請(qǐng)日期2012年9月27日 優(yōu)先權(quán)日2012年9月27日
發(fā)明者方曉云, 廖松榮 申請(qǐng)人:廣東易事特電源股份有限公司