專利名稱：數(shù)字圖像采集與處理平臺的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于視頻信號處理裝置，具體涉及一種數(shù)字圖像采集與處理平臺。
背景技術(shù)：
隨著計(jì)算機(jī)技術(shù)、電子技術(shù)和通信技術(shù)的發(fā)展，數(shù)字圖像處理技術(shù)在計(jì)算機(jī)和便攜式系統(tǒng)中的應(yīng)用越來越廣泛。例如在可視電話、數(shù)碼相機(jī)、數(shù)字電視 、圖像監(jiān)控、照相手機(jī)、視頻會議等場合都得到了更深的應(yīng)用。實(shí)現(xiàn)與應(yīng)用數(shù)字圖像處理的方式一般可分為三類第一種是純軟件方法，獨(dú)立使用計(jì)算機(jī)，通過軟件的方法實(shí)現(xiàn)數(shù)字圖像處理，采用這種方法的優(yōu)點(diǎn)是系統(tǒng)資源(軟硬件資源)豐富，處理效果好，但是由于不能脫離計(jì)算機(jī)，缺乏靈活性，尤其是不能適應(yīng)于便攜式處理場合；第二種是硬件實(shí)現(xiàn)方法，采用基于專用的VLSI(VeryLarge Scale I ntegration,超大規(guī)模集成電路)實(shí)現(xiàn)，例如基于FPGA (Field —Programmable Gate Array,現(xiàn)場可編程門陣列的方式)處理算法純硬件實(shí)現(xiàn),并行處理速度高，可實(shí)現(xiàn)高速處理，如實(shí)現(xiàn)JPEG (Joint PhotographicExperts Group,聯(lián)合圖像專家小組)壓縮算法的 CL550、STII14、LS4702,實(shí)現(xiàn) MPEG (Moving Pictures Experts Group/Motin Pictures Experts Group,動態(tài)圖像專家組)的CL950、STI3500等芯片。此類方法十分有效，因?yàn)榭梢葬槍ｉT算法進(jìn)行高度優(yōu)化，同時(shí)可以控制將系統(tǒng)的開銷降為最低，其缺點(diǎn)在于系統(tǒng)中有大量的專用模塊，當(dāng)算法需要修改時(shí)，便無法適應(yīng)新的需要，只能重新設(shè)計(jì)；第三種方法是軟硬結(jié)合方法,其典型代表是DSP (Digital SignalProcessing,數(shù)字信號處理器)在數(shù)字圖像處理領(lǐng)域的應(yīng)用，這種方法以DSP為核心輔以少量外圍器件構(gòu)成一個(gè)數(shù)字圖像處理硬件平臺，在此基礎(chǔ)上通過軟件方法實(shí)現(xiàn)數(shù)字圖像處理。
發(fā)明內(nèi)容本實(shí)用新型的目的在于提供一種基于DSP+CPLD (ComplexProgrammable LogicDevice,復(fù)雜可編程邏輯器件)的數(shù)字圖像采集與處理平臺。本實(shí)用新型的目的是通過如下的技術(shù)方案來實(shí)現(xiàn)的該數(shù)字圖像采集與處理平臺，它包括中央處理器DSP和第二處理器CPLD，圖像采集板接口電路包括模擬視頻解碼和A/D轉(zhuǎn)換器以及FIFO緩存，圖像采集板接口電路將采集到的模擬視頻信號傳輸給中央處理器DSP進(jìn)行數(shù)字圖像數(shù)據(jù)處理；中央處理器DSP和第二處理器CPLD連接有SDRAM存儲器和/或FLASH存儲器以及IXD液晶顯示屏；中央處理器DSP設(shè)有JTAG接口電路、電源監(jiān)控電路、復(fù)位電路，并通過PCI總線與PC機(jī)連接；第二處理器CPLD對整個(gè)系統(tǒng)的時(shí)序和地址譯碼進(jìn)行控制，包括存儲器擴(kuò)展接口電路、液晶顯示屏接口電路和圖像采集板接口電路的控制。更具體地說，所述模擬視頻解碼和A/D轉(zhuǎn)換器采用SAA7113芯片，所述FIFO緩存采用AL422B芯片。所述第二處理器CPLD采用Lattice公司的ispLSI2064VE。所述中央處理器DSP采用TI公司的TMS320VC5416DSP。[0008]本實(shí)用新型能完成視頻圖像信號的采集、處理、存儲等系列功能，可作為圖像處理的一個(gè)通用平臺，系統(tǒng)可以在不需要修改硬件的基礎(chǔ)上應(yīng)用于較為廣泛的便攜式圖像處理場合，只需對其中的算法模塊進(jìn)行修改和擴(kuò)充即可。通過實(shí)驗(yàn)證明，本實(shí)用新型平臺能以25幀/S的速度采集動態(tài)圖像，完全能滿足實(shí)時(shí)視頻處理的要求。

圖I是本實(shí)用新型的原理結(jié)構(gòu)框圖。圖2是本實(shí)用新型實(shí)施例的DSP、CPLD與圖像采集板的接口圖。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對本實(shí)用新型作進(jìn)一步詳細(xì)的描述。參見圖1，本實(shí)用新型包括中央處理器DSP I和第二處理器CPLD 2，圖像采集板接口電路4包括模擬視頻解碼和A/D轉(zhuǎn)換器以及FIFO緩存，圖像采集板接口電路4將采集到的模擬視頻信號3傳輸給中央處理器DSP I進(jìn)行數(shù)字圖像數(shù)據(jù)處理。以中央處理器DSP I為核心擴(kuò)展了 SDRAM存儲器5和FLASH存儲器6、還有JTAG (Joint Test Action Group,聯(lián)合測試行為組織)接口電路8、電源監(jiān)控電路、復(fù)位電路等。第二處理器CPLD 2用于圖像采集板接口電路4、IXD液晶顯示屏7以及這些外圍的時(shí)序控制等。在通信接口上采用PCI總線9與PC機(jī)通信上傳圖像。參見圖2，主處理器I即中央處理器DSP采用TMS320VC5416DSP，主要實(shí)現(xiàn)對視頻數(shù)據(jù)的處理。存儲FIFO、存儲SDRAM采用DMA (直接存儲傳輸)方式進(jìn)行數(shù)據(jù)傳輸，以提高數(shù)據(jù)傳輸?shù)乃俾省D像采集板接口電路4中，包括模擬視頻解碼和A/D轉(zhuǎn)換器SAA7113芯片和3Mbit先進(jìn)先出FIFO緩存AL422B芯片。模擬視頻解碼和A/D轉(zhuǎn)換器芯片SAA7113將模擬視頻電視信號(本系統(tǒng)PAL制)數(shù)字化，輸出為符合CCIR. 601標(biāo)準(zhǔn)的數(shù)字視頻碼流。FIFO AL422B作為A/D與DSP之間的數(shù)據(jù)緩沖，使A/D的轉(zhuǎn)換速度與DSP讀取A/D數(shù)據(jù)的速度匹配。系統(tǒng)協(xié)處理器2即第二處理器CPLD，采用ispLSI2064VE CPLD，作為圖像采集板接口電路4中視頻A/D對FIFO進(jìn)行寫操作，DSP對FIFO進(jìn)行讀操作的時(shí)序控制，以及整個(gè)系統(tǒng)的時(shí)序控制。如圖2所示，將DSP的輸出控制信號/PS、/DS、/IS、/IOSTRB、/MSTRB (分別為程序空間、數(shù)據(jù)空間、1/0空間的選擇信號，1/0選通信號和存儲器選取通信號)作為CPLD的輸入信號。CPLD的輸出的主要是各個(gè)外圍器件控制信號，包括存儲器(程序存儲器、數(shù)據(jù)存儲器)、視頻圖像采集板的片選、讀寫信號等。同時(shí)圖像采集板與DSP (D0-D7)的數(shù)據(jù)交換也是通過CPLD (VD0-VD7)進(jìn)行的，以避免由DSP直接控制產(chǎn)生過多的等待周期。圖2中，CXD攝像頭的模擬視頻信號輸入到圖像采集板進(jìn)行視頻解碼，并進(jìn)行A/D模數(shù)轉(zhuǎn)換，轉(zhuǎn)換出的數(shù)據(jù)緩存在FIFO中。在進(jìn)行模擬視頻信號解碼時(shí)是采用專用的模擬視頻信號解碼器SAA7113，SAA7113視頻解碼器是雙通道模擬預(yù)處理電路、自動鉗位和增益控制電路、時(shí)鐘產(chǎn)生電路、數(shù)字多標(biāo)準(zhǔn)解碼器、亮度/對比度/飽和度控制電路、彩色空間矩陣的組合，是一款功能完善的視頻處理器。SAA7113接收CVBS (復(fù)合視頻)或S-video模擬視頻輸入，可以自動將PAL、SECAM、NTSC模式的彩色視頻信號解碼為CCIR-601 / 656兼容的彩色數(shù)字分量值，器件功能通過I2C接口控制。這樣圖像采集過程可以全部在后臺完成，基本上不需要CPU的干預(yù)，可以節(jié)約大量的CPU時(shí)間。但是這樣設(shè)計(jì)有一個(gè)難點(diǎn)由模擬視頻信號解碼得出的數(shù)字視頻信號數(shù)據(jù)量非常大，而且由于是實(shí)時(shí)視頻信號，所以數(shù)據(jù)輸出速率也非常高；但是相反，DSP外部存儲器接口的讀出速率卻比較慢。為了解決這個(gè)問題，此板采取的是高速3Mbit FIFO(數(shù)據(jù)先進(jìn)先出)，對數(shù)據(jù)進(jìn)行暫存以緩解速度上的差異，即采用FIFO來暫存N行圖像數(shù)據(jù)，視頻解碼器直接向FIR)中寫入圖像數(shù)據(jù)。當(dāng)FIFO中寫入了 N行圖像數(shù)據(jù)后，由CPLD向DSP發(fā)出中斷請求；同時(shí)，DSP接到中斷請求后，啟動采集將N行圖像數(shù)據(jù)從FIFO中讀入到其外部SDRAM中存放。這樣在采集的同時(shí)，DSP就可以讀取已采集的N行數(shù)據(jù)，而不必等待一幀圖像數(shù)據(jù)采集完成。這樣提高DSP的處理效率。CPLD主要控制解碼器向FIFO中寫入數(shù)據(jù)以及DSP從FIFO中讀出數(shù)據(jù)。系統(tǒng)可以采集到一幀圖像的尺寸為320 (點(diǎn)/行)X240 (行)，從SA7113輸出的是4:2:2的YcrCb數(shù)據(jù)格式，一個(gè)像素用2個(gè)字節(jié)表示，一個(gè)字節(jié)表示Y，另一個(gè)字節(jié)為Cb和Cr，那么總的數(shù)據(jù)量為320X240X2=150KB。對于亮度信號，每個(gè)像素 Y占一個(gè)字節(jié)，一行共320個(gè)字節(jié)，用320個(gè)存儲單元存儲一行的Y數(shù)據(jù)，對于色度信號Cb，一行共320點(diǎn)，每兩個(gè)像素共用一個(gè)色度信號Cb，占一個(gè)字節(jié)，共160個(gè)字節(jié)，用160個(gè)字節(jié)單元存放一行的數(shù)據(jù)，對于色度信號Cr，存儲格式與Cb —樣。這樣一幀圖像數(shù)據(jù)需要的的緩沖區(qū)大小為320X240+160X240X2=150KB。對此擴(kuò)展了兩片521KX 16bit的SDRAM，共1M，而且選用了具有3Mbit的FIFO來緩沖數(shù)據(jù)。本實(shí)用新型采用“DSP+CPLD”的方案，將圖像的采集與數(shù)據(jù)的處理分而治之，充分利用了 TMS320VC5416DSP進(jìn)行高速數(shù)值運(yùn)算的優(yōu)勢，同時(shí)還能夠?qū)D像采集板進(jìn)行靈活的控制，因此本實(shí)用新型的實(shí)用價(jià)值顯著。本實(shí)用新型以連續(xù)運(yùn)行可采集連續(xù)動態(tài)圖像，一幅320X240的彩色圖像，需要由DSP啟動圖像采集板一次，每秒鐘可采集、顯示達(dá)25幀，完全能滿足實(shí)時(shí)視頻處理的要求。該系統(tǒng)可以作為一個(gè)通用的視頻圖像采集壓縮處理平臺，在該平臺上可以實(shí)現(xiàn)JPEG，JPEG2000, H. 263，MPEG-2等多種多媒體壓縮標(biāo)準(zhǔn)。
權(quán)利要求1.一種數(shù)字圖像采集與處理平臺，其特征在于它包括中央處理器DSP和第二處理器CPLD,圖像采集板接口電路包括模擬視頻解碼和A/D轉(zhuǎn)換器以及FIFO緩存，圖像采集板接口電路將采集到的模擬視頻信號傳輸給中央處理器DSP進(jìn)行數(shù)字圖像數(shù)據(jù)處理；中央處理器DSP和第二處理器CPLD連接有SDRAM存儲器和/或FLASH存儲器以及IXD液晶顯示屏；中央處理器DSP設(shè)有JTAG接口電路、電源監(jiān)控電路、復(fù)位電路，并通過PCI總線與PC機(jī)連接；第二處理器CPLD對整個(gè)系統(tǒng)的時(shí)序和地址譯碼進(jìn)行控制，包括存儲器擴(kuò)展接口電路、液晶顯示屏接口電路和圖像采集板接口電路的控制。
2.根據(jù)權(quán)利要求I所述的數(shù)字圖像采集與處理平臺，其特征在于所述模擬視頻解碼和A/D轉(zhuǎn)換器采用SAA7113芯片，所述FIFO緩存采用AL422B芯片。
3.根據(jù)權(quán)利要求I或2所述的數(shù)字圖像采集與處理平臺，其特征在于所述第二處理器 CPLD 采用 Lattice 公司的 ispLSI2064VE。
4.根據(jù)權(quán)利要求3所述的數(shù)字圖像采集與處理平臺，其特征在于所述中央處理器DSP采用 TI 公司的 TMS320VC5416DSP。
專利摘要本實(shí)用新型公開了一種數(shù)字圖像采集與處理平臺。本實(shí)用新型包括中央處理器DSP和第二處理器CPLD，圖像采集板接口電路將采集到的模擬視頻信號傳輸給中央處理器DSP進(jìn)行數(shù)字圖像數(shù)據(jù)處理；中央處理器DSP和第二處理器CPLD連接有SDRAM存儲器和/或FLASH存儲器以及LCD液晶顯示屏；中央處理器DSP設(shè)有JTAG接口電路、電源監(jiān)控電路、復(fù)位電路，并通過PCI總線與PC機(jī)連接；第二處理器CPLD對整個(gè)系統(tǒng)的時(shí)序和地址譯碼進(jìn)行控制，包括存儲器擴(kuò)展接口電路、液晶顯示屏接口電路和圖像采集板接口電路的控制。本實(shí)用新型能完成視頻圖像信號的采集、處理、存儲等系列功能，可以在不需要修改硬件的基礎(chǔ)上應(yīng)用于較為廣泛的便攜式圖像處理場合。
文檔編號H04N7/26GK202679478SQ201220240430
公開日2013年1月16日 申請日期2012年5月25日 優(yōu)先權(quán)日2012年5月25日
發(fā)明者李世軍, 龔軍輝, 黃峰, 馮帥師, 劉培, 鄧永鵬, 楊亞超 申請人:湖南工程學(xué)院