專(zhuān)利名稱(chēng)：基于單片fpga支持多個(gè)光柵尺的位置測(cè)顯裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種位置測(cè)顯裝置及方法，尤其是一種基于單片F(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置及方法，屬于運(yùn)動(dòng)控制及測(cè)量技術(shù)領(lǐng)域。
背景技術(shù)：
目前，在運(yùn)動(dòng)控制及測(cè)量技術(shù)領(lǐng)域中，傳統(tǒng)的三維或多維測(cè)量的同步性及精度方面都比較差，而且傳輸數(shù)據(jù)速率慢。傳統(tǒng)的位置測(cè)顯裝置一般采用MCU進(jìn)行通信或脈沖采集，但MCU自帶的外設(shè)通信接口數(shù)量有限且不一定符合光柵尺的通信協(xié)議，MCU自帶的外設(shè)脈沖采集接口數(shù)量也有限，一般只有2個(gè)接口。MCU在同步傳輸數(shù)據(jù)方面也比較差，只能順序執(zhí)行通信程序。在現(xiàn)代測(cè)控或測(cè)顯領(lǐng)域中，三維或多維測(cè)量的同步精度的要求越來(lái)越高，不僅要求運(yùn)動(dòng)控制的執(zhí)行機(jī)構(gòu)直線(xiàn)電機(jī)和運(yùn)動(dòng)控制機(jī)構(gòu)高精密、高性能，而且要求光柵尺高分辨率、高精度，更要求光柵尺位置測(cè)顯裝置擁有高同步高速度采集多個(gè)光柵尺位置數(shù)據(jù)及很短通信周期。因此，傳統(tǒng)的位置測(cè)顯裝置難以滿(mǎn)足高同步、高精度和高速率的要求，設(shè)計(jì)高同步、高精度和高速率的位置測(cè)顯裝置成為迫不及待的需求。
發(fā)明內(nèi)容
本發(fā)明的目的，是為了解決上述現(xiàn)有技術(shù)的缺陷，提供一種聞同步、聞精度和聞速率的基于單片F(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置。本發(fā)明的另一目的在于提供一種基于單片F(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置的測(cè)顯方法。本發(fā)明的目的可以通過(guò)采取如下技術(shù)方案達(dá)到基于單片F(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置，其特征在于包括PHY以太網(wǎng)模塊，通過(guò)以太網(wǎng)接口與以太網(wǎng)連接；RS485&26LS32模塊，通過(guò)光柵尺接口與多個(gè)光柵尺連接；FPGA,內(nèi)部設(shè)置有軟核CPU并用于與光柵尺、以太網(wǎng)和RS485&RS232模塊進(jìn)行通信、數(shù)據(jù)交互及處理；RS485&RS232模塊，用于實(shí)現(xiàn)RS485通信和RS232串口通信的電氣驅(qū)動(dòng)；IXD顯示接口，用于與IXD顯示屏的電氣驅(qū)動(dòng)接口相配合連接；FLASH存儲(chǔ)器，用于存儲(chǔ)FPGA的邏輯門(mén)電路和軟核CPU的代碼；SDRAM存儲(chǔ)器，用于存儲(chǔ)運(yùn)行軟核CPU的代碼、暫存光柵尺位置數(shù)據(jù)及以太網(wǎng)數(shù)據(jù)；所述PHY 以太網(wǎng)模塊、RS485&26LS32 模塊、RS485&RS232 模塊、LCD 顯示接 口、FLASH存儲(chǔ)器和SDRAM存儲(chǔ)器分別與FPGA連接。作為一種優(yōu)選方案，還包括用于提供時(shí)鐘給FPGA的有源晶振和用于調(diào)試和下載FPGA軟件的JTAG接口，所述有源晶振和JTAG接口分別與FPGA連接。
作為一種優(yōu)選方案，所述FPGA內(nèi)部還設(shè)置有RS485通信模塊、RS232通信模塊、LCD顯示邏輯模塊、PLL模塊、以太網(wǎng)數(shù)據(jù)鏈路模塊、光柵尺通信模塊、正交解碼計(jì)算模塊、FLASH邏輯模塊以及SDRAM模塊。作為一種優(yōu)選方案，所述PHY以太網(wǎng)模塊由PHY芯片和外圍電路組成。作為一種優(yōu)選方案，所述RS485&26LS32模塊由485芯片、26LS32芯片及外圍電路組成。作為一種優(yōu)選方案，所述RS485&RS232模塊由485芯片、232芯片及位置電路組成。作為一種優(yōu)選方案，所述IXD顯示接口由電氣驅(qū)動(dòng)芯片及外圍電路組成?；趩纹現(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置的測(cè)顯方法，其特征在于包括以下步驟I)位置測(cè)顯裝置通過(guò)以太網(wǎng)接口連接以太網(wǎng)，通過(guò)光柵尺接口連接多個(gè)光柵尺，通過(guò)IXD顯示接口連接IXD顯示屏；2)對(duì)位置測(cè)顯裝置上電后，軟核CPU執(zhí)行系統(tǒng)初始化，所述系統(tǒng)初始化包括對(duì)系統(tǒng)時(shí)鐘、IO端口及系統(tǒng)全局變量的初始化；3)軟核CPU初始化IXD顯示驅(qū)動(dòng)程序并對(duì)IXD顯示屏進(jìn)行清屏；4)軟核CPU初始化以太網(wǎng)驅(qū)動(dòng)及應(yīng)用程序；5 )軟核CPU初始化RS485和RS232通信程序；6)軟核CPU從FLASH存儲(chǔ)器讀取事先存儲(chǔ)的對(duì)應(yīng)各種類(lèi)型的光柵尺通信協(xié)議參數(shù)，并根據(jù)該參數(shù)選擇光柵尺通信協(xié)議的類(lèi)型；7)軟核CPU對(duì)步驟6)選擇的光柵尺通信協(xié)議進(jìn)行初始化，配置相應(yīng)的通信波特率和數(shù)據(jù)幀格式；8)軟核CPU初始化定時(shí)器程序，對(duì)定時(shí)器周期和計(jì)數(shù)值進(jìn)行配置，使定時(shí)器開(kāi)始計(jì)數(shù)及開(kāi)啟中斷；9)軟核CPU依次執(zhí)行IXD顯示、處理非實(shí)時(shí)以太網(wǎng)數(shù)據(jù)、查詢(xún)光柵尺信息及報(bào)警處
理程序；10)重復(fù)執(zhí)行步驟9)，直到位置測(cè)顯裝置斷電后結(jié)束。作為一種優(yōu)選方案，在步驟9)中，當(dāng)出現(xiàn)定時(shí)器周期中斷時(shí)，具體如下a)軟核CPU開(kāi)始執(zhí)行查詢(xún)是否接收到上位機(jī)通過(guò)以太網(wǎng)或RS485&RS232模塊發(fā)來(lái)的命令數(shù)據(jù)，若查詢(xún)接收到命令數(shù)據(jù)，就根據(jù)命令數(shù)據(jù)進(jìn)行相應(yīng)的處理并執(zhí)行相應(yīng)的任務(wù);b)軟核CPU通過(guò)以太網(wǎng)或RS485&RS232模塊發(fā)送已經(jīng)處理好并存在SDRAM存儲(chǔ)器里的光柵尺位置數(shù)據(jù)給上位機(jī)；c)軟核CPU同時(shí)發(fā)送各個(gè)光柵尺命令數(shù)據(jù)給各個(gè)光柵尺，通過(guò)同步發(fā)送光柵尺命令數(shù)據(jù)，并由FPGA內(nèi)部的光柵尺通信模塊同時(shí)將各個(gè)命令數(shù)據(jù)傳送至各個(gè)光柵尺；d)結(jié)束定時(shí)器中斷，返回步驟9)。作為一種優(yōu)選方案，在步驟9)中，當(dāng)出現(xiàn)接收光柵尺位置中斷時(shí)，接收光柵尺位置數(shù)據(jù)及信息，然后對(duì)接收到的位置數(shù)據(jù)進(jìn)行處理，并存入SDRAM存儲(chǔ)器，結(jié)束中斷后返回步驟9)。本發(fā)明相對(duì)于現(xiàn)有技術(shù)具有如下的有益效果
I本發(fā)明的位置測(cè)顯裝置通過(guò)FPGA可將正交編碼接口的光柵尺進(jìn)行位置脈沖計(jì)數(shù)，也可與各種通信協(xié)議的光柵尺進(jìn)行通信讀取位置數(shù)據(jù)及其它信息，可實(shí)現(xiàn)與上位機(jī)(包含運(yùn)動(dòng)控制系統(tǒng)、測(cè)量系統(tǒng)等)進(jìn)行高速實(shí)時(shí)的通信，也可與PC機(jī)進(jìn)行簡(jiǎn)單的點(diǎn)對(duì)點(diǎn)通信，可實(shí)現(xiàn)高達(dá)20Mbps的RS485通信，可與沒(méi)有以太網(wǎng)的上位機(jī)進(jìn)行高速通信，也實(shí)現(xiàn)了串口通信。2、本發(fā)明的位置測(cè)顯可使多個(gè)光柵尺可同時(shí)收到命令數(shù)據(jù)，并同時(shí)采樣光柵尺在該時(shí)刻該位置的位置數(shù)據(jù)，達(dá)到了高同步獲取光柵尺位置數(shù)據(jù)要求，由于采用FPGA內(nèi)部的光柵尺通信模塊，同時(shí)選用高精度的絕對(duì)式光柵尺，可實(shí)現(xiàn)與多個(gè)光柵尺高同步、高速度和高精度的通信。3、本發(fā)明的位置測(cè)顯裝置通過(guò)RS485&26LS32模塊可實(shí)現(xiàn)多達(dá)12路的RS485通道和多達(dá)18路的正交編碼差分信號(hào)通道，通過(guò)光柵尺接口可實(shí)現(xiàn)至少與6個(gè)光柵尺的同時(shí)通 目。
圖1為本發(fā)明位置測(cè)顯裝置的結(jié)構(gòu)框圖；圖2為本發(fā)明FPGA內(nèi)部結(jié)構(gòu)框圖；圖3為本發(fā)明位置測(cè)顯裝置的測(cè)顯流程示意圖；圖4為本發(fā)明測(cè)顯過(guò)程中定時(shí)器中斷的流程示意圖；圖5為本發(fā)明測(cè)顯過(guò)程中接收光柵尺位置中斷的流程示意圖。
具體實(shí)施例方式實(shí)施例1:如圖1所示，本實(shí)施例的位置測(cè)顯裝置包括FPGA、PHY以太網(wǎng)模塊、RS485&26LS32模塊、RS485&RS232模塊、LCD顯示接口、有源晶振、JTAG接口、FLASH存儲(chǔ)器和SDRAM存儲(chǔ)器，所述PHY以太網(wǎng)模塊、RS485&26LS32模塊、RS485&RS232模塊、LCD顯示接口、有源晶振、JTAG接口、FLASH存儲(chǔ)器和SDRAM存儲(chǔ)器分別與FPGA連接。FPGA，用于與光柵尺、以太網(wǎng)和RS485&RS232模塊進(jìn)行通信，具體功能如下:可將正交編碼接口的光柵尺進(jìn)行位置脈沖計(jì)數(shù)，也可與各種通信協(xié)議的光柵尺進(jìn)行通信讀取位置數(shù)據(jù)及其它信息(如EnDat、BISS、FeaDat、SSI和TAMAGAWA等通信協(xié)議);可實(shí)現(xiàn)以太網(wǎng)通信的數(shù)據(jù)鏈路層和應(yīng)用層，可實(shí)現(xiàn)與上位機(jī)(包含運(yùn)動(dòng)控制系統(tǒng)、測(cè)量系統(tǒng)等)進(jìn)行高速實(shí)時(shí)的通信，也可與PC機(jī)進(jìn)行簡(jiǎn)單的點(diǎn)對(duì)點(diǎn)通信，可實(shí)現(xiàn)高達(dá)20Mbps的RS485通信，可與沒(méi)有以太網(wǎng)的上位機(jī)進(jìn)行高速通信，也實(shí)現(xiàn)了串口通信，而光柵尺的位置數(shù)據(jù)及其他信息就是通過(guò)以太網(wǎng)傳輸或通過(guò)RS485&RS232模塊進(jìn)行傳輸?shù)模涣硗?，還實(shí)現(xiàn)了 IXD顯示的驅(qū)動(dòng)，可同時(shí)顯示6個(gè)光柵尺的位置數(shù)據(jù)，且顯示能達(dá)到小數(shù)點(diǎn)后3位，實(shí)時(shí)在線(xiàn)顯示了光柵尺所處的位置。PHY以太網(wǎng)模塊，由PHY芯片和外圍電路組成，用于實(shí)現(xiàn)以太網(wǎng)的物理層協(xié)議，其外圍電路與普通的以太網(wǎng)基本一樣，外圍電路配置了 PHY芯片的一些參數(shù)，使PHY芯片上電后就進(jìn)入了正常通信狀態(tài)。
RS485&26LS32模塊，由485芯片、26LS32芯片及外圍電路組成，用于實(shí)現(xiàn)RS485通信和對(duì)正交編碼差分脈沖進(jìn)行電平轉(zhuǎn)換，該模塊實(shí)現(xiàn)多達(dá)12路的RS485通道，和多達(dá)18路的正交編碼差分信號(hào)通道，通過(guò)光柵尺接口可實(shí)現(xiàn)至少與6個(gè)光柵尺的同時(shí)通信。RS485&RS232模塊，由485芯片、232芯片及位置電路組成，用于實(shí)現(xiàn)RS485通信和RS232串口通信的電氣驅(qū)動(dòng)。IXD顯示接口，由電氣驅(qū)動(dòng)芯片及外圍電路組成，用于與IXD顯示屏的電氣驅(qū)動(dòng)接口相配合連接。有源晶振，給FPGA提供時(shí)鐘，因有源晶振提供的時(shí)鐘的頻率較低，需要FPGA內(nèi)部進(jìn)行PLL模塊倍頻才能滿(mǎn)足要求。JTAG接口，用于調(diào)試和下載FPGA軟件。FLASH存儲(chǔ)器用于存儲(chǔ)FPGA的邏輯門(mén)電路和軟核CPU的代碼，起到掉電非易失的存儲(chǔ)作用；SDRAM存儲(chǔ)器用于運(yùn)行軟核CPU的代碼和暫存光柵尺位置數(shù)據(jù)、以太網(wǎng)數(shù)據(jù)及其他信息，在上電后，F(xiàn)PGA就將存儲(chǔ)在FLASH存儲(chǔ)器里的數(shù)據(jù)分別導(dǎo)入到FPGA內(nèi)部和加載到SDRAM存儲(chǔ)器，導(dǎo)入到FPGA內(nèi)部的就形成了數(shù)字邏輯及門(mén)電路，加載到SDRAM存儲(chǔ)器的是運(yùn)行軟核CPU的代碼。如圖2所示，所述FPGA內(nèi)部設(shè)置有軟核CPU、RS485通信模塊、RS232通信模塊、LCD顯示邏輯模塊、PLL模塊、以太網(wǎng)數(shù)據(jù)鏈路模塊、光柵尺通信模塊、正交解碼計(jì)數(shù)模塊、FLASH邏輯模塊以及SDRAM模塊。軟核CPU，用于控制和協(xié)調(diào)各個(gè)模塊，并對(duì)通信數(shù)據(jù)進(jìn)行處理，控制通信數(shù)據(jù)的收發(fā)，選擇哪種通信協(xié)議、底層驅(qū)動(dòng)程序和應(yīng)用層程序，完成IXD顯示驅(qū)動(dòng)程序和位置菜單顯示程序。光柵尺通信模塊(包含常用的EnDat、BISS、FeaDat, SSI和TAMAGAWA等通信協(xié)議模塊)，用于與各個(gè)通信協(xié)議的光柵尺進(jìn)行通信，軟核CPU可通過(guò)事先設(shè)置的對(duì)應(yīng)各種類(lèi)型的光柵尺通信協(xié)議參數(shù)選擇哪種通信協(xié)議與對(duì)應(yīng)的光柵尺進(jìn)行通信，該各個(gè)協(xié)議子模塊均由硬件描述語(yǔ)言編寫(xiě)并通過(guò)軟件開(kāi)發(fā)工具綜合布局布線(xiàn)，將FPGA內(nèi)部邏輯單元(LE)和門(mén)電路按功能連接在一起組成。正交解碼計(jì)數(shù)模塊，用于對(duì)光柵尺發(fā)來(lái)的正交編碼脈沖信號(hào)進(jìn)行解碼后計(jì)數(shù)，從系統(tǒng)上電后計(jì)到的數(shù)據(jù)就是光柵尺所測(cè)得的位置數(shù)據(jù)，也可通過(guò)Z信號(hào)進(jìn)行脈沖計(jì)數(shù)清0，該模塊同光柵尺通信模塊一樣由硬件描述語(yǔ)言描述形成。IXD顯示邏輯模塊，用于產(chǎn)生控制和數(shù)據(jù)信號(hào)至IXD數(shù)字邏輯硬件，其顯示數(shù)據(jù)及菜單由軟核CPU控制，該模塊由硬件描述語(yǔ)言描述形成。PLL (鎖相環(huán))模塊，用于將外部晶振時(shí)鐘倍頻至更高的時(shí)鐘頻率以達(dá)到軟核CPU和各個(gè)摸塊運(yùn)行于高速狀態(tài)，該模塊可直接調(diào)用和設(shè)置FPGA自帶的IP來(lái)完成。RS485通信模塊和RS232通信模塊可用于傳輸光柵尺的位置數(shù)據(jù)及其他信息給上位機(jī)進(jìn)行讀取，適用于低速傳輸數(shù)據(jù)的場(chǎng)合，該模塊由硬件描述語(yǔ)言描述形成。FLASH邏輯模塊和SDRAM邏輯模塊用于完成控制和讀寫(xiě)外部FLASH存儲(chǔ)器和SDRAM存儲(chǔ)器，其各自由FPGA內(nèi)部數(shù)字邏輯單元和門(mén)電路產(chǎn)生輸出控制、片選、讀寫(xiě)信號(hào)、地址和數(shù)據(jù)信號(hào)，這兩個(gè)模塊可直接調(diào)用和設(shè)置FPGA自帶的IP來(lái)完成。如圖3所示，本實(shí)施例位置測(cè)顯裝置的測(cè)顯方法如下I)位置測(cè)顯裝置通過(guò)以太網(wǎng)接口連接以太網(wǎng)，通過(guò)光柵尺接口連接多個(gè)光柵尺，通過(guò)IXD顯示接口連接IXD顯示屏；2)對(duì)位置測(cè)顯裝置上電后，軟核CPU執(zhí)行系統(tǒng)初始化，所述系統(tǒng)初始化包括對(duì)系統(tǒng)時(shí)鐘、IO端口及系統(tǒng)全局變量的初始化；3)軟核CPU初始化IXD顯示驅(qū)動(dòng)程序并對(duì)IXD顯示屏進(jìn)行清屏；4)軟核CPU初始化以太網(wǎng)驅(qū)動(dòng)及應(yīng)用程序；5)軟核CPU初始化RS485和RS232通信程序；6)軟核CPU從FLASH存儲(chǔ)器讀取事先存儲(chǔ)的對(duì)應(yīng)各種類(lèi)型的光柵尺通信協(xié)議參數(shù)，并根據(jù)該參數(shù)選擇光柵尺通信協(xié)議的類(lèi)型；7)軟核CPU對(duì)步驟6)選擇的光柵尺通信協(xié)議進(jìn)行初始化，配置相應(yīng)的通信波特率和數(shù)據(jù)幀格式；8)軟核CPU初始化定時(shí)器程序，對(duì)定時(shí)器周期和計(jì)數(shù)值進(jìn)行配置，使定時(shí)器開(kāi)始計(jì)數(shù)及開(kāi)啟中斷；9)軟核CPU依次執(zhí)行IXD顯示、處理非實(shí)時(shí)以太網(wǎng)數(shù)據(jù)、查詢(xún)光柵尺信息及報(bào)警處
理程序；10)重復(fù)執(zhí)行步驟9)，直到位置測(cè)顯裝置斷電后結(jié)束。如圖4所示，在步驟9)中，當(dāng)出現(xiàn)定時(shí)器周期中斷時(shí)，具體如下a)軟核CPU開(kāi)始執(zhí)行查詢(xún)是否接收到上位機(jī)通過(guò)以太網(wǎng)或RS485&RS232模塊發(fā)來(lái)的命令數(shù)據(jù)，若查詢(xún)接收到命令數(shù)據(jù)，就根據(jù)命令數(shù)據(jù)進(jìn)行相應(yīng)的處理并執(zhí)行相應(yīng)的任務(wù);b)軟核CPU通過(guò)以太網(wǎng)或RS485&RS232模塊發(fā)送已經(jīng)處理好并存在SDRAM存儲(chǔ)器里的光柵尺位置數(shù)據(jù)給上位機(jī)；c)軟核CPU同時(shí)發(fā)送各個(gè)光柵尺命令數(shù)據(jù)給各個(gè)光柵尺，通過(guò)同步發(fā)送光柵尺命令數(shù)據(jù)，并由FPGA內(nèi)部的光柵尺通信模塊同時(shí)將各個(gè)命令數(shù)據(jù)傳送至各個(gè)光柵尺；d)結(jié)束定時(shí)器中斷，返回步驟9)。在步驟c )中，多個(gè)光柵尺可同時(shí)收到命令數(shù)據(jù)，并同時(shí)采樣光柵尺在該時(shí)刻該位置的位置數(shù)據(jù)，達(dá)到了高同步獲取光柵尺位置數(shù)據(jù)要求，由于采用FPGA內(nèi)部的光柵尺通信模塊，就可實(shí)現(xiàn)與多個(gè)光柵尺高同步高速度的通信。在高精度方面，可以選高精度的絕對(duì)式光柵尺，高精度的傳輸數(shù)據(jù)量大可通過(guò)高速傳輸來(lái)大大縮短通信時(shí)間。當(dāng)選的是增量式脈沖光柵尺，由于光柵尺發(fā)出的正交編碼位置脈沖是實(shí)時(shí)的，所以FPGA的正交解碼計(jì)數(shù)模塊收到的各個(gè)光柵尺發(fā)來(lái)正交編碼位置脈沖，所計(jì)算的位置數(shù)據(jù)是同步的。如圖5所示，在步驟9)中，當(dāng)出現(xiàn)接收光柵尺位置中斷時(shí)，接收光柵尺位置數(shù)據(jù)及信息，然后對(duì)接收到的位置數(shù)據(jù)進(jìn)行處理，并存入SDRAM存儲(chǔ)器，結(jié)束中斷后返回步驟9)；當(dāng)使用正交解碼計(jì)數(shù)模塊接收正交編碼位置脈沖鐘時(shí)，該接收位置中斷將不產(chǎn)生。以上所述，僅為本發(fā)明優(yōu)選的實(shí)施例，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明所公開(kāi)的范圍內(nèi)，根據(jù)本發(fā)明的技術(shù)方案及其發(fā)明構(gòu)思加以等同替換或改變，都屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.基于單片F(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置，其特征在于:包括 PHY以太網(wǎng)模塊，通過(guò)以太網(wǎng)接口與以太網(wǎng)連接； RS485&26LS32模塊，通過(guò)光柵尺接口與多個(gè)光柵尺連接； FPGA,內(nèi)部設(shè)置有軟核CPU并用于與光柵尺、以太網(wǎng)和RS485&RS232模塊進(jìn)行通信、數(shù)據(jù)交互及處理； RS485&RS232模塊，用于實(shí)現(xiàn)RS485通信和RS232串口通信的電氣驅(qū)動(dòng)； IXD顯示接口，用于與IXD顯示屏的電氣驅(qū)動(dòng)接口相配合連接； FLASH存儲(chǔ)器，用于存儲(chǔ)FPGA的邏輯門(mén)電路和軟核CPU的代碼； SDRAM存儲(chǔ)器，用于存儲(chǔ)運(yùn)行軟核CPU的代碼、暫存光柵尺位置數(shù)據(jù)及以太網(wǎng)數(shù)據(jù)； 所述PHY以太網(wǎng)模塊、RS485&26LS32模塊、RS485&RS232模塊、LCD顯示接口、FLASH存儲(chǔ)器和SDRAM存儲(chǔ)器分別與FPGA連接。
2.根據(jù)權(quán)利要求1所述的基于單片F(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置，其特征在于:還包括用于提供時(shí)鐘給FPGA的有源晶振和用于調(diào)試和下載FPGA軟件的JTAG接口，所述有源晶振和JTAG接口分別與FPGA連接。
3.根據(jù)權(quán)利要求1所述的基于單片F(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置，其特征在于:所述FPGA內(nèi)部還設(shè)置有RS485通信模塊、RS232通信模塊、IXD顯示邏輯模塊、PLL模塊、以太網(wǎng)數(shù)據(jù)鏈路模塊、光柵尺通信模塊、正交解碼計(jì)算模塊、FLASH邏輯模塊以及SDRAM邏輯模塊。
4.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的基于單片F(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置，其特征在于:所述PHY以太網(wǎng)模塊由PHY芯片和外圍電路組成。
5.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的基于單片F(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置，其特征在于:所述RS485&26LS32模塊由485芯片、26LS32芯片及外圍電路組成。
6.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的基于單片F(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置，其特征在于:所述RS485&RS232模塊由485芯片、232芯片及位置電路組成。
7.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的基于單片F(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置，其特征在于:所述IXD顯示接口由電氣驅(qū)動(dòng)芯片及外圍電路組成。
8.基于權(quán)利要求1所述裝置的測(cè)顯方法，其特征在于包括以下步驟: 1)位置測(cè)顯裝置通過(guò)以太網(wǎng)接口連接以太網(wǎng)，通過(guò)光柵尺接口連接多個(gè)光柵尺，通過(guò)IXD顯示接口連接IXD顯示屏； 2)對(duì)位置測(cè)顯裝置上電后，軟核CPU執(zhí)行系統(tǒng)初始化，所述系統(tǒng)初始化包括對(duì)系統(tǒng)時(shí)鐘、IO端口及系統(tǒng)全局變量的初始化； 3)軟核CPU初始化IXD顯示驅(qū)動(dòng)程序并對(duì)IXD顯示屏進(jìn)行清屏； 4)軟核CPU初始化以太網(wǎng)驅(qū)動(dòng)及應(yīng)用程序； 5)軟核CPU初始化RS485和RS232通信程序； 6)軟核CPU從FLASH存儲(chǔ)器讀取事先存儲(chǔ)的對(duì)應(yīng)各種類(lèi)型的光柵尺通信協(xié)議參數(shù)，并根據(jù)該參數(shù)選擇光柵尺通信協(xié)議的類(lèi)型； 7)軟核CPU對(duì)步驟6)選擇的光柵尺通信協(xié)議進(jìn)行初始化，配置相應(yīng)的通信波特率和數(shù)據(jù)幀格式； 8)軟核CPU初始化定時(shí)器程序，對(duì)定時(shí)器周期和計(jì)數(shù)值進(jìn)行配置，使定時(shí)器開(kāi)始計(jì)數(shù)及開(kāi)啟中斷； 9)軟核CPU依次執(zhí)行IXD顯示、處理非實(shí)時(shí)以太網(wǎng)數(shù)據(jù)、查詢(xún)光柵尺信息及報(bào)警處理程序; 10)重復(fù)執(zhí)行步驟9)，直到位置測(cè)顯裝置斷電后結(jié)束。
9.根據(jù)權(quán)利要求8所述的測(cè)顯方法，其特征在于:在步驟9)中，當(dāng)出現(xiàn)定時(shí)器周期中斷時(shí)，具體如下: a)軟核CPU開(kāi)始執(zhí)行查詢(xún)是否接收到上位機(jī)通過(guò)以太網(wǎng)或RS485&RS232模塊發(fā)來(lái)的命令數(shù)據(jù),若查詢(xún)接收到命令數(shù)據(jù),就根據(jù)命令數(shù)據(jù)進(jìn)行相應(yīng)的處理并執(zhí)行相應(yīng)的任務(wù)； b)軟核CPU通過(guò)以太網(wǎng)或RS485&RS232模塊發(fā)送已經(jīng)處理好并存在SDRAM存儲(chǔ)器里的光柵尺位置數(shù)據(jù)給上位機(jī)； c)軟核CPU同時(shí)發(fā)送各個(gè)光柵尺命令數(shù)據(jù)給各個(gè)光柵尺，通過(guò)同步發(fā)送光柵尺命令數(shù)據(jù)，并由FPGA內(nèi)部的光柵尺通信模塊同時(shí)將各個(gè)命令數(shù)據(jù)傳送至各個(gè)光柵尺； d)結(jié)束定時(shí)器中斷，返回步驟9)。
10.根據(jù)權(quán)利要求8所述的測(cè)顯方法，其特征在于:在步驟9)中，當(dāng)出現(xiàn)接收光柵尺位置中斷時(shí)，接收光柵尺位置數(shù)據(jù)及信息，然后對(duì)接收到的位置數(shù)據(jù)進(jìn)行處理，并存入SDRAM存儲(chǔ)器，結(jié)束中斷后返回 步驟9)。
全文摘要
本發(fā)明公開(kāi)了一種基于單片F(xiàn)PGA支持多個(gè)光柵尺的位置測(cè)顯裝置及方法，所述裝置包括FPGA、PHY以太網(wǎng)模塊、RS485&26LS32模塊、RS485&RS232模塊、LCD顯示接口、FLASH存儲(chǔ)器和SDRAM存儲(chǔ)器，所述PHY以太網(wǎng)模塊、RS485&26LS32模塊、RS485&RS232模塊、LCD顯示接口、FLASH存儲(chǔ)器和SDRAM存儲(chǔ)器分別與FPGA連接；該裝置的測(cè)顯方法采用軟核CPU讀取對(duì)應(yīng)各種類(lèi)型的光柵尺通信協(xié)議參數(shù)，根據(jù)該參數(shù)選擇光柵尺通信協(xié)議的類(lèi)型。本發(fā)明由于采用FPGA內(nèi)部的光柵尺通信模塊，可實(shí)現(xiàn)與多個(gè)光柵尺高同步、高速度和高精度的通信。
文檔編號(hào)H04L12/40GK103075961SQ20121058411
公開(kāi)日2013年5月1日 申請(qǐng)日期2012年12月28日 優(yōu)先權(quán)日2012年12月28日
發(fā)明者廖文高 申請(qǐng)人:廣州數(shù)控設(shè)備有限公司