專利名稱：基于pc的多路混合視頻處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及視頻處理技術(shù)領(lǐng)域，尤其涉及一種基于PC的多路混合視頻處理裝置。
背景技術(shù)：
多路混合視頻處理技術(shù)，特別是視頻縮放和視頻疊加技術(shù)，在視頻顯示和處理領(lǐng)域中取得了廣泛的應(yīng)用。例如，調(diào)整視頻圖像的分辨率需要對視頻進(jìn)行縮放，而對不同數(shù)據(jù)源的視頻信號(hào)進(jìn)行顯示則需要用到視頻疊加。目前，對多路混合視頻的處理大多數(shù)依賴于顯卡。在對多路混合視頻信號(hào)進(jìn)行處理時(shí)，如果采用的是低成本顯卡，則由于顯卡性能較低而無法保證視頻處理質(zhì)量。如果采用高性能顯卡，雖然處理質(zhì)量可以得到提升，但成本卻很高。這成為多路混合視頻處理技術(shù)領(lǐng)域內(nèi)一個(gè)普遍存在的問題，因此，如何在控制成本的情 況下確保視頻處理質(zhì)量成為一個(gè)迫切需要解決的問題。

發(fā)明內(nèi)容
基于此，本發(fā)明提供了一種基于PC的多路混合視頻處理裝置。一種基于PC的多路混合視頻處理裝置，包括FPGA模塊、ASIC模塊和DVI輸出模塊，所述FPGA模塊分別與所述ASIC模塊和所述DVI輸出模塊連接，所述FPGA模塊接收來自PC機(jī)的若干路桌面視頻數(shù)據(jù)流和視頻信號(hào)源數(shù)據(jù)流后，將所述桌面視頻數(shù)據(jù)流發(fā)送至所述ASIC模塊進(jìn)行縮放處理，所述ASIC模塊將經(jīng)過縮放處理后的桌面視頻數(shù)據(jù)流回傳至所述FPGA模塊，所述FPGA模塊將所述視頻信號(hào)源數(shù)據(jù)流進(jìn)行縮放處理后將其與回傳的桌面視頻數(shù)據(jù)流進(jìn)行疊加，并將疊加后的數(shù)據(jù)流發(fā)送至所述DVI輸出模塊進(jìn)行DVI編碼。與一般技術(shù)相比，本發(fā)明基于PC的多路混合視頻處理裝置，基于FPGA邏輯實(shí)現(xiàn)技術(shù)，集成多個(gè)需要通過專用芯片才能實(shí)現(xiàn)其功能的邏輯電路，實(shí)現(xiàn)了多路混合視頻的縮放疊加。可在對多路混合視頻進(jìn)行處理時(shí)替代傳統(tǒng)顯卡的功能，并且采用FPGA邏輯實(shí)現(xiàn)技術(shù)易于硬件實(shí)現(xiàn)，成本低廉。解決了目前多路混合視頻處理技術(shù)領(lǐng)域內(nèi)存在的視頻處理質(zhì)量與控制成本不能兼顧的問題。


圖I是本發(fā)明基于PC的多路混合視頻處理裝置的結(jié)構(gòu)示意圖；圖2是本發(fā)明基于PC的多路混合視頻處理裝置一個(gè)優(yōu)選實(shí)施例的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為更進(jìn)一步闡述本發(fā)明所采取的技術(shù)手段及取得的效果，下面結(jié)合附圖及較佳實(shí)施例，對本發(fā)明的技術(shù)方案，進(jìn)行清楚和完整的描述。請參閱圖1，為本發(fā)明基于PC (Personal Computer,個(gè)人計(jì)算機(jī))的多路混合視頻處理裝置的結(jié)構(gòu)示意圖。本發(fā)明基于PC的多路混合視頻處理裝置，包括FPGA(Field-Programmable Gate Array,現(xiàn)場可編程門陣列)模塊 101、ASIC (ApplicationSpecific Integrated Circuit,專用集成電路)模塊 102 和 DVI (DigitalVisualInterface，數(shù)字視頻接口)輸出模塊103，所述FPGA模塊101分別與所述ASIC模塊102和所述DVI輸出模塊103連接，所述FPGA模塊101接收來自PC機(jī)的若干路桌面視頻數(shù)據(jù)流和視頻信號(hào)源數(shù)據(jù)流后，將所述桌面視頻數(shù)據(jù)流發(fā)送至所述ASIC模塊102進(jìn)行縮放處理，所述ASIC模塊102將經(jīng)過縮放處理后的桌面視頻數(shù)據(jù)流回傳至所述FPGA模塊101，所述FPGA模塊101將所述視頻信號(hào)源數(shù)據(jù)流進(jìn)行縮放處理后將其與回傳的桌面視頻數(shù)據(jù)流進(jìn)行疊加，并將疊加后的數(shù)據(jù)流發(fā)送至所述DVI輸出模塊103進(jìn)行DVI編碼。作為其中一個(gè)實(shí)施例，所述FPGA模塊101包括幀緩存模塊、縮放模塊、疊加模塊和交叉模塊，所述幀緩存模塊連接所述縮放模塊，所述縮放模塊連接所述疊加模塊，所述疊加模塊連接所述交叉模塊，所述幀緩存模塊連接所述ASIC模塊，所述交叉模塊連接所述DVI輸出模塊；
所述幀緩存模塊將接收到的所述若干路桌面視頻數(shù)據(jù)流和視頻信號(hào)源數(shù)據(jù)流進(jìn)行視頻幀緩存后，將所述桌面視頻數(shù)據(jù)流發(fā)送至所述ASIC模塊進(jìn)行縮放處理，將所述視頻信號(hào)源數(shù)據(jù)流發(fā)送至所述縮放模塊進(jìn)行縮放處理，所述ASIC模塊和所述縮放模塊分別將縮放處理后的所述桌面視頻數(shù)據(jù)流和所述視頻信號(hào)源數(shù)據(jù)流發(fā)送至所述疊加模塊，所述疊加模塊將疊加后的各路數(shù)據(jù)流發(fā)送至所述交叉模塊，所述交叉模塊對各路數(shù)據(jù)流進(jìn)行交叉后將其發(fā)送至所述DVI輸出模塊進(jìn)行DVI編碼。作為其中一個(gè)實(shí)施例，所述交叉模塊將4路經(jīng)過交叉后的數(shù)據(jù)流發(fā)送至所述DVI輸出模塊的4個(gè)DVI編碼器進(jìn)行編碼。作為其中一個(gè)實(shí)施例，所述FPGA模塊101接收的來自PC機(jī)的桌面視頻數(shù)據(jù)流為4路數(shù)據(jù)流，最大像素為162M，為YUV格式或者RGB格式。所述FPGA模塊101接收的來自PC機(jī)的視頻信號(hào)源數(shù)據(jù)流為8路Dl視頻數(shù)據(jù)流。作為其中一個(gè)實(shí)施例，本發(fā)明基于PC的多路混合視頻處理裝置還包括控制模塊，所述控制模塊連接所述幀緩存模塊和所述疊加模塊，所述幀緩存模塊將接收的來自PC機(jī)的控制信息發(fā)送至所述控制模塊，所述控制模塊根據(jù)所述控制信息對所述疊加模塊的疊加方式進(jìn)行控制。所述DVI輸出模塊103將經(jīng)過DVI編碼后的數(shù)據(jù)流發(fā)送至顯示設(shè)備進(jìn)行顯示。請參閱圖2，為本發(fā)明基于PC的多路混合視頻處理裝置一個(gè)優(yōu)選實(shí)施例的結(jié)構(gòu)示意圖，包括FPGA模塊、ASIC模塊、DVI輸出模塊和電源模塊。FPGA模塊通過PCIe 2. 0總線接收來至PC機(jī)的數(shù)據(jù)流，該數(shù)據(jù)流包含4路最大162M像素時(shí)鐘的桌面視頻流，和最多8路Dl視頻信號(hào)源流以及一些控制信息流。FPGA把收到的所有數(shù)據(jù)放到幀緩存模塊進(jìn)行視頻幀緩存，篩選出桌面視頻流，信號(hào)源流以及控制信息?？刂菩畔l(fā)送給控制模塊，由控制模塊對全局進(jìn)行控制。然后把4路桌面視頻流(YUV或RGB信號(hào))經(jīng)過色域空間轉(zhuǎn)換后(根據(jù)實(shí)際前端數(shù)據(jù)流情況可不轉(zhuǎn)換)，直接送給外部的ASIC模塊。同時(shí)把8路信號(hào)源視頻流送到FPGA內(nèi)部的縮放模塊，進(jìn)行8路Dl視頻的縮放。縮放后的最多8路視頻數(shù)據(jù)送到圖像疊加模塊，與來至ASIC的處理后的4路桌面視頻流(YUV或RGB信號(hào))進(jìn)行疊加，疊加方式由控制模塊接收PC傳遞的數(shù)據(jù)指令來決定。
疊加后的4路高清信號(hào)流由圖像疊加模塊發(fā)送給交叉模塊，交叉模塊可對4路視頻流實(shí)現(xiàn)任意交叉(類似于交叉矩陣功能)，這樣可以通過配置由該裝置卡實(shí)現(xiàn)使用現(xiàn)場的任意的信號(hào)流切換功能。交叉模塊輸出4路高清桌面RGB視頻流給DVI輸出模塊的4個(gè)獨(dú)立DVI編碼驅(qū)動(dòng)，最后由DVI連接器實(shí)現(xiàn)物理信號(hào)輸出給使用者。ASIC模塊主要用來實(shí)現(xiàn)FPGA模塊發(fā)送過來的4路高清桌面信號(hào)的縮放及信號(hào)處理，再把處理后的4路YUV或者RGB數(shù)據(jù)回傳給FPGA模塊，實(shí)現(xiàn)4路信號(hào)與后面的8路Dl視頻源的疊加。與一般技術(shù)相比，本發(fā)明基于PC的多路混合視頻處理裝置，基于FPGA邏輯實(shí)現(xiàn)技術(shù)，集成多個(gè)需要通過專用芯片才能實(shí)現(xiàn)其功能的邏輯電路，實(shí)現(xiàn)了多路混合視頻的縮放疊加。可在對多路混合視頻進(jìn)行處理時(shí)替代傳統(tǒng)顯卡的功能，并且采用FPGA邏輯實(shí)現(xiàn)技術(shù)易于硬件實(shí)現(xiàn)，成本低廉。解決了目前多路混合視頻處理技術(shù)領(lǐng)域內(nèi)存在的視頻處理質(zhì)量 與控制成本不能兼顧的問題。 本裝置得以在一張卡上，實(shí)現(xiàn)驅(qū)動(dòng)4個(gè)屏幕的顯示，4個(gè)顯示屏幕的內(nèi)容可交叉切換，同時(shí)能處理8路Dl信號(hào)任意疊加在4個(gè)屏幕的任意位置。本裝置處理靈活，功能強(qiáng)大，實(shí)時(shí)性較好。以上所述實(shí)施例僅表達(dá)了本發(fā)明的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對本發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。因此，本發(fā)明專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種基于PC的多路混合視頻處理裝置，其特征在于，包括FPGA模塊、ASIC模塊和DVI輸出模塊，所述FPGA模塊分別與所述ASIC模塊和所述DVI輸出模塊連接，所述FPGA模塊接收來自PC機(jī)的若干路桌面視頻數(shù)據(jù)流和視頻信號(hào)源數(shù)據(jù)流后，將所述桌面視頻數(shù)據(jù)流發(fā)送至所述ASIC模塊進(jìn)行縮放處理，所述ASIC模塊將經(jīng)過縮放處理后的桌面視頻數(shù)據(jù)流回傳至所述FPGA模塊，所述FPGA模塊將所述視頻信號(hào)源數(shù)據(jù)流進(jìn)行縮放處理后將其與回傳的桌面視頻數(shù)據(jù)流進(jìn)行疊加，并將疊加后的數(shù)據(jù)流發(fā)送至所述DVI輸出模塊進(jìn)行DVI編碼。
2.根據(jù)權(quán)利要求I所述的基于PC的多路混合視頻處理裝置，其特征在于，所述FPGA模塊包括幀緩存模塊、縮放模塊、疊加模塊和交叉模塊，所述幀緩存模塊連接所述縮放模塊，所述縮放模塊連接所述疊加模塊，所述疊加模塊連接所述交叉模塊，所述幀緩存模塊連接所述ASIC模塊，所述交叉模塊連接所述DVI輸出模塊； 所述幀緩存模塊將接收到的所述若干路桌面視頻數(shù)據(jù)流和視頻信號(hào)源數(shù)據(jù)流進(jìn)行視頻幀緩存后，將所述桌面視頻數(shù)據(jù)流發(fā)送至所述ASIC模塊進(jìn)行縮放處理，將所述視頻信號(hào)源數(shù)據(jù)流發(fā)送至所述縮放模塊進(jìn)行縮放處理，所述ASIC模塊和所述縮放模塊分別將縮放處理后的所述桌面視頻數(shù)據(jù)流和所述視頻信號(hào)源數(shù)據(jù)流發(fā)送至所述疊加模塊，所述疊加模塊將疊加后的各路數(shù)據(jù)流發(fā)送至所述交叉模塊，所述交叉模塊對各路數(shù)據(jù)流進(jìn)行交叉后將其發(fā)送至所述DVI輸出模塊進(jìn)行DVI編碼。
3.根據(jù)權(quán)利要求I所述的基于PC的多路混合視頻處理裝置，其特征在于，所述FPGA模塊接收的來自PC機(jī)的桌面視頻數(shù)據(jù)流為4路數(shù)據(jù)流。
4.根據(jù)權(quán)利要求I所述的基于PC的多路混合視頻處理裝置，其特征在于，所述FPGA模塊接收的來自PC機(jī)的桌面視頻數(shù)據(jù)流的最大像素為162M。
5.根據(jù)權(quán)利要求I所述的基于PC的多路混合視頻處理裝置，其特征在于，所述FPGA模塊接收的來自PC機(jī)的桌面視頻數(shù)據(jù)流為YUV格式或者RGB格式。
6.根據(jù)權(quán)利要求I所述的基于PC的多路混合視頻處理裝置，其特征在于，所述FPGA模塊接收的來自PC機(jī)的視頻信號(hào)源數(shù)據(jù)流為8路Dl視頻數(shù)據(jù)流。
7.根據(jù)權(quán)利要求2所述的基于PC的多路混合視頻處理裝置，其特征在于，還包括控制模塊，所述控制模塊連接所述幀緩存模塊和所述疊加模塊，所述幀緩存模塊將接收的來自PC機(jī)的控制信息發(fā)送至所述控制模塊，所述控制模塊根據(jù)所述控制信息對所述疊加模塊的疊加方式進(jìn)行控制。
8.根據(jù)權(quán)利要求I所述的基于PC的多路混合視頻處理裝置，其特征在于，所述DVI輸出模塊將經(jīng)過DVI編碼后的數(shù)據(jù)流發(fā)送至顯示設(shè)備進(jìn)行顯示。
9.根據(jù)權(quán)利要求2所述的基于PC的多路混合視頻處理裝置，其特征在于，所述交叉模塊將4路經(jīng)過交叉后的數(shù)據(jù)流發(fā)送至所述DVI輸出模塊的4個(gè)DVI編碼器進(jìn)行編碼。
全文摘要
本發(fā)明公開了一種基于PC的多路混合視頻處理裝置，包括FPGA模塊、ASIC模塊和DVI輸出模塊，F(xiàn)PGA模塊將桌面視頻數(shù)據(jù)流發(fā)送至ASIC模塊進(jìn)行縮放處理，ASIC模塊將經(jīng)過縮放處理后的桌面視頻數(shù)據(jù)流回傳至FPGA模塊，F(xiàn)PGA模塊將視頻信號(hào)源數(shù)據(jù)流進(jìn)行縮放處理后將其與回傳的桌面視頻數(shù)據(jù)流進(jìn)行疊加，并將疊加后的數(shù)據(jù)流發(fā)送至所述DVI輸出模塊進(jìn)行DVI編碼。本發(fā)明基于FPGA邏輯實(shí)現(xiàn)技術(shù)，集成多個(gè)需要通過專用芯片才能實(shí)現(xiàn)其功能的邏輯電路，實(shí)現(xiàn)了多路混合視頻的縮放疊加?？稍趯Χ嗦坊旌弦曨l進(jìn)行處理時(shí)替代傳統(tǒng)顯卡的功能，并且采用FPGA邏輯實(shí)現(xiàn)技術(shù)易于硬件實(shí)現(xiàn)，成本低廉。
文檔編號(hào)H04N5/265GK102970490SQ201210506588
公開日2013年3月13日 申請日期2012年11月30日 優(yōu)先權(quán)日2012年11月30日
發(fā)明者楊燈, 劉先材 申請人:廣東威創(chuàng)視訊科技股份有限公司